KR20080002033A - 반도체 소자의 배선 형성방법 - Google Patents
반도체 소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR20080002033A KR20080002033A KR1020060060573A KR20060060573A KR20080002033A KR 20080002033 A KR20080002033 A KR 20080002033A KR 1020060060573 A KR1020060060573 A KR 1020060060573A KR 20060060573 A KR20060060573 A KR 20060060573A KR 20080002033 A KR20080002033 A KR 20080002033A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- amorphous
- tungsten
- amorphous tisin
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 title description 18
- 239000002184 metal Substances 0.000 title description 18
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910008482 TiSiN Inorganic materials 0.000 claims abstract description 57
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 41
- 239000010937 tungsten Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 21
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 11
- 229910052786 argon Inorganic materials 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000004544 sputter deposition Methods 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000003657 tungsten Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 배선의 저항을 줄이기 위한 반도체 소자의 배선 형성방법에 관한 것으로, 소정의 구조물이 형성된 반도체 기판상에 비정질 TiSiN막을 형성하는 단계와, 비정질 TiSiN막상에 주배선재료용 도전막을 형성하는 단계를 포함한다.
비정질 TiSiN막, 그레인 사이즈, 비저항
Description
도 1a 내지 도 1d는 본 발명의 제 1 실시예에 따른 반도체 소자의 배선 형성공정 단면도
도 2a 내지 도 2e는 본 발명의 제 2 실시예에 따른 반도체 소자의 배선 형성공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 비정질 TiSiN막
12 : 오믹 콘택층 13 : 텅스텐막
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 주배선재료용 도전막을 형성하기 전에 비정질 TiSiN막을 형성하여 주배선재료용 도전막 형성을 위한 핵 생성시 핵의 분산을 가져오게 하고 그 위에 증착되는 주배선재료용 도전막 의 그레인 사이즈(grain size)가 조대해지도록 함으로써 배선의 저항을 줄일 수 있도록 한 반도체 소자의 배선 형성방법에 한 것이다.
반도체 소자의 선폭이 미세화되고 집적도가 증가됨에 따라 기존의 RIE(Reactive Ion Etch) 공정을 이용한 배선 형성 방법으로는 요구되는 배선 선폭을 만족시킬 수 없게 되었다. 따라서, 현재에는 다마신(damascene) 공정을 이용한 배선 형성 방법이 널리 사용되고 있다. 그러나, 다마신 공정은 공정상 어려움이 많고, 주배선재료인 텅스텐막 증착시 사용되는 WF6으로 인한 어택을 방지하기 위하여 금속확산방지막을 필히 형성해야 하는데 금속확산방지막으로 인하여 주배선재료의 체적이 감소되어 콘택 저항(Rc)이 증가되게 된다. 하지만, 금속확산방지막을 형성하지 않고 바로 텅스텐막을 형성하면 하부의 실리콘막과의 오믹 콘택(ohmic contact) 형성이 어려울 뿐만 아니라, 식각시 비정상적인 텅스텐 프로파일(profile)이 발생된다.
그리고, 금속확산방지막 상에 형성되는 PVD(Physical Vapor Deposition) 텅스텐막은 상당히 큰 비저항 값을 갖는다. 예를 들어, 산화막상에 형성되는 700Å 두께의 PVD(Physical Vapor Deposition) 텅스텐막은 1.9Ω/square의 비저항 값을 갖는다. 그러나, 금속확산방지막 상에 형성되는 700Å 두께의 PVD 텅스텐막의 비저항값은 4.04Ω/square로, 산화막상에 형성되는 PVD 텅스텐막의 비저항값에 비하여 2배 이상 크다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 주배선재료용 도전막을 형성하기 전에 비정질 TiSiN막을 형성하여 후속 주배선재료용 도전막 형성을 위한 핵 생성시 핵의 분산을 가져오게 하여 그 위에 증착되는 주배선재료용 도전막의 그레인 사이즈가 조대해지도록 함으로써 배선의 저항을 줄일 수 있도록 한 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 배선 형성방법은 소정의 구조물이 형성된 반도체 기판상에 비정질 TiSiN막을 형성하는 단계와, 상기 비정질 TiSiN막상에 주배선재료용 도전막을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
본 발명은 Ti/TiN막 대신에 비정질 TiSiN막을 형성하여 후속 주배선재료용 도전막 형성을 위한 핵 생성시 핵의 분산을 가져오게 하여 그 위에 증착되는 주배 선재료용 도전막의 그레인 사이즈가 조대해지도록 함으로써 배선의 비저항을 낮추고자 한다.
또한, 금속확산방지막을 형성하지 않고 질소 플라즈마 처리 공정을 통해 비정질 TiSiN막을 강화시켜 비정질 TiSiN막이 금속확산방지막의 역할을 하게 하여 금속확산방지막으로 인한 주배선재료의 체적 감소를 방지함으로써 배선의 콘택 저항을 낮추고자 한다.
도 1a 내지 도 1d는 본 발명의 제 1 실시예에 따른 반도체 소자의 배선 형성공정 단면도이다.
도 1a를 참조하면, 소정의 구조물이 형성된 반도체 기판(10)상에 비정질 TiSiN막(11)을 형성한다. 비정질 TiSiN막(11)은 PVD(Physical Vapor Deposition) 공정 또는 ALD(Atomic Layer Deposition) 공정을 이용하여 형성한다. PVD 공정을 사용하는 경우 비정질 TiSiN막(11)을 50 내지 150Å의 두께로 형성하고 ALD 공정을 사용하는 경우 비정질 TiSIN막(11)을 10 내지 100Å의 두께로 형성한다.
비정질 TiSiN막(11)은 TiSiN막을 증착함과 동시에 아르곤(Ar) 및 질소(N2) 플라즈마 상태에서 스퍼터(sputter) 처리를 하여 Ti-Si-N의 결합을 파괴하여 비정질 상태로 변화시킴과 동시에 비정질 TiSiN막(115)을 강화시켜 확산방지막으로서의 역할을 하게 한다.
비정질 TiSiN막(11) 형성 공정은 400 내지 450℃의 온도, 500 내지 1000Watt의 RF 파워(power), 0.5 내지 2mTorr의 압력 하에서 5 내지 50초간 실시하며, 아르 곤 가스의 유량은 50 내지 300sccm, 질소 가스의 유량은 50 내지 300sccm이 되게 한다.
비정질 TiSiN막(11)은 후속 텅스텐 핵 생성시 핵의 분산을 가져오게 하여 그 위에 증착되는 벌크 텅스텐(bulk W)의 그레인 사이즈(grain size)가 조대해지도록 함으로써 낮은 비저항값을 갖는 텅스텐 형성이 가능하게 한다.
도 1b를 참조하면, 열처리 공정을 실시하여 반도체 기판(10)과 비정질 TiSiN막(11)의 계면에 오믹 콘택층(12)을 형성한다. 즉, 열처리 공정으로 반도체 기판(10)의 실리콘(Si) 성분과 비정질 TiSiN막(11)의 티타늄(Ti) 성분을 반응시키어 TiSix막으로 이루어진 오믹 콘택층(12)을 형성한다.
열처리 공정으로는 RTP(Rapid Thermal Process)를 사용함이 바람직하고, 열처리 공정의 온도는 600 내지 900℃, 열처리 공정 시간은 10 내지 30초로 설정한다.
도 1c를 참조하면, 비정질 TiSiN막(11)상에 주배선재료용 도전막 예를 들어, 텅스텐막(13)을 형성한다.
텅스텐막(13) 형성을 위해서는 먼저, 비정질 TiSiN막(11)상에 텅스텐의 핵을 생성한다. 이때, 비정질 TiSiN막(11)에 의하여 텅스텐 핵의 분산이 발생된다. 그리고, H2와 WF6을 플로우시키어 벌크(bulk) 텅스텐막을 증착한다. 벌크 텅스텐막은 CVD(Chemical Vapor Deposition)법 또는 PVD(Physical Vapor Deposition)법으로 증착하여 한다.
텅스텐 핵의 분산이 발생됨에 따라서 그 위에 형성되는 벌크 텅스텐막의 그레인 사이즈가 조대해지게 되어, 텅스텐막(13)은 낮은 비저항을 갖게 된다.
또한, 비정질 TiSiN막(11)이 WF6의 어택을 방지하는 금속확산방지막의 역할을 하기 때문에 금속확산방지막을 형성하지 않아도 되므로 금속확산방지막으로 인한 텅스텐막(13)의 체적 감소를 방지하여 주배선재료의 체적을 늘릴 수 있으므로 콘택 저항(Rc)을 낮출 수 있다.
도 1d를 참조하면, 사진 식각 공정으로 텅스텐막(13)과 비정질 TiSiN막(11) 및 오믹 콘택층(12)을 패터닝하고 전면에 절연막(14)을 형성한 다음 텅스텐막(13)이 노출되도록 절연막(14)을 평탄화시키어, RIE(Reactive Ion Etching) 공정을 이용한 본 발명의 제 1 실시예에 따른 배선 형성 공정을 완료한다.
도 2a 내지 도 2e는 본 발명의 제 2 실시예에 따른 반도체 소자의 배선 형성 공정 단면도로, 듀얼 다마신(dual damascene) 공정에 적용한 경우를 나타낸다.
도 2a를 참조하면, 반도체 기판(20)상에 제 1 층간절연막(21)과 식각정지막(22)과 제 2 층간절연막(23)을 순차 형성하고, 제 2 층간절연막(23)과 식각정지막(22)에 트렌치(24a)를 형성하고 제 1 층간절연막(21)에 콘택홀(24b)을 형성하여 듀얼 다마신 구조(24)를 형성한다. 여기서, 제 1, 제 2 층간절연막(21)(23)은 산화막으로 형성하고, 식각정지막(22)은 제 2 층간절연막(23)에 트렌치(24a) 형성시 제 1 층간절연막(21)의 어택을 방지하기 위한 것으로 질화막으로 형성한다.
트렌치(24a) 및 콘택(24b)을 측벽 슬로프(slope)가 70 내지 80도를 갖게 형 성하여 이후에 실시하는 플라즈마 스퍼터링시 트렌치(24a) 및 콘택(24b)의 측벽에서 플라즈마 스퍼터링이 최대화될 수 있도록 한다.
도 2b를 참조하면, 듀얼 다마신 구조(24)를 포함한 전표면상에 비정질 TiSiN막(25)을 형성한다. 비정질 TiSiN막(25)은 PVD(Physical Vapor Deposition) 공정 또는 ALD(Atomic Layer Deposition) 공정을 이용하여 형성한다. PVD 공정을 사용하는 경우 비정질 TiSIN막(25)은 50 내지 150Å의 두께로 형성하고 ALD 공정을 사용하는 경우 비정질 TiSIN막(25)은 10 내지 100Å의 두께로 형성한다.
비정질 TiSiN막(25)은 TiSiN막을 증착함과 동시에 아르곤(Ar) 및 질소(N2) 플라즈마 상태에서 스퍼터(sputter) 처리를 하여 Ti-Si-N의 결합을 파괴하여 비정질 상태로 변화시킴과 동시에 비정질 TiSiN막(25)을 강화시켜 확산방지막으로서의 역할을 하게 한다.
비정질 TiSiN막(25) 형성 공정은 400 내지 450℃의 온도, 500 내지 1000Watt의 RF 파워(power), 0.5 내지 2mTorr의 압력 하에서 5 내지 50초간 실시한다. 그리고, 아르곤 가스의 유량은 50 내지 300sccm, 질소 가스의 유량은 50 내지 300sccm로 설정한다.
비정질 TiSiN막(11)은 후속 텅스텐 핵 생성시 핵의 분산을 가져오게 하여 그 위에 증착되는 벌크 텅스텐(bulk W)의 그레인 사이즈(grain size)가 조대해지도록 함으로써 비저항이 낮은 텅스텐 형성이 가능하게 한다.
도 2c를 참조하면, 열처리 공정을 실시하여 반도체 기판(20)과 비정질 TiSiN 막(25)의 계면에 오믹 콘택층(26)을 형성한다. 즉, 열처리 공정으로 반도체 기판(10)의 실리콘(Si) 성분과 비정질 TiSiN막(11)의 티타늄(Ti) 성분을 반응시키어 TiSix막으로 이루어진 오믹 콘택층(12)을 형성한다.
열처리 공정으로는 RTP(Rapid Thermal Process)를 사용함이 바람직하고, 공정 온도는 600 내지 900℃, 공정 시간은 10 내지 30초로 설정하는 것이 좋다.
도 2d를 참조하면, 비정질 TiSiN막(25)상에 주배선재료용 도전막 예를 들어, 텅스텐막(27)을 형성한다.
텅스텐막(27) 형성을 위해서는 먼저, 비정질 TiSiN막(25)상에 텅스텐의 핵을 생성한다. 이때, 비정질 TiSiN막(25)에 의하여 텅스텐 핵의 분산이 발생된다. 그리고, H2와 WF6을 플로우시키어 벌크(bulk) 텅스텐막을 증착한다. 벌크 텅스텐막은 CVD(Chemical Vapor Deposition)법 또는 PVD(Physical Vapor Deposition)법으로 증착한다.
텅스텐 핵의 분산이 발생됨에 따라서 그 위에 형성되는 벌크 텅스텐막의 그레인 사이즈가 조대해지게 되어, 텅스텐막(27)은 낮은 비저항을 갖게 된다.
또한, 비정질 TiSiN막(25)이 WF6의 어택을 방지하는 금속확산방지막의 역할을 하기 때문에 금속확산방지막을 형성하지 않아도 되므로 금속확산방지막으로 인한 텅스텐막(27)의 체적 감소를 방지하여 주배선재료의 체적을 늘릴 수 있으므로 콘택 저항(Rc)을 낮출 수 있다.
도 2e를 참조하면, 제 2 층간절연막(23)이 노출되도록 텅스텐막(27) 및 TiSiN막(25)을 평탄화하여 배선을 형성한다.
이상으로 본 발명의 듀얼 다마신 공정을 이용한 제 2 실시예에 따른 반도체 소자의 배선 형성 공정을 완료한다.
전술한 실시예에서는 본 발명을 RIE 공정 및 듀얼 다마신 공정에 적용한 경우에 대해서만 언급하였으나, 본 발명은 이에 한정되지 않고 모든 배선 형성 공정 및 비트라인 형성 공정에 적용 가능함을 밝혀 둔다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 주배선재료용 도전막인 텅스텐막을 형성하기 전에 비정질 TiSiN막을 형성하여 후속 텅스텐의 핵 생성시 핵의 분산을 가져오게 하여 그 위에 증착되는 주배선재료용 도전막의 그레인 사이즈가 조대해지도록 함으로써 텅스텐의 비저항을 줄일 수 있다.
둘째, TiSiN막 증착시 질소 플라즈마 처리를 실시하여 TiSiN막이 금속확산방지막의 역할을 하므로 별도로 금속확산방지막을 형성하지 않아도 된다. 따라서, 금속확산방지막 형성 공정을 생략할 수 있어 공정을 단순화할 수 있고, 금속확산방지막으로 인한 주배선재료의 체적 감소를 방지하여 콘택 저항을 줄일 수 있다.
Claims (13)
- 소정의 구조물이 형성된 반도체 기판상에 비정질 TiSiN막을 형성하는 단계; 및상기 비정질 TiSiN막상에 주배선재료용 도전막을 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법.
- 제 1 에 있어서, 상기 비정질 TiSiN막은 TiSiN을 증착함과 동시에 아르곤 및 질소 플라즈마를 스퍼터 처리하여 형성하는 반도체 소자의 배선 형성방법.
- 제 2 에 있어서, 상기 아르곤의 유량은 50 내지 300sccm이고, 상기 질소의 유량은 50 내지 300sccm인 반도체 소자의 배선 형성방법.
- 제 1에 있어서, 상기 TiSiN막 형성 공정을 400 내지 450℃의 온도, 0.5 내지 2mTorr의 압력, 500 내지 1000watt의 압력 하에서 5 내지 50초 동안 실시하는 반도체 소자의 배선 형성방법.
- 제 1항에 있어서, 상기 비정질 TiSiN막을 PVD(Physical Vapor Deposition)법 또는 ALD(Atomic Layer Deposition)법 중 어느 하나를 이용하여 형성하는 반도체 소자의 배선 형성방법.
- 제 5항에 있어서, 상기 PVD법을 이용하는 경우 상기 비정질 TiSiN막을 50 내지 150Å의 두께로 형성하는 반도체 소자의 배선 형성방법.
- 제 5항에 있어서, 상기 ALD법을 이용하는 경우 상기 비정질 TiSiN막을 10 내지 100Å의 두께로 형성하는 반도체 소자의 배선 형성방법.
- 제 1항에 있어서, 상기 비정질 TiSiN막을 형성한 후에 상기 비정질 TiSiN막과 상기 반도체 기판의 계면에 오믹 콘택층을 형성하는 단계를 더 포함하는 반도체 소자의 배선 형성방법.
- 제 8항에 있어서, 상기 오믹 콘택층은 열처리 공정으로 상기 비정질 TiSiN막 과 상기 반도체 기판의 실리콘을 반응시키어 형성되는 실리사이드막인 반도체 소자의 배선 형성방법.
- 제 9항에 있어서, 상기 실리사이드막을 티타늄 실리사이드막으로 형성하는 반도체 소자의 배선 형성방법.
- 제 9항에 있어서, 상기 열처리 공정을 600 내지 900℃에서 실시하는 반도체 소자의 배선 형성방법.
- 제 1항에 있어서, 상기 주배선재료용 도전막을 텅스텐막으로 형성하는 반도체 소자의 배선 형성방법.
- 제 12항에 있어서, 상기 텅스텐막은 텅스텐의 핵을 생성하는 단계; 및벌크 텅스텐막을 형성하는 단계를 포함하여 형성하는 반도체 소자의 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060573A KR20080002033A (ko) | 2006-06-30 | 2006-06-30 | 반도체 소자의 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060573A KR20080002033A (ko) | 2006-06-30 | 2006-06-30 | 반도체 소자의 배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080002033A true KR20080002033A (ko) | 2008-01-04 |
Family
ID=39213892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060573A KR20080002033A (ko) | 2006-06-30 | 2006-06-30 | 반도체 소자의 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080002033A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120274626A1 (en) * | 2011-04-29 | 2012-11-01 | Himax Media Solutions, Inc. | Stereoscopic Image Generating Apparatus and Method |
-
2006
- 2006-06-30 KR KR1020060060573A patent/KR20080002033A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120274626A1 (en) * | 2011-04-29 | 2012-11-01 | Himax Media Solutions, Inc. | Stereoscopic Image Generating Apparatus and Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271136B1 (en) | Multi-step plasma process for forming TiSiN barrier | |
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| US7470992B2 (en) | Barrier layer stack to prevent Ti diffusion | |
| KR100599434B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6436825B1 (en) | Method of copper barrier layer formation | |
| US6576543B2 (en) | Method for selectively depositing diffusion barriers | |
| JP2009231497A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| US20030054628A1 (en) | Method of forming a low resistance multi-layered TiN film with superior barrier property using poison mode cycling | |
| JPH09326436A (ja) | 配線形成方法 | |
| US20070281456A1 (en) | Method of forming line of semiconductor device | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| KR100784099B1 (ko) | 반도체 소자의 배선 형성방법 | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| KR100578221B1 (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 | |
| KR20080002033A (ko) | 반도체 소자의 배선 형성방법 | |
| JP4657571B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100710201B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100914975B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100373357B1 (ko) | 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| KR20050106916A (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 | |
| US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| KR100617048B1 (ko) | 반도체 소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |