KR20080001151A - 평판표시장치의 데이터 보상방법 및 장치 - Google Patents

평판표시장치의 데이터 보상방법 및 장치 Download PDF

Info

Publication number
KR20080001151A
KR20080001151A KR1020060059300A KR20060059300A KR20080001151A KR 20080001151 A KR20080001151 A KR 20080001151A KR 1020060059300 A KR1020060059300 A KR 1020060059300A KR 20060059300 A KR20060059300 A KR 20060059300A KR 20080001151 A KR20080001151 A KR 20080001151A
Authority
KR
South Korea
Prior art keywords
compensation value
compensation
section
value
determined
Prior art date
Application number
KR1020060059300A
Other languages
English (en)
Other versions
KR101213859B1 (ko
Inventor
김지경
김혜진
서정훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060059300A priority Critical patent/KR101213859B1/ko
Publication of KR20080001151A publication Critical patent/KR20080001151A/ko
Application granted granted Critical
Publication of KR101213859B1 publication Critical patent/KR101213859B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 노광장비에 설치된 다수의 렌즈들 간의 중첩과 렌즈의 수차에 의해 평판표시패널에서 나타나는 면 형태의 휘도 불균일과 선 형태의 휘도 불균일을 보상하도록 한 평판표시장치의 데이터 보상방법 및 장치에 관한 것이다.
이 평판표시장치의 데이터 보상방법은 동일 계조의 데이터를 평판표시패널의 표시면 전체에 공급하여 휘도를 측정하는 단계; 상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널에서 휘도가 다른 제1 및 제2 표시면, 상기 제1 및 제2 표시면들 사이에서 보이는 흑선 및 휘선을 판단하는 단계; 상기 제1 표시면의 휘도와 상기 제2 표시면의 휘도의 차를 비교하여 상기 제1 표시면에 대한 제1 보상값을 결정하는 단계; 상기 제1 표시면의 휘도와 상기 제2 표시면의 휘도의 차와, 상기 흑선 및 상기 휘선 사이의 휘도변화정도에 기초하여 상기 흑선에 대한 제2 보상값, 상기 휘선에 대한 제3 보상값, 및 상기 휘선과 인접하는 상기 제2 표시면의 일부면에 대한 제4 보상값을 결정하는 단계; 및 상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면에 표시될 디지털 비디오 데이터를 상기 보상값들로 조정하는 단계를 포함한다.

Description

평판표시장치의 데이터 보상방법 및 장치{Method and Apparatus for Compensating Data of Liquid Crystal Display}
도 1은 노광장비의 렌즈배치를 개략적으로 나타내는 도면.
도 2는 완경사로 휘도가 다른 흑선과 휘선의 일예를 보여 주는 도면.
도 3은 급경사로 휘도가 다른 흑선과 휘선의 일예를 보여 주는 도면.
도 4는 본 발명의 실시예에 따른 데이터 보상방법을 설명하기 위한 패널결함면, 흑선, 휘선 및 기준면의 일부를 나타내는 도면.
도 5는 본 발명의 실시예에 따른 데이터 보상방법을 단계적으로 나타내는 흐름도.
도 6은 인접한 구간들에 각각 적용되는 보상값들이 0.5 계조 이상의 차이를 가질 때 표시화상에서 관찰되는 경계 휘도차를 보여 주는 사진.
도 7은 도 2와 같은 완경사로 휘도가 상이한 흑선과 휘선, 패널결함면에서 가상적으로 분할되어 보상값이 각각 적용되는 구간들의 일예를 나타내는 도면.
도 8은 데이터의 감마특성을 보여 주는 그래프.
도 9는 도 3과 같은 급경사로 휘도가 상이한 흑선과 휘선, 패널결함면에서 가상적으로 분할되어 보상값이 각각 적용되는 구간들의 일예를 나타내는 도면.
도 10은 본 발명에서 적용 가능한 디더패턴의 일예를 나타내는 도면.
도 11은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
도 12는 도 11에 도시된 보상회로를 상세히 나타내는 블록도.
<도면의 주요 부호에 대한 설명>
101 : 데이터 구동회로 102 : 게이트 구동회로
103 : 액정표시패널 104 : 타이밍 콘트롤러
105 : 보상회로 111 : FRC 제어부,
112 : EEPROM 113 : 레지스터
114 : 인터페이스회로
본 발명은 평판표시장치에 관한 것으로 특히, 노광장비에 설치된 다수의 렌즈들 간의 중첩과 렌즈의 수차에 의해 평판표시패널에서 나타나는 면 형태의 휘도 불균일과 선 형태의 휘도 불균일을 보상하도록 한 평판표시장치의 데이터 보상방법 및 장치에 관한 것이다.
평판표시장치에는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광다이오드 표시소자(Organic Linght Emitting Diode Display, OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
액정표시소자는 전자제품의 경박단소 추세를 만족할 수 있고 양산성이 향상되고 있어 많은 응용분야에서 음극선관을 빠른 속도로 대체하고 있다.
특히, 박막트랜지스터(Thin Film Transistor : 이하, "TFT"라 한다)를 이용하여 액정셀을 구동하는 액티브 매트릭스 타입의 액정표시소자는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.
이러한 액정표시소자의 제조공정은 포토리소그래피 공정을 포함한 반도체 공정으로 TFT 어레이 기판을 제작하게 된다. 포토리소그래피 공정은 일련의 노광, 현상, 식각 공정을 포함하게 된다.
최근, 도 1과 같이 대형 모기판(Mother substrate) 한 장에 다수의 화소 어레이들(PA1 내지 PA16)을 동시에 형성하는 공정에서 이용되는 노광장비는 다수의 렌즈들(10)이 2 열로 배열되고 그 렌즈들(10)이 소정의 폭(GW)으로 중첩되는 멀티 렌즈 어레이를 포함하고 있다. 화소 어레이들(PA1 내지 PA16) 각각은 다수의 데이터라인들과 다수의 게이트라인들이 직교되고 그 교차부에 TFT가 형성되며, 화소전극들이 매트릭스 형태로 배치된다. 또한, 화소 어레이들(PA1 내지 PA16) 각각은 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서(Column spacer)가 형성되기도 한다. 이러한 화소 어레이들(PA1 내지 PA16)은 스크라이빙 공정에 의해 분리된다. 도 1에서, 화살표와 번호는 렌즈들(10)의 스캔방향과 스캔순서를 나타낸다.
노광장비의 렌즈들(10) 각각은 수차를 가지고 있으며, 그 수차가 렌즈마다 편차가 있다. 이 때문에 모기판(12) 상에 도포된 포토레지스트의 수광양과 광분포가 렌즈 위치와 중첩 위치마다 차이가 나게 된다. 렌즈들(10) 각각의 위치와 렌즈들(10) 간의 중첩(GW) 위치에서 다르게 나타나는 포토레지스트의 노광양 차이에 의해 현상 공정 후의 포토레지스트 패턴이 렌즈들(10) 각각의 위치와 렌즈들(10) 간의 중첩 위치에서 다르게 된다. 그 결과, TFT의 게이트-드레인 간의 중첩면적이 각 화소 어레이들(PA1 내지 PA16)의 표시면에서 부분적으로 다르게 되어 표시면에 따라 화소전압이 다르게 되고, 각 화소 어레이들(PA1 내지 PA16)에서 컬럼 스페이서의 높이가 표시면에 따라 다르게 되고 셀갭(Cell gap)이 부분적으로 다르게 된다.
도 1과 같은 노광장비를 이용하여 제작된 액정표시패널에서 동일한 계조의 테스트 데이터를 표시할 때 렌즈들(10)의 위치와 렌즈들(10) 간의 중첩면에서 휘도가 달라질 수 있다. 렌즈들(10) 간의 중첩면에서는 주변에 비하여 밝게 보이는 휘선과 흑선이 보일 수 있다. 도 1과 같은 멀티 렌즈 타입의 노광장비로 인하여 초래되는 표시면의 휘도차, 휘선 및 흑선은 포토레지스트의 광 감도가 달라지거나 도 1에서 렌즈들(10)의 배열이 조정되면 면적이나 위치가 다르게 나타난다. 이러한 멀티 렌즈 타입의 노광장비로 인하여 초래되는 표시화상의 휘도 왜곡은 제조공정의 개선이나 리페어공정만으로 해결될 수 없다.
따라서, 본 발명의 목적은 종래 기술에 의해 나타나는 문제점을 해결하고자 하는 것으로써 노광장비에 설치된 다수의 렌즈들 간의 중첩과 렌즈의 수차에 의해 평판표시패널에서 나타나는 면 형태의 휘도 불균일과 선 형태의 휘도 불균일을 보상하도록 한 평판표시장치의 데이터 보상방법 및 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 평판표시장치의 데이터 보상방법은 동일 계조의 데이터를 평판표시패널의 표시면 전체에 공급하여 휘도를 측정하는 단계; 상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널에서 휘도가 다른 제1 및 제2 표시면, 상기 제1 및 제2 표시면들 사이에서 보이는 흑선 및 휘선을 판단하는 단계; 상기 제1 표시면의 휘도와 상기 제2 표시면의 휘도의 차를 비교하여 상기 제1 표시면에 대한 제1 보상값을 결정하는 단계; 상기 제1 표시면의 휘도와 상기 제2 표시면의 휘도의 차와, 상기 흑선 및 상기 휘선 사이의 휘도변화정도에 기초하여 상기 흑선에 대한 제2 보상값, 상기 휘선에 대한 제3 보상값, 및 상기 휘선과 인접하는 상기 제2 표시면의 일부면에 대한 제4 보상값을 결정하는 단계; 및 상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면에 표시될 디지털 비디오 데이터를 상기 보상값들로 조정하는 단계를 포함한다.
본 발명의 실시예에 따른 평판표시장치의 데이터 보상장치는 평판표시패널; 동일 계조의 데이터를 상기 평판표시패널의 표시면 전체에 공급하여 휘도를 측정한 결과, 상기 평판표시패널에서 휘도가 다른 제1 및 제2 표시면 중에 상기 제1 표시 면에 대한 제1 보상값, 상기 제1 및 제2 표시면들 사이에서 보이는 흑선에 대한 제2 보상값, 상기 제1 및 제2 표시면들 사이에서 보이는 휘선에 대한 제3 보상값, 및 상기 휘선과 인접한 상기 제2 표시면의 일부면에 대한 제4 보상값과 함께 상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면의 위치정보를 저장하는 메모리; 디지털 비디오 데이터와 타이밍 신호를 입력받아 상기 타이밍 신호와 상기 위치정보의 비교결과 상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면에 표시될 디지털 비디오 데이터를 검출하고 검출된 디지털 비디오 데이터를 상기 보상값들로 조정하는 데이터 보상부; 및 상기 데이터 보상부에 의해 조정된 디지털 비디오 데이터를 입력받아 상기 평판표시패널을 구동하는 구동부를 구비하는 것을 특징으로 하는 평판표시장치의 데이터 보상장치.
이하, 도 2 내지 도 12를 참조하여 액정표시장치를 중심으로 하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
노광장비의 렌즈들 간 중첩과 렌즈들의 수차에 의해 동일한 계조의 데이터를 평판표시장치의 표시면 전체의 픽셀들에 공급할 때 도 2와 같이 휘도 차이가 느껴지는 패널결함면(MR1, MR2)과 기준면(RA1, RA2)이 보이게 되고, 또한 그들 사이의 중첩면에서 휘도변화가 완경사를 이루는 흑선(BL)과 휘선(WL)이 보일 수 있다. 또한, 다른 평판표시장치에서는 도 3과 같이 휘도 차이가 느껴지는 패널결함면(MR1, MR2)과 기준면(RA1, RA2)이 보이고, 그들 사이의 중첩면에서 휘도변화가 급경사를 이루는 흑선(BL)과 휘선(WL)이 보일 수 있다. 도 3과 같은 표시면의 휘도 변화는 도 2의 표시면에 비하여 흑선(BL)과 휘선(WL)이 더 뚜렷하게 보인다. 도 2와 같이 휘도 변화가 완경사를 이루는 흑선(BL)과 휘선(WL)은 광 감도가 낮은 포토레지스트를 사용할 때 주로 나타나며, 도 3과 같이 휘도 변화가 급경사를 이루는 흑선(BL)과 휘선(WL)은 광 감도가 상대적으로 높은 포토레지스트를 사용할 때 주로 나타난다.
본 발명에 따른 평판표시장치의 데이터 보상방법 및 장치는 휘도가 다른 면과 선이 복합적으로 나타나는 평판표시패널에 대하여 선택된 휘도가 다른 면과 흑선, 및 휘선에 표시될 디지털 비디오 데이터에 보상값을 가산 또는 감산하여 표시면 전체의 휘도를 균일하게 보상한다.
이하에서, 패널결함면(MR1, MR2), 중첩면 내의 흑선 및 휘선과 함께, 흑선이나 휘선과 경계를 이루는 기준면(RA1, RA2)의 가장자리 일부면에 적용될 보상값을 중심으로 설명하기로 한다. 이렇게 패널결함면(MR1, MR2), 흑선, 휘선, 기준면(RA1, RA2)의 가장자리 일부면에 적용되는 보상값은 그 패널결함면(MR1, MR2), 흑선, 휘선, 기준면(RA1, RA2)에 표시될 디지털 비디오 데이터에 가산된다. 한편, 패널결함면(MR1, MR2)을 기준으로 하여 상대적으로 휘도가 밝은 기준면(RA1, RA2)에 보상값을 적용한다면, 그 보상값 만큼 기준면(RA1, RA2)에 표시될 데이터가 감산되어야 한다.
도 4는 본 발명의 실시예에 따른 데이터 보상방법에서 보상값이 적용되는 표시면을 나타낸다. 도 5는 본 발명의 실시예에 따른 데이터 보상방법을 단계적으로 나타낸다.
도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 데이터 보상방법은 샘플 평판 표시패널에 동일한 계조의 테스트 데이터를 표시면 전체의 픽셀들에 공급하여 휘도를 측정하고, 그 휘도 측정 결과 패널결함면(MR)의 비중첩면과 기준면(RA)의 비중첩면의 휘도를 측정한다.(S1) 이러한 측정은 테스트 데이터의 계조값을 변경하면서 평판표시패널에서 표현 가능한 전 계조들에 대하여 반복적으로 실시된다.
이 휘도 측정의 결과, 본 발명은 패널결함면(MR)의 비중첩면에서 휘도가 동일하게 측정되는 부분의 휘도와, 기준면(RA)의 비중첩면에서 휘도가 동일하게 측정되는 부분의 휘도를 비교한다.(S2) 여기서, 동일 계조를 표시할 때 패널결함면(MR)의 비중첩면 휘도는 가장 낮은 휘도로 측정되는 반면, 기준면(RA)의 비중첩면 휘도는 가장 높은 휘도로 측정된다.
S2 단계에 이어서, 본 발명의 실시예에 따른 데이터 보상방법은 도 4와 같은 보상값이 적용될 면을 픽셀 크기로 환산하고 그 환산값을 정수로 나누어 다수의 구간들로 나누고 그 구간들 각각에 1 : 1로 대응하는 보상값들을 결정한다.(S3) 보상값들은 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)에 적용되고, 그 가장자리 면(OL)을 제외한 기준면(RA)의 나머지 면에 적용되지 않는다.
패널결함면(MR)에 적용되는 보상값은 패널결함면(MR)의 비중첩면 휘도와 기준면(RA)의 비중첩면 휘도의 차를 보상하는 상수값이다. 흑선(BL)에 적용되는 보상값은 패널결함면(MR)에 적용되는 보상값보다 높다. 이 흑선(BL)의 보상값은 패널결함면(MR)의 보상값과, 흑선(BL)과 휘선(WL)의 휘도 변화 정도에 따라 달라진다. 휘선(WL)에 적용되는 보상값은 흑선(BL)의 보상값보다 낮다.
본 발명의 실시예에 따른 데이터 보상방법은 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)에서 나뉘어진 다수의 구간들 중에서 휘선(BL)과 이웃하는 흑선(BL)의 일부 구간, 휘선(BL)에 포함된 구간, 기준면(RA)의 가장자리 면(OL)의 구간들 각각에 대응하는 보상값들은 이웃하는 구간들에서 0.5 계조 미만의 차이를 가져야 한다. 이 인접한 구간들에서 보상값들이 0.5 계조차 이상이면 도 6과 같이 인접한 구간들 사이의 경계에서 휘도차가 육안으로 관찰된다.
이러한 보상값들은 정수+1계조 미만의 소수로 결정될 수 있고, 소수값의 보상값은 디더패턴(Dither pattern)을 이용한 프레임 레이트 콘트롤(Frame rate control; 이하, "FRC"라 함)로 표현된다. FRC를 이용한 미세 계조 보상에 대한 상세한 설명은 후술하기로 한다.
보상값들은 보상값들이 각각 적용되는 픽셀들의 위치정보와 함께 룩업테이블(look-up table)로 구성되어 데이터의 비휘발성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 EDID ROM(Extended Display Identification Data ROM)에 저장된다. 이러한 메모리는 데이터 보상용 메모리로써 디지털 비디오 데이터에 보상값들을 가산하기 위한 가산기와 함께 평판표시장치에서 데이터 입력회로와 데이터 구동회로 사이에 접속된다.
S3 단계에 이어서, 본 발명의 실시예에 따른 데이터 보상방법은 패널결함면(MR), 흑선(BL), 휘선(WL), 및 흑선(BL)이나 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)에 표시될 디지털 비디오 데이터에 메모리에 저장된 보상 값들을 가산한다.
도 7은 도 2와 같은 완경사로 휘도가 다른 흑선과 휘선, 패널결함면에서 가상적으로 분할되어 보상값이 각각 적용되는 구간들의 일예를 나타낸다.
도 7 및 표 1을 참조하면, 본 발명의 실시예에 따른 데이터 보상방법은 흑선(BL)과 휘선(WL) 사이의 경계에서 휘도 변화가 완경사로 나타나는 평판표시패널에서 제1 패널결함면(MR1)을 상수값으로 결정된 보상값1이 적용되는 제1 구간으로 정하고, 흑선(BL)을 제2 내지 제4 구간으로 분할한다. 그리고 흑선(BL)과 경계를 이루는 휘선(WL)의 시작점부터 휘선(WL)과 경계를 이루는 제1 기준면(RA1)의 일부면(OA)의 끝까지의 표시면을 제5 내지 제10 구간으로 분할한다. 여기서, 제1 및 제2 구간은 제1 패널결함면(MR1)과 흑선(BL)의 폭에 따라 조정될 수 있다. 제1 구간은 제1 패널결함면(MR)의 폭이 커질수록 커지며 마찬가지로, 제2 구간 역시 흑선(BL)의 폭이 커질수록 커진다. 제3 내지 제10 구간들은 이웃하는 구간들에서 0.5 계조 미만의 차를 가지는 보상값들이 각 구간별로 적용되며, 동일한 폭과 넓이로 정해진다.
아래의 표 1은 도 7의 평판표시패널의 제1 패널결함면(MR1)과 제1 기준면(RA1)에서 제1 내지 제10 구간의 크기를 정한 일예를 나타낸다.
구간 1 2 3 4 5 6 7 8 9 10
크기 0~180 181 ~192 193 ~200 201 ~208 209 ~216 217 ~224 225 ~232 232 ~240 241 ~248 249 ~256
표 1에서, 제1 및 제2 구간은 제1 패널결함면(MR1)과 흑선(BL)의 폭에 따라 가변되고, 제3 내지 제10 구간은 8 개의 픽셀들에 해당하는 폭으로 동일하게 결정된다.
표 2는 도 7 및 표 1과 같이 결정된 구간들 각각에 적용되는 보상값들의 일예이다.
1 2 3 4 5 6 7 8 9 10
0 ~30 0 0 0 0 0 0 0 0 0 0
31 ~50 2/8 3/8 2/8 2/8 1/8 1/8 1/8 0 0 0
51 ~80 3/8 4/8 3/8 3/8 2/8 2/8 2/8 1/8 1/8 1/8
81 ~110 6/8 7/8 6/8 5/8 4/8 3/8 2/8 1/8 1/8 1/8
111 ~140 8/8 9/8 8/8 7/8 6/8 5/8 4/8 3/8 2/8 1/8
141 이상 11/8 13/8 12/8 11/8 10/8 9/8 8/8 7/8 5/8 3/8
표 2에서 알 수 있는 바, 보상값은 도 8과 같은 데이터의 감마보상특성을 고려하여 디지털 비디오 데이터의 표시위치와 계조값에 따라 최적화되어야 한다. 도 2 및 7과 같이 흑선(BL)과 휘선(WL)의 경계에서 휘도 변화가 완경사를 이루는 평판표시장치에서 저계조범위(0~30)에서는 표시면 전체에서 휘도차가 거의 보이지 않기 때문에 제1 내지 제10 구간의 보상값은 '0'이다. 그리고 저계조범위(31-50)에서는 제8 내지 제10 구간에 적용될 보상값을 '0'으로 정한다.
샘플 패널에 대한 반복 실험 결과에 의하면, 흑선(BL)과 휘선(WL) 사이의 휘도변화가 완경사를 이루는 평판표시패널의 표시면 전체의 휘도를 균일하게 하기 위해서는 다음과 같은 조건에 맞추어 각 구간들의 보상값이 결정되어야 한다.
(1) 제1 패널결함면(MR1) 즉, 제1 구간에 적용되는 보상값1이 '8/8(=1)'이하이면, 제2 구간에 적용되는 보상값2가 보상값1보다 '1/8(=0.125)'만큼 높다. 이와 달리, 보상값1이 9/8(=1.125) 이상이면, 보상값2가 보상값1보다 '2/8(=0.250)'만큼 높게 되어야 한다.
(2) 보상값3은 보상값2보다 '1/8(=0.125)'만큼 낮은 값으로 되어야 하고, 보상값3 내지 보상값10은 이웃하는 구간들 각각에 적용되는 보상값들의 차이가 0.5 계조 이내가 되도록 하고 점진적으로 낮아지는 값으로 되어야 한다.
도 9는 도 3과 같은 급경사로 휘도가 다른 흑선과 휘선, 패널결함면에서 가상적으로 분할되어 보상값이 각각 적용되는 구간들의 일예를 나타낸다.
도 9 및 표 3을 참조하면, 본 발명의 실시예에 따른 데이터 보상방법은 흑선(BL)과 휘선(WL) 사이의 경계에서 휘도 변화가 급경사로 나타나는 평판표시패널에서 제2 패널결함면(MR2)을 상수값으로 결정된 보상값1이 적용되는 제1 구간으로 정하고, 흑선(BL)을 제2 및 제3 구간으로 분할한다. 그리고 흑선(BL)과 경계를 이루는 휘선(WL)의 시작점부터 휘선(WL)과 경계를 이루는 제1 기준면(RA1)의 일부면 (OA)의 끝까지의 표시면을 제5 내지 제10 구간으로 분할한다. 여기서, 제1 내지 제3 구간은 제1 패널결함면(MR1)과 흑선(BL)의 폭에 따라 조정될 수 있다. 제1 구간은 제1 패널결함면(MR)의 폭이 커질수록 커지며 마찬가지로, 제2 및 제3 구간 역시 흑선(BL)의 폭이 커질수록 커진다. 제4 내지 제10 구간들은 이웃하는 구간들에서 0.5 계조 미만의 차를 가지는 보상값들이 각 구간별로 적용되며, 동일한 폭과 넓이로 정해진다.
아래의 표 3은 도 9의 평판표시패널의 제2 패널결함면(MR2)과 제2 기준면(RA2)에서 제1 내지 제10 구간의 크기를 정한 일예를 나타낸다.
구간 1 2 3 4 5 6 7 8 9 10
크기 0~180 181 ~192 193 ~208 209 ~216 217 ~224 225 ~232 233 ~240 241 ~248 248 ~256 257 ~262
표 1에서, 제1 내지 제3 구간은 제2 패널결함면(MR2)과 흑선(BL)의 폭에 따라 가변되고, 제4 내지 제10 구간은 8 개의 픽셀들에 해당하는 폭으로 동일하게 결정된다.
표 4는 도 9 및 표 3과 같이 결정된 구간들 각각에 적용되는 보상값들의 일예이다.
1 2 3 4 5 6 7 8 9 10
0 ~30 0 0 0 0 0 0 0 0 0 0
31 ~50 2/8 3/8 2/8 1/8 1/8 1/8 1/8 1/8 1/8 1/8
51 ~80 4/8 5/8 3/8 3/8 2/8 1/8 1/8 1/8 1/8 1/8
81 ~110 8/8 9/8 6/8 3/8 2/8 1/8 1/8 1/8 1/8 1/8
111 ~140 10/8 12/8 9/8 6/8 4/8 3/8 2/8 1/8 1/8 1/8
141 이상 12/8 14/8 11/8 8/8 6/8 4/8 3/8 2/8 1/8 1/8
표 4에서 알 수 있는 바, 보상값은 도 8과 같은 데이터의 감마보상특성을 고려하여 디지털 비디오 데이터의 표시위치와 계조값에 따라 최적화되어야 한다. 도 3 및 9와 같이 흑선(BL)과 휘선(WL)의 경계에서 휘도 변화가 급경사를 이루는 평판표시장치에서 저계조범위(0~30)에서는 표시면 전체에서 휘도차가 거의 보이지 않기 때문에 제1 내지 제10 구간의 보상값은 '0'이다.
샘플 패널에 대한 반복 실험 결과에 의하면, 흑선(BL)과 휘선(WL) 사이의 휘도변화가 급경사를 이루는 평판표시패널의 표시면 전체의 휘도를 균일하게 하기 위해서는 다음과 같은 조건에 맞추어 각 구간들의 보상값이 결정되어야 한다.
(1) 제2 패널결함면(MR2) 즉, 제1 구간에 적용되는 보상값1이 '8/8(=1)'이하이면, 제2 구간에 적용되는 보상값2가 보상값1보다 '1/8(=0.125)'만큼 높다. 이와 달리, 보상값1이 '9/8(=1.125)' 이상이면, 보상값2가 보상값1보다 '2/8(=0.250)'만큼 높게 되어야 한다.
(2) 보상값2가 4/8(=0.500) 이하이면 보상값3은 보상값2보다 '1/8(=0.125)'만큼 낮게 되어야 하고, 보상값2가 5/8(=0.625)이상~8/8(=1)이하이면 보상값3은 보상값2보다 '2/8(=0.125)'만큼 낮게 되어야 하고, 보상값2가 9/8(=1.125) 이상이면 보상값3은 보상값2보다 '3/8(=0.375)'만큼 낮게 되어야 한다. 이 보상값3은 흑선이 포함된 제3 구간에 적용되므로 보상값2가 '9/8' 이상되어야 보상값2과의 차이가 커진다.
(3) 보상값3이 4/8(=0.500) 이하이면 보상값4는 보상값3보다 '1/8(=0.125)' 만큼 낮게 되어야 하고, 보상값3이 5/8(=0.625)~6/8(=0.750) 사이의 값이면 보상값4는 보상값3보다 '2/8(=0.250) 만큼 낮게 되어야 한다. 그리고 보상값3이 6/8(=0.750) 이상이면 보상값4는 보상값3보다 '3/8(=0.375)' 만큼 낮게 되어야 한다. 이 보상값4는 휘선이 포함된 제4 구간에 적용되므로 보상값2가 '6/8' 이상되어야 보상값3과의 차이가 커진다.
(4) 보상값4가 1/8(=0.125) 이하이면 보상값5는 보상값4과 동일하고, 보상값4가 2/8(=0.250)~4/8(0.500) 사이의 값이면 보상값5는 보상값4보다 1/8(=0.125)만큼 낮게 되어야 한다. 그리고 보상값4가 5/8(=0.625)~8/8(=1) 사이의 값이면 보상값5는 보상값4보다 2/8(=0.250)만큼 낮게 되어야 하며, 보상값4가 9/8(=1.125) 이상이면 보상값5는 보상값4보다 3/8(=0.375)만큼 낮게 되어야 한다. 보상값5 내지 보상값10 역시, 상기 보상값4의 조건과 동일한 조건으로 결정된다. 이러한 보상값4 내지 보상값10은 앞 구간에 적용되는 보상값이 1/8(=0.125)로 정해지면 그와 동일하게 1/8로 자동적으로 정해진다.
도 10은 전술한 보상값들을 디지털 비디오 데이터에 표현하기 위한 FRC의 디더패턴을 나타낸다.
도 10을 참조하면, 본 발명의 실시예에 따른 데이터 보상방법의 FRC는 8 픽셀×8 픽셀 크기를 가지며 보상값에 따라 '1'이 가산되는 픽셀들의 개수가 다르게 설정되어 1 미만의 소수 계조에 해당하는 보상값을 표현하는 1/8 디더패턴 내지 8/7 디더패턴을 이용한다.
1/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 8 개의 픽셀들을 설정하여 1/8(=0.125) 계조에 해당하는 보상값을 표현하고, 2/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 16 개의 픽셀들을 설정하여 2/8(=0.250) 계조에 해당하는 보상값을 표현하고, 3/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 24 개의 픽셀들을 설정하여 3/8(=0.375) 계조에 해당하는 보상값을 표현한다. 4/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 32 개의 픽셀들을 설정하여 4/8(=0.500) 계조에 해당하는 보상값을 표현하고, 5/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 40 개의 픽셀들을 설정하여 5/8(=0.625) 계조에 해당하는 보상값을을 표현하고, 6/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 48 개의 픽셀들을 설정하여 6/8(=0.750) 계조에 해당하는 보상값을 표현한다. 그리고 7/8 디더패턴은 64 개의 픽셀들 중에서 '1'이 가산되는 56 개의 픽셀들을 설정하여 7/8(=0.875) 계조에 해당하는 보상값을 표현한다. 이러한 디더패턴들 각각은 프레임기간마다 '1'이 가산되는 픽셀들의 위치를 변경한다.
도 7과 같이 흑선(BL)과 휘선(WL) 사이의 경계에서 휘도가 완 경사로 변하는 평판표시패널의 제3 내지 제10 구간에서 인접한 구간들의 보상값들은 그 구간들 사이에 경계가 보이지 않도록 그 값들 차이가 0.5 계조 미만의 디더패턴들로 표현되어야 한다.
도 11은 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 11을 참조하면, 본 발명의 액정표시장치는 데이터라인(106)들과 게이트라인(108)들이 교차하고 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 표시패널(103); 표시패널(103)에서 미리 결정된 보상값들을 이용하여 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)에 표시될 디지털 비디오 데이터(Ri, Bi, Gi)를 변조하여 보상된 디지털 비디오 데이터(Rc/Gc/Bc)를 발생하는 보상회로(105); 데이터라인들(106)에 보상된 데이터(Rc/Gc/Bc)를 공급하는 데이터 구동회로(101); 게이트라인들(106)에 스캔신호를 공급하는 게이트 구동회로(102); 및 구동회로들(101, 102)을 제어하는 타이밍 콘트롤러(104)를 구비한다.
액정표시패널(103)은 두 장의 기판(TFT 기판, 컬러필터 기판)의 사이에 액정분자들이 주입된다. TFT 기판 상에 형성된 데이터라인들(106)과 게이트라인(108)들은 상호 직교한다. 데이터라인(106)들과 게이트라인들(108)의 교차부에 형성된 TFT는 게이트라인(108)으로부터의 스캔신호에 응답하여 데이터라인(106)을 경유하여 공급되는 데이터전압을 액정셀(Clc)의 픽셀전극에 공급한다. 칼라필터 기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극은 전계 인가 방식에 따라 TFT 기판상에 형성될 수 있다. 이러한 TFT 기판과 컬러필터 기판에는 서로 수직한 투과축을 가지는 편광판이 각각 부착된다.
보상회로(105)는 시스템 인터페이스(System Interface)로부터 입력데이터(Ri/Gi/Bi)를 공급받아 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)의 각 픽셀들에 표시될 디지털 비디오 데이터(Ri/Gi/Bi)를 미리 저장된 보정값으로 가산하여 보상된 디지털 비디오 데이터(Rc/Gc/Bc)를 출력한다.
타이밍 콘트롤러(104)는 보상회로(105)로부터의 보상된 디지털 비디오 데이터(Rc/Gc/Bc)를 도트 클럭(DCLK)에 맞추어 데이터 구동회로(101)에 공급함과 아울러 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 게이트 구동회로(102)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동회로(101)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 이러한 보상회로(105)와 타이밍 콘트롤러(104)는 하나의 칩으로 집적될 수 있다.
데이터 구동회로(101)는 타이밍 콘트롤러(104)로부터 공급되는 보상된 디지털 비디오 데이터(Rc/Gc/Bc)를 아날로그 감마보상전압으로 변환하고 그 아날로그 감마보상전압을 데이터전압으로써 데이터라인들(106)에 공급한다.
게이트 구동회로(102)는 데이터전압이 공급될 수평라인을 선택하는 스캔신호를 게이트라인들(108)에 순차적으로 공급한다.
도 12는 보상회로(105)를 상세히 나타낸다.
도 12를 참조하면, 본 발명의 실시예에 따른 보상회로(105)는 FRC 제어부(111), EEPROM(112), 레지스터(113) 및 인터페이스회로(114)를 구비한다.
FRC 제어부(111)는 수직 및 수평 동기신호(Vsync, Hsync), 데이터 인에이블신호(DE), 도트클럭(DCLK)에 따라 디지털 비디오 데이터(Ri, Bi, Gi)의 표시위치를 판단하고, 그 판단결과와 EEPROM(112)으로부터의 위치정보(PD)를 비교하여 패널결함면(MR1, MR2)과 중첩면(GA1 내지 GA6)에 표시될 디지털 비디오 데이터(Ri, Bi, Gi)를 검출한다. 그리고 FRC 제어부(111)는 디지털 비디오 데이터(Ri, Bi, Gi)가 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)에 속하는 픽셀에 표시될 데이터로 판단되면, 그 디지털 비디오 데이터(Ri, Bi, Gi)를 리드 어드레스로 하여 EEPROM(112)에 공급하고, 그 리드 어드레스에 따라 EEPROM(112)으로부터 출력된 보상값(CD)을 디지털 비디오 데이터(Ri, Bi, Gi)에 가산한다. 여기서, FRC 제어부(111)는 도 10과 같이 미리 결정된 디더패턴에 따라 보상값을 시간적 및 공간적으로 분산시켜 디더패턴 단위로 1 계조 미만의 보상값을 디지털 비디오 데이터(Ri, Bi, Gi)에 가산하고, 1 계조 이상의 정수 보상값을 디지털 비디오 데이터에 각 픽셀 단위로 가산한다.
EEPROM(112)에는 액정표시패널(103) 상의 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)의 픽셀 위치 각각을 지시하는 위치데이터(PD)와 보상값(CD)이 룩업 테이블 형태로 저장된다. 이 EEPROM(112)에 저장된 위치데이터(PD)와 보상값(CD)은 인터페이스회로(114)를 통해 외부 시스템으로부터 인가되는 전기적 신호에 의해 갱신될 수 있다.
인터페이스회로(114)는 보상회로(105)와 외부 시스템 간의 통신을 위한 구성으로써 이 인터페이스회로(114)는 I2C 등의 통신 표준 프로토콜 규격에 맞춰 설계된다. 외부 시스템에서는 이 인터페이스회로(114)를 통해 EEPROM(112)에 저장된 데이터를 읽어들이거나 수정할 수 있다. 즉, EEPROM(112)에 저장된 위치데이터와 보상값(CD)은 공정변화, 적용 모델간 차이 등과 같은 이유에 의해 갱신이 요구되며, 사용자는 갱신하고자 하는 사용자 위치데이터(UPD)와 사용자 보상값(UCD)을 외부 시스템을 통해 입력한다. 사용자 데이터들(UPD, UCD)은 롬 기록기를 통해 인터페이스회로(114), 레지스터(113), 및 FRC 제어부(111)를 통해 EEPROM(112)에 저장된다.
레지스터(113)에는 EEPROM(112)에 저장된 위치데이터(PD) 및 보상데이터(CD)를 갱신하기 위하여 인터페이스회로(114)를 통해 전송되는 사용자 데이터들(UPD, CD)이 임시 저장된다.
이러한 액정표시장치는 다른 평판표시장치에도 큰 변경없이 적용될 수 있다. 예컨대, 액정표시패널(63)은 전계 방출 표시소자, 플라즈마 디스플레이 패널 및 유기발광다이오드 표시소자 등으로 대신될 수 있다.
상술한 바와 같이, 본 발명에 따른 평판표시장치의 데이터 보상방법 및 장치는 노광장비의 멀티 렌즈에서 렌즈들 간의 중첩과 렌즈의 수차에 의해 평판표시패널에서 나타나는 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL) 각각에서 위치별, 계조별로 보상값들을 최적화하고, 그 보상값들을 이용하여 패널결함면(MR), 흑선(BL), 휘선(WL), 및 휘선(WL)과 경계를 이루는 기준면(RA)의 가장자리 면(OL)에 표시될 디지털 비디오 데이터를 변조함으로써 면과 선이 혼합된 형태로 휘도가 불균일한 상기 평판표시장치의 표시면 전체에서 휘도를 균이하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (26)

  1. 동일 계조의 데이터를 평판표시패널의 표시면 전체에 공급하여 휘도를 측정하는 단계;
    상기 휘도의 측정 결과에 기초하여, 상기 평판표시패널에서 휘도가 다른 제1 및 제2 표시면, 상기 제1 및 제2 표시면들 사이에서 보이는 흑선 및 휘선을 판단하는 단계;
    상기 제1 표시면의 휘도와 상기 제2 표시면의 휘도의 차를 비교하여 상기 제1 표시면에 대한 제1 보상값을 결정하는 단계;
    상기 제1 표시면의 휘도와 상기 제2 표시면의 휘도의 차와, 상기 흑선 및 상기 휘선 사이의 휘도변화정도에 기초하여 상기 흑선에 대한 제2 보상값, 상기 휘선에 대한 제3 보상값, 및 상기 휘선과 인접하는 상기 제2 표시면의 일부면에 대한 제4 보상값을 결정하는 단계; 및
    상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면에 표시될 디지털 비디오 데이터를 상기 보상값들로 조정하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  2. 제 1 항에 있어서,
    상기 제1 표시면의 휘도는 상기 제2 표시면에 비하여 낮게 측정되는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  3. 제 2 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 흑선, 상기 휘선, 및 상기 제2 표시면의 일부면 각각을 다수의 구간들로 분할하고 상기 보상값들을 상기 구간들 각각에 대하여 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  4. 제 3 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 흑선과 상기 휘선 사이의 경계에서 휘도의 기울기에 따라 상기 보상값들을 다르게 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  5. 제 4 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 흑선과 상기 휘선 사이의 경계에서 휘도가 제1 기울기를 따라 변하면, 상기 제1 표시면을 제1 구간으로, 상기 흑선을 제2 내지 제4 구간들로, 상기 휘선과 상기 제2 표시면의 일부면을 제5 내지 제10 구간들로 각각 분할하는 것을 특징으로 하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 구간의 폭은 상기 표시면과 상기 흑선의 폭에 따라 달라지고,
    상기 제3 내지 제10 구간들 각각의 폭은 동일한 것을 특징으로 하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  7. 제 6 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 디지털 비디오 데이터의 계조값이 0 내지 30 사이의 저계조 범위 내에 속하면 상기 제1 내지 제10 구간들 각각에 대응하는 보상값들을 '0'으로 결정하고;
    상기 디지털 비디오 데이터의 계조값이 31 내지 50 사이의 저계조 범위 내에 속하면 상기 제8 내지 제10 구간들 각각에 대응하는 보상값들을 '0'으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  8. 제 7 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제1 구간에 적용되는 상기 제1 보상값을 '1'이하의 값으로 결정하고;
    상기 제2 구간에 적용되는 상기 제2 보상값을 상기 제1 보상값보다 '0.125' 만큼 높이는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  9. 제 8 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제1 구간에 적용되는 상기 제1 보상값을 '1.125' 이상의 값으로 결정하고;
    상기 제2 구간에 적용되는 상기 제2 보상값을 상기 제1 보상값보다 '0.250' 만큼 높이는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  10. 제 9 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제3 구간에 적용되는 상기 제2 보상값을 상기 제2 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제3 및 제4 구간에 적용되는 상기 제2 보상값, 상기 제5 구간 내지 제10 구간에 적용되는 상기 제3 및 제4 보상값들을 이웃한 구간들의 보상값 차이가 '0.5' 이내에서 차이가 나도록 점진적으로 낮추는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  11. 제 4 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 흑선과 상기 휘선 사이의 경계에서 휘도가 상기 제1 기울기보다 급한 제2 기울기를 따라 변하면, 상기 제1 표시면을 제1 구간으로, 상기 흑선을 제2 및 제2 구간들로, 상기 휘선과 상기 제2 표시면의 일부면을 제4 내지 제10 구간들로 각각 분할하는 것을 특징으로 하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  12. 제 11 항에 있어서,
    상기 제1 및 제2 구간의 폭은 상기 표시면과 상기 흑선의 폭에 따라 달라지고,
    상기 제3 내지 제10 구간들 각각의 폭은 동일한 것을 특징으로 하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  13. 제 12 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 디지털 비디오 데이터의 계조값이 0 내지 30 사이의 저계조 범위 내에 속하면 상기 제1 내지 제10 구간들 각각에 대응하는 보상값들을 '0'으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  14. 제 13 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제1 구간에 적용되는 상기 제1 보상값을 '1'이하의 값으로 결정하면 상기 제2 구간에 적용되는 상기 제2 보상값을 상기 제1 보상값보다 '0.125' 만큼 높은 값으로 결정하고;
    상기 제1 구간에 적용되는 상기 제1 보상값을 '1.125' 이상의 값으로 결정하면, 상기 제2 구간에 적용되는 상기 제2 보상값을 상기 제1 보상값보다 0.250 만큼 높은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  15. 제 14 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제2 구간에 적용되는 상기 제2 보상값을 '0.500' 이하의 값으로 결정하면, 상기 제3 구간에 적용되는 상기 제2 보상값을 상기 제2 구간의 보상값보다 0.125 만큼 높은 값으로 결정하고;
    상기 제2 구간에 적용되는 상기 제2 보상값을 '1.125' 이상의 값으로 결정하면, 상기 제3 구간에 적용되는 상기 제2 보상값을 상기 제2 구간의 보상값보다 0.375 만큼 높은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  16. 제 15 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제3 구간에 적용되는 상기 제2 보상값을 '0.500' 이하의 값으로 결정하면, 상기 제4 구간에 적용되는 상기 제3 보상값을 상기 제3 구간의 보상값보다 0.125 만큼 낮은 값으로 결정하고;
    상기 제3 구간에 적용되는 상기 제2 보상값을 '0.625'~'0.750' 사이의 값으 로 결정하면, 상기 제4 구간에 적용되는 상기 제3 보상값을 상기 제3 구간의 보상값보다 0.250 만큼 낮은 값으로 결정하며;
    상기 제3 구간에 적용되는 상기 제2 보상값을 '0.750' 이상의 값으로 결정하면, 상기 제4 구간에 적용되는 상기 제3 보상값을 상기 제3 구간의 보상값보다 0.375 만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  17. 제 16 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제4 구간에 적용되는 상기 제3 보상값이 '0.125' 이하이면 상기 제5 구간에 적용될 상기 제3 보상값을 상기 제4 구간의 보상값과 동일하게 하고;
    상기 제4 구간에 적용되는 상기 제3 보상값이 '0.250'~'0.500' 사이의 값이면 상기 제5 구간에 적용될 상기 제3 보상값을 상기 제4 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제4 구간에 적용되는 상기 제3 보상값이 '0.625'~'1' 사이의 값이면 상기 제5 구간에 적용될 상기 제3 보상값을 상기 제4 구간의 보상값보다 '0.250'만큼 낮은 값으로 결정하며;
    상기 제4 구간에 적용되는 상기 제3 보상값이 '1.125' 이상의 값이면 상기 제5 구간에 적용될 상기 제3 보상값을 상기 제4 구간의 보상값보다 '0.375'만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  18. 제 17 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제5 구간에 적용되는 상기 제3 보상값이 '0.125' 이하이면 상기 제6 구간에 적용될 상기 제3 보상값을 상기 제5 구간의 보상값과 동일하게 하고;
    상기 제5 구간에 적용되는 상기 제3 보상값이 '0.250'~'0.500' 사이의 값이면 상기 제6 구간에 적용될 상기 제3 보상값을 상기 제5 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제5 구간에 적용되는 상기 제3 보상값이 '0.625'~'1' 사이의 값이면 상기 제6 구간에 적용될 상기 제3 보상값을 상기 제5 구간의 보상값보다 '0.250'만큼 낮은 값으로 결정하며;
    상기 제5 구간에 적용되는 상기 제3 보상값이 '1.125' 이상의 값이면 상기 제6 구간에 적용될 상기 제3 보상값을 상기 제5 구간의 보상값보다 '0.375'만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  19. 제 18 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제6 구간에 적용되는 상기 제3 보상값이 '0.125' 이하이면 상기 제7 구간에 적용될 상기 제3 보상값을 상기 제6 구간의 보상값과 동일하게 하고;
    상기 제6 구간에 적용되는 상기 제3 보상값이 '0.250'~'0.500' 사이의 값이 면 상기 제7 구간에 적용될 상기 제3 보상값을 상기 제6 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제6 구간에 적용되는 상기 제3 보상값이 '0.625'~'1' 사이의 값이면 상기 제7 구간에 적용될 상기 제3 보상값을 상기 제6 구간의 보상값보다 '0.250'만큼 낮은 값으로 결정하며;
    상기 제6 구간에 적용되는 상기 제3 보상값이 '1.125' 이상의 값이면 상기 제7 구간에 적용될 상기 제3 보상값을 상기 제6 구간의 보상값보다 '0.375'만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  20. 제 19 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제7 구간에 적용되는 상기 제3 보상값이 '0.125' 이하이면 상기 제8 구간에 적용될 상기 제4 보상값을 상기 제7 구간의 보상값과 동일하게 하고;
    상기 제7 구간에 적용되는 상기 제3 보상값이 '0.250'~'0.500' 사이의 값이면 상기 제8 구간에 적용될 상기 제4 보상값을 상기 제7 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제7 구간에 적용되는 상기 제3 보상값이 '0.625'~'1' 사이의 값이면 상기 제8 구간에 적용될 상기 제4 보상값을 상기 제7 구간의 보상값보다 '0.250'만큼 낮은 값으로 결정하며;
    상기 제7 구간에 적용되는 상기 제3 보상값이 '1.125' 이상의 값이면 상기 제8 구간에 적용될 상기 제4 보상값을 상기 제7 구간의 보상값보다 '0.375'만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  21. 제 20 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제8 구간에 적용되는 상기 제4 보상값이 '0.125' 이하이면 상기 제9 구간에 적용될 상기 제4 보상값을 상기 제8 구간의 보상값과 동일하게 하고;
    상기 제8 구간에 적용되는 상기 제4 보상값이 '0.250'~'0.500' 사이의 값이면 상기 제9 구간에 적용될 상기 제4 보상값을 상기 제8 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제8 구간에 적용되는 상기 제4 보상값이 '0.625'~'1' 사이의 값이면 상기 제9 구간에 적용될 상기 제4 보상값을 상기 제8 구간의 보상값보다 '0.250'만큼 낮은 값으로 결정하며;
    상기 제8 구간에 적용되는 상기 제4 보상값이 '1.125' 이상의 값이면 상기 제9 구간에 적용될 상기 제4 보상값을 상기 제8 구간의 보상값보다 '0.375'만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  22. 제 21 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제9 구간에 적용되는 상기 제4 보상값이 '0.125' 이하이면 상기 제10 구간에 적용될 상기 제4 보상값을 상기 제9 구간의 보상값과 동일하게 하고;
    상기 제9 구간에 적용되는 상기 제4 보상값이 '0.250'~'0.500' 사이의 값이면 상기 제10 구간에 적용될 상기 제4 보상값을 상기 제9 구간의 보상값보다 '0.125'만큼 낮은 값으로 결정하고;
    상기 제9 구간에 적용되는 상기 제4 보상값이 '0.625'~'1' 사이의 값이면 상기 제10 구간에 적용될 상기 제4 보상값을 상기 제9 구간의 보상값보다 '0.250'만큼 낮은 값으로 결정하며;
    상기 제9 구간에 적용되는 상기 제4 보상값이 '1.125' 이상의 값이면 상기 제10 구간에 적용될 상기 제4 보상값을 상기 제9 구간의 보상값보다 '0.375'만큼 낮은 값으로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  23. 제 22 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제4 내지 제10 구간에 적용될 상기 보상값들 각각을 '0.125'로 결정하는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  24. 제 23 항에 있어서,
    상기 보상값들을 결정하는 단계는,
    상기 제4 내지 제10 구간에 적용되는 상기 보상값들을 이웃한 구간들의 보상값 차이가 '0.5' 이내에서 차이가 나도록 점진적으로 낮추는 것을 특징으로 하는 평판표시장치의 데이터 보상방법.
  25. 평판표시패널;
    동일 계조의 데이터를 상기 평판표시패널의 표시면 전체에 공급하여 휘도를 측정한 결과, 상기 평판표시패널에서 휘도가 다른 제1 및 제2 표시면 중에 상기 제1 표시면에 대한 제1 보상값, 상기 제1 및 제2 표시면들 사이에서 보이는 흑선에 대한 제2 보상값, 상기 제1 및 제2 표시면들 사이에서 보이는 휘선에 대한 제3 보상값, 및 상기 휘선과 인접한 상기 제2 표시면의 일부면에 대한 제4 보상값과 함께 상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면의 위치정보를 저장하는 메모리;
    디지털 비디오 데이터와 타이밍 신호를 입력받아 상기 타이밍 신호와 상기 위치정보의 비교결과 상기 제1 표시면, 상기 흑선, 상기 휘선 및 상기 제2 표시면의 일부면에 표시될 디지털 비디오 데이터를 검출하고 검출된 디지털 비디오 데이터를 상기 보상값들로 조정하는 데이터 보상부; 및
    상기 데이터 보상부에 의해 조정된 디지털 비디오 데이터를 입력받아 상기 평판표시패널을 구동하는 구동부를 구비하는 것을 특징으로 하는 평판표시장치의 데이터 보상장치.
  26. 제 25 항에 있어서,
    상기 평판표시패널은,
    액정표시소자, 전계 방출 표시소자, 플라즈마 디스플레이 패널 및 유기발광다이오드 표시소자 중 어느 하나를 포함하는 것을 특징으로 하는 평판표시장치의 데이터 보상장치.
KR1020060059300A 2006-06-29 2006-06-29 평판표시장치의 데이터 보상방법 및 장치 KR101213859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059300A KR101213859B1 (ko) 2006-06-29 2006-06-29 평판표시장치의 데이터 보상방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059300A KR101213859B1 (ko) 2006-06-29 2006-06-29 평판표시장치의 데이터 보상방법 및 장치

Publications (2)

Publication Number Publication Date
KR20080001151A true KR20080001151A (ko) 2008-01-03
KR101213859B1 KR101213859B1 (ko) 2012-12-18

Family

ID=39213210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059300A KR101213859B1 (ko) 2006-06-29 2006-06-29 평판표시장치의 데이터 보상방법 및 장치

Country Status (1)

Country Link
KR (1) KR101213859B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322006B1 (ko) * 2008-02-19 2013-10-25 엘지디스플레이 주식회사 액정표시장치와 그 감마 보정방법
KR101596463B1 (ko) * 2015-07-28 2016-02-22 홍익대학교 산학협력단 이미지의 특성에 따른 백라이트 디밍 방법과 그 방법을 위한 장치
KR20160042738A (ko) * 2014-10-11 2016-04-20 수퍼디 컴퍼니 리미티드 입체 표시 장치 검출 시스템 및 그 검출 방법
KR20160081426A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 센싱 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285622B1 (ko) 1998-06-27 2001-04-02 구자홍 전계 방출 디스플레이의 휘도 보정장치
JP2005257791A (ja) 2004-03-09 2005-09-22 Canon Inc 画像表示装置及び画像表示装置の駆動方法
JP2005277573A (ja) 2004-03-23 2005-10-06 Pioneer Electronic Corp 画質補償装置、画質補償方法及び画質補償用プログラム並びに情報記録媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322006B1 (ko) * 2008-02-19 2013-10-25 엘지디스플레이 주식회사 액정표시장치와 그 감마 보정방법
KR20160042738A (ko) * 2014-10-11 2016-04-20 수퍼디 컴퍼니 리미티드 입체 표시 장치 검출 시스템 및 그 검출 방법
KR20160081426A (ko) * 2014-12-31 2016-07-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그의 센싱 방법
KR101596463B1 (ko) * 2015-07-28 2016-02-22 홍익대학교 산학협력단 이미지의 특성에 따른 백라이트 디밍 방법과 그 방법을 위한 장치

Also Published As

Publication number Publication date
KR101213859B1 (ko) 2012-12-18

Similar Documents

Publication Publication Date Title
KR101264718B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
KR101232178B1 (ko) 평판표시장치의 표시결함 보상방법 및 장치
JP4668854B2 (ja) 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置
US8189017B2 (en) Apparatus and method for controlling picture quality of flat panel display
KR20070044713A (ko) 평판표시장치 및 그 화질제어방법
JP2006003867A (ja) 画像補正量検出装置、電気光学装置用駆動回路、電気光学装置及び電子機器
KR101274707B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
KR20080001179A (ko) 평판표시장치의 데이터 보상방법 및 장치
KR101362145B1 (ko) 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101213859B1 (ko) 평판표시장치의 데이터 보상방법 및 장치
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
KR20080047888A (ko) 평판표시장치의 표시결함 보상방법
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
JP2009086564A (ja) 液晶表示装置
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
CN102881264B (zh) 伽马调整方法和装置
KR101232177B1 (ko) 평판표시장치의 선 결함 보상방법 및 장치
KR101386570B1 (ko) 액정표시장치
KR102191712B1 (ko) 액정표시장치
KR20050005259A (ko) 액정 표시 장치의 구동 장치 및 방법
KR20040080232A (ko) 액정 표시 장치의 오프셋 및 이득 조정 방법
KR20150015954A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 8