KR20070096151A - 다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치 - Google Patents

다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치 Download PDF

Info

Publication number
KR20070096151A
KR20070096151A KR1020060025503A KR20060025503A KR20070096151A KR 20070096151 A KR20070096151 A KR 20070096151A KR 1020060025503 A KR1020060025503 A KR 1020060025503A KR 20060025503 A KR20060025503 A KR 20060025503A KR 20070096151 A KR20070096151 A KR 20070096151A
Authority
KR
South Korea
Prior art keywords
signal
data
input
input buffer
terminal
Prior art date
Application number
KR1020060025503A
Other languages
English (en)
Inventor
이규찬
양병도
이동우
최중용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060025503A priority Critical patent/KR20070096151A/ko
Publication of KR20070096151A publication Critical patent/KR20070096151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H73/00—Protective overload circuit-breaking switches in which excess current opens the contacts by automatic release of mechanical energy stored by previous operation of a hand reset mechanism
    • H01H73/22—Protective overload circuit-breaking switches in which excess current opens the contacts by automatic release of mechanical energy stored by previous operation of a hand reset mechanism having electrothermal release and no other automatic release
    • H01H73/30—Protective overload circuit-breaking switches in which excess current opens the contacts by automatic release of mechanical energy stored by previous operation of a hand reset mechanism having electrothermal release and no other automatic release reset by push-button, pull-knob or slide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/04—Cases; Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/12—Movable parts; Contacts mounted thereon
    • H01H13/14—Operating parts, e.g. push-button
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
    • H01H13/02—Details
    • H01H13/26—Snap-action arrangements depending upon deformation of elastic members

Landscapes

  • Logic Circuits (AREA)

Abstract

다수의 동작 타입을 가지는 데이터 수신 회로 및 상기 데이터 수신회로를 구비하는 반도체 장치가 개시된다. 본 발명의 반도체 장치는 데이터 입력단자 및 상기 데이터 입력 단자를 통하여 입력되는 입력 데이터를 수신하는 데이터 수신 회로를 구비한다. 본 발명의 데이터 수신 회로는, 단일입력버퍼, 차동입력버퍼 및 터미네이션 저항소자를 구비한다. 단일입력버퍼는 데이터 입력단자에 연결되어 상기 데이터 입력단자로 수신되는 입력 데이터 신호를 버퍼링한다. 차동입력버퍼는 일단자로는 상기 입력 데이터 신호를 수신하고 다른 일단자로는 기준신호를 수신하여 상기 입력데이터 신호와 상기 기준신호의 비교 결과에 기초하여 출력신호를 발생한다. 상기 터미네이션 저항소자는 상기 데이터 입력노드에 선택적으로 연결된다. 상기 단일 입력버퍼와 차동입력 버퍼는 택일적으로 인에이블된다. 따라서 데이터수신회로는 채널 환경, 동작 주파수 또는 송신측 반도체 장치의 출력 드라이버 타입 등에 따라, 여러 동작 타입 중에서 어느 하나의 동작 타입으로 선택적으로 동작한다. 이로써, 데이터 왜곡을 줄이거나 전력소모를 감소할 수 있다.

Description

다수의 동작 타입을 가지는 데이터 수신 회로 및 상기 데이터 수신회로를 구비하는 반도체 장치{Data receiver having multiple operation types and semiconductor device including the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 반도체 장치를 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 수신 회로의 구성도이다.
도 3은 도 2에 도시된 데이터 수신회로의 동작 타입에 따른 수신기 타입, 터미네이션 저항(Rterm)의 온/오프(On/Off) 여부를 나타내는 표이다.
도 4는 도 3에 도시된 신호 수신기의 제1 동작 타입을 나타내는 회로도이다.
도 5는 도 3에 도시된 신호 수신기의 제2 동작 타입을 나타내는 회로도이다.
도 6은 도 3에 도시된 신호 수신기의 제4 동작 타입을 나타내는 회로도이다.
본 발명은 반도체 장치에 관한 것으로, 특히, 외부로부터 입력되는 데이터를 수신하기 위한 반도체 장치의 데이터 수신 회로(혹은 데이터 입력 버퍼 회로라 하기도 함)에 관한 것이다.
반도체 장치는 외부로부터 신호를 수신하기도 하고, 내부 데이터를 다른 장치로 전송하기도 한다. 이를 위하여, 반도체 장치는 입/출력 단자(예컨대, 핀(pin), 볼 등), 내부 데이터를 외부로 출력하기 위한 출력 드라이버 회로, 외부 신호를 수신하기 위한 데이터 수신 회로를 구비한다.
통상적으로, 반도체 장치의 입/출력 단자는 상기 반도체 장치가 실장된 기판상의 전송 라인을 통하여 다른 장치와 연결된다. 상기 전송 라인을 통하여 입력되는 데이터를 에러나 왜곡없이 수신하기 위해서는, 상기 입/출력 단자의 출력 임피던스와 전송 라인의 임피던스간의 매칭도, 데이터 수신 회로의 특성 등이 최적화되어야 한다.
그러나, 반도체 장치간의 채널 환경, 동작 주파수, 출력 드라이버 등이 다양해짐에 따라, 여러 가지 경우에 대하여 최적의 특성을 가지는 데이터 수신 회로를 구현하는 것은 어렵다.
따라서, 본 발명의 목적은, 다수의 동작 타입 중에서 동작 주파수나 채널 환경에 따라 어느 하나를 선택하여 동작함으로써, 데이터 왜곡을 줄이고 신호 충실도를 향상시키는 데이터 수신 회로 및 이를 구비하는 반도체 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 측면에 따른 반도체 장치는 데이터 입력단자 및 상기 데이터 입력 단자를 통하여 입력되는 입력 데이터를 수신하는 데이터 수신 회로를 구비한다.
본 발명의 데이터 수신 회로는, 단일입력버퍼, 차동입력버퍼 및 터미네이션 저항소자를 구비한다. 상기 단일입력버퍼는 데이터 입력단자에 연결되어 상기 데이터 입력단자로 수신되는 입력 데이터 신호를 버퍼링한다. 상기 차동입력버퍼는 일단자로는 상기 입력 데이터 신호를 수신하고 다른 일 단자로는 기준신호를 수신하여 상기 입력데이터 신호와 상기 기준신호의 비교 결과에 기초하여 출력신호를 발생한다. 상기 터미네이션 저항소자는 상기 데이터 입력 노드에 선택적으로 연결된다. 상기 단일 입력버퍼와 차동입력 버퍼는 택일적으로 인에이블 된다.
상기 데이터 수신 회로는, 상기 저항 소자와 상기 데이터 입력 단자 사이에 연결되고, 스위치 인에이블 신호에 응답하여 선택적으로 턴온/턴오프되는 스위치, 및 소정의 선택 신호에 기초하여, 상기 스위치 인에이블 신호, 차동 인에이블 신호 및 단일 인에이블 신호를 발생하는 신호 디코더를 더 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 반도체 장치(100)를 개략적으로 나타내는 블록도이다. 도 1에 도시된 반도체 장치(100)는 반도체 메모리 장치로서, 메모리 코아 회로(110), 어드레스 버퍼(120), 데이터 출력 회로(130), 데이터 수신 회로(160), 명령어 디코더(140) 및 MRS/EMRS(Mode Register Set/Extended Mode Register Set) 회로(150)를 구비한다. 그러나, 본 발명은 반도체 메모리 장치에 한정되는 것이 아니라, 메모리 컨트롤러나 프로세서 등 다른 반도체 장치에 적용될 수 있음은 물론이다.
본 발명의 일 실시예에 따른 반도체 장치(100)의 개략적인 동작은 다음과 같다.
메모리 코아 회로(110)는 상세히 도시되어 있지는 않지만, 메모리 셀 어레이, 로우(row) 디코더, 칼럼(column) 디코더 등을 포함하는 회로이다. 데이터 수신 회로(160)를 통하여 입력된 입력 데이터(DI)는 어드레스 신호(ADDI)에 기초하여 메모리 코아 회로(110)에 기입되고, 어드레스 신호(ADDI)에 기초하여 메모리 코아 회로(110)로부터 독출된 출력 데이터(DQ)는 데이터 출력 회로(130)를 통하여 외부로 출력된다. 데이터 수신 회로(160)는 MRS/EMRS 회로(150)에서 출력되는 선택 신호(SEL)에 기초하여, 동작 타입이 달라진다. 이에 대해서는 상세히 후술하기로 한다.
데이터가 기입되거나 혹은 독출될 메모리셀을 지정하기 위하여 어드레스 신호(ADDI)가 어드레스 버퍼(120)로 입력된다. 어드레스 버퍼(120)는 외부에서 입력되는 어드레스 신호(ADDI)를 일시적으로 저장한다.
명령어 디코더(140)는 외부로부터 인가되는 명령 신호(CMD), 예컨대, /WE, /CS, /RAS, /CAS 등의 신호를 수신하고, 이 신호들을 디코딩하여 디코딩된 명령 신호를 출력한다. MRS/EMRS 회로(150)는 반도체 메모리 장치(100)의 동작 모드를 지정하기 위한 MRS/EMRS 명령(MRS_CMD) 및 어드레스 신호(ADD)에 응답하여 내부의 모드 레지스터를 설정한다. 데이터 수신회로(160)의 동작 타입을 설정하기 위한 선택 신호(SEL) 역시 MRS/EMRS 명령(MRS_CMD)에 의해 모드 레지스터에 설정될 수 있다.
도 2는 본 발명의 일 실시예에 따른 데이터 수신 회로(160)의 구성도이다. 아울러, 도 2는 데이터 수신 회로(160)와 송신측 반도체 장치의 출력 드라이버(310) 간의 연결 관계를 나타낸다.
도 2를 참조하면, 데이터 수신 회로(160)는 신호 수신기(210) 및 선택신호 디코더(220)를 구비한다.
신호 수신기(210)는 차동 입력 버퍼(211), 단일 입력 버퍼(212), 터미네이션 저항(Rterm), 선택기(213) 및 스위치(SW1)를 포함한다.
차동 입력 버퍼(211)는 두 입력 단자(+, -)를 가지며, 차동 인에이블 신호(EN12)에 응답하여 선택적으로 인에이블된다. 차동 입력 버퍼(211)는, 정입력 단자(+)로는 입력 데이터(DI)를 수신하고 부 입력 단자(-)로는 기준 전압(Vref)을 수신하며, 입력 데이터(DI)를 기준 전압(Vref)과 비교하여, 그 비교 결과에 기초한 출력 신호(OUT1)를 발생한다.
단일 입력 버퍼(212)는 단일 입력 단자를 가지며, 단일 인에이블 신호(EN34)에 응답하여 선택적으로 인에이블된다. 단일 입력 버퍼(212)는 입력 데이터(DI)를 수신하고, 이를 버퍼링하여 출력한다.
스위치(SW1)는 스위치 인에이블 신호(EN13)에 응답하여 선택적으로 턴온/턴오프된다. 스위치(SW1)가 턴온되면, 터미네이션 저항(Rterm)이 입력 노드(215)에 전기적으로 연결된다. 입력 노드(215)는 데이터 입력 단자(예컨대, 데이터 입력 핀이나 패드)에 연결되는 노드이다. 터미네이션 저항(Rterm)이 입력 노드(215)에 전기적으로 연결되면, 터미네이션 저항을 가진 수신기 회로가 구성된다. 반면, 스위치(SW1)가 턴오프되면, 터미네이션 저항(Rterm)이 입력 노드(215)로부터 전기적으로 분리된다. 따라서, 터미네이션 저항이 없는 수신기 회로가 구성된다.
터미네이션 저항(Rterm)은 그 일 단자는 소정의 터미네이션 전압(Vterm)에 연결되고 다른 일 단자는 상기 스위치(SW1)에 연결되는 저항 소자로서, 전송 라인(320)의 임피던스(Z0)와 매칭이 되도록 가변될 수 있다.
선택기(213)는 선택기 제어 신호(RS)에 응답하여, 차동 입력 버퍼(211)의 출력 신호(OUT1)와 단일 입력 버퍼(212)의 출력 신호(OUT2) 중의 어느 하나를 선택하여 출력한다.
신호 디코더(220)는 MRS/EMRS 회로(도 1의 )에 설정된 선택 신호(SEL)에 따라 차동 인에이블 신호(EN12), 스위치 인에이블 신호(EN13), 단일 인에이블 신호(EN34) 및 선택기 제어 신호(RS)를 발생한다.
도 2에서는, 하나의 데이터 입력 단자(미도시)를 통하여 수신되는 입력 데이터(DI)를 수신하는 신호 수신기(210)만이 대표적으로 도시되어 있으나, 실제로는, 각 데이터 입력 단자에 상응하는 신호 수신기들이 별도로 구비될 것이다. 신호 디코더(220)는 공통으로 사용될 수 있다.
도 3은 도 2에 도시된 데이터 수신회로의 동작 타입에 따른 수신기 타입, 터미네이션 저항(Rterm)의 온/오프(On/Off) 여부를 나타내는 표이다.
도 3을 참조하면, 데이터 수신회로의 동작 타입은 4가지(type 1,2,3,4)이다.
제1 동작 타입(type 1)에서는, 차동 인에이블 신호(EN12), 스위치 인에이블 신호(EN13) 및 단일 인에이블 신호(EN34)는 각각 하이레벨(H), 하이레벨(H) 및 로우레벨(L)이 된다. 이에 따라, 차동 입력 버퍼(211)은 인에이블되고, 터미네이션 저항은 입력 노드(215)에 연결되며, 단일 입력 버퍼(212)는 디스에이블됨으로써, 도 4에 도시된 바와 같이, 데이터 수신회로(160)의 신호 수신기(210)는 터미네이션 저항(Rterm)이 있는 차동 입력 버퍼 타입의 수신기로 동작한다. 그리고, 선택기 제어 신호(RS)는 하이레벨(H)이 됨으로써, 선택기(213)는 차동 입력 버퍼(211)의 출력 신호(OUT1)를 선택하여 수신데이터(IDATA)로서 출력한다.
제1 동작 타입에서는, 터미네이션 저항(Rterm)이 연결(On)됨으로써, 전력 소모가 증가할 수 있지만 터미네이션 저항(Rterm)으로 인하여 임피던스 매칭이 정확하게 이루어질 수 있고, 또한 단일 입력 버퍼(212)에 비하여 차동 입력 버퍼(211)가 상대적으로 고주파수 동작 환경에 유리하다. 따라서, 제1 동작 타입은 동작 주파수가 높고, 채널 환경이 열악한 경우에 선택되는 것이 적절하다.
제2 동작 타입(type 2)에서는, 차동 인에이블 신호(EN12), 스위치 인에이블 신호(EN13) 및 단일 인에이블 신호(EN34)는 각각 하이레벨(H), 로우레벨(L) 및 로우레벨(L)이 된다. 이에 따라, 차동 입력 버퍼(211)는 인에이블되고, 터미네이션 저항은 입력 노드(215)로부터 분리되며, 단일 입력 버퍼(212)는 디스에이블됨으로 써, 도 5에 도시된 바와 같이, 데이터 수신회로(160)의 신호 수신기(210)는 터미네이션 저항(Rterm)이 없는(Off) 차동 입력 버퍼 타입의 수신기로 동작한다. 그리고, 선택기 제어 신호(RS)는 하이레벨(H)이 됨으로써, 선택기(213)는 차동 입력 버퍼(211)의 출력 신호(OUT1)를 선택하여 수신데이터(IDATA)로서 출력한다.
제3 동작 타입(type 3)에서는, 차동 인에이블 신호(EN12), 스위치 인에이블 신호(EN13) 및 단일 인에이블 신호(EN34)는 각각 로우레벨(L), 하이레벨(H) 및 하이레벨(H)이 된다. 이에 따라, 차동 입력 버퍼(211)은 디스에이블되고, 터미네이션 저항은 입력 노드(215)에 연결되며, 단일 입력 버퍼(212)는 인에이블됨으로써, 데이터 수신회로(160)의 신호 수신기(210)는 터미네이션 저항(Rterm)이 있는(On) 단일 입력 버퍼 타입의 수신기로 동작한다. 그리고, 선택기 제어 신호(RS)는 로우레벨(L)이 됨으로써, 선택기(213)는 단일 입력 버퍼(212)의 출력 신호(OUT2)를 선택하여 수신데이터(IDATA)로서 출력한다.
마지막으로, 제4 동작 타입(type 4)에서는, 차동 인에이블 신호(EN12), 스위치 인에이블 신호(EN13) 및 단일 인에이블 신호(EN34)는 각각 로우레벨(L), 로우레벨(L) 및 하이레벨(H)이 된다. 이에 따라, 차동 입력 버퍼(211)는 디스에이블되고, 터미네이션 저항은 입력 노드(215)로부터 분리되며, 단일 입력 버퍼(212)는 인에이블됨으로써, 도 6에 도시된 바와 같이, 데이터 수신회로(160)의 신호 수신기(210)는 터미네이션 저항(Rterm)이 없는 단일 입력 버퍼 타입의 수신기로 동작한다. 그리고, 선택기 제어 신호(RS)는 로우레벨(L)이 됨으로써, 선택기(213)는 단일 입력 버퍼(212)의 출력 신호(OUT2)를 선택하여 수신데이터(IDATA)로서 출력한다.
제4 동작 타입에서는, 터미네이션 저항(RTerm)이 턴오프(Off)됨으로써, 전력 소모가 감소한다. 따라서, 제4 동작 타입은 동작 주파수가 낮고, 채널 환경이 양호한 경우에 선택되는 것이 적절하다. 구체적으로는, 채널 환경이 양호하고 동작주파수가 낮은 경우에는 제3 혹은 제4 동작 타입이 선택되는 것이 적절하고, 채널 환경이 열악하고 동작주파수가 높은 경우에는 제1 혹은 제2 동작 타입이 선택되는 것이 적절하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
상술한 바와 같이, 본 발명의 데이터 수신 회로에 의하면, 채널 환경, 동작 주파수 또는 송신측 반도체 장치의 출력 드라이버 타입 등에 따라, 여러 동작 타입 중에서 어느 하나의 동작 타입으로 선택적으로 동작할 수 있다. 따라서, 채널 환경 등에 따라 수신기 타입을 적절하게 선택할 수 있다. 이를 통해, 데이터 왜곡을 줄이거나 전력소모를 감소할 수 있다.

Claims (10)

  1. 반도체 장치의 데이터 수신 회로에 있어서,
    데이터 입력 단자에 연결되어 상기 데이터 입력 단자로 수신되는 입력 데이터 신호를 버퍼링하여 출력하는 단일 입력 버퍼;
    일 단자로는 상기 입력 데이터 신호를 수신하고 다른 일 단자로는 기준 신호를 수신하여, 상기 입력 데이터 신호와 상기 기준 신호의 비교 결과에 기초한 출력 신호를 발생하는 차동 입력 버퍼; 및
    상기 데이터 입력 단자에 선택적으로 연결되는 터미네이션 저항 소자를 구비하며,
    상기 단일 입력 버퍼와 상기 차동 입력 버퍼는 택일적으로 인에이블되는 것을 특징으로 하는 반도체 장치의 데이터 수신 회로.
  2. 제 1 항에 있어서, 상기 데이터 수신 회로는
    상기 저항 소자와 상기 데이터 입력 단자 사이에 연결되고, 스위치 인에이블 신호에 응답하여 선택적으로 턴온/턴오프되는 스위치; 및
    소정의 선택 신호에 기초하여, 상기 스위치 인에이블 신호, 차동 인에이블 신호 및 단일 인에이블 신호를 발생하는 신호 디코더를 더 구비하는 것을 특징으로 하는 반도체 장치의 데이터 수신 회로.
  3. 제 2 항에 있어서,
    상기 차동 인에이블 신호 및 상기 단일 인에이블 신호는 택일적으로 인에이블되고,
    상기 차동 입력 버퍼는 차동 인에이블 신호에 응답하여 인에이블되고,
    상기 단일 입력 버퍼는 단일 인에이블 신호에 응답하여 인에이블되며,
    상기 소정의 선택 신호는 모드 레지스터 셋 회로에 의해 발생되는 것을 특징으로 하는 반도체 장치의 데이터 수신 회로.
  4. 제 2 항에 있어서,
    상기 데이터 수신 회로는, 스위치 선택 신호에 응답하여 상기 차동 입력 버퍼의 출력 신호와 상기 단일 입력 버퍼의 출력 신호 중 어느 하나를 선택하여 출력하는 선택기를 더 구비하며,
    상기 신호 디코더는 상기 선택 신호에 기초하여, 상기 스위치 선택 신호를 더 발생하는 것을 특징으로 반도체 장치의 데이터 수신 회로.
  5. 제 1 항에 있어서, 상기 터미네이션 저항 소자는
    그 일 단자는 소정의 터미네이션 전압에 연결되고, 다른 일 단자는 상기 스위치에 연결되며,
    그 저항값은 가변될 수 있는 것을 특징으로 하는 반도체 장치의 데이터 수신 회로.
  6. 반도체 장치에 있어서,
    데이터 입력 단자; 및
    상기 데이터 입력 단자를 통하여 입력되는 입력 데이터를 수신하는 데이터 수신 회로를 구비하며,
    상기 데이터 수신 회로는,
    상기 데이터 입력 단자에 연결되어 상기 입력 데이터 신호를 버퍼링하여 출력하는 단일 입력 버퍼;
    일 단자로는 상기 입력 데이터 신호를 수신하고 다른 일 단자로는 기준 신호를 수신하여, 상기 입력 데이터 신호와 상기 기준 신호의 비교 결과에 기초한 출력 신호를 발생하는 차동 입력 버퍼; 및
    상기 데이터 입력 단자에 선택적으로 연결되는 터미네이션 저항 소자를 구비하며,
    상기 단일 입력 버퍼와 상기 차동 입력 버퍼는 택일적으로 인에이블되는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서, 상기 데이터 수신 회로는,
    상기 저항 소자와 상기 데이터 입력 단자 사이에 연결되고, 스위치 인에이블 신호에 응답하여 선택적으로 턴온/턴오프되는 스위치; 및
    소정의 선택 신호에 기초하여, 상기 스위치 인에이블 신호, 차동 인에이블 신호 및 단일 인에이블 신호를 발생하는 신호 디코더를 더 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 상기 반도체 장치는,
    외부 명령 신호를 수신하고, 상기 외부 명령 신호를 디코딩하여 디코딩된 내부 명령 신호를 발생하는 명령어 디코더; 및
    상기 디코딩된 내부 명령 신호에 응답하여, 상기 소정의 선택 신호를 설정하는 모드 레지스터 셋 회로를 더 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제 7 항에 있어서,
    상기 데이터 수신 회로는, 스위치 선택 신호에 응답하여 상기 차동 입력 버퍼의 출력 신호와 상기 단일 입력 버퍼의 출력 신호 중 어느 하나를 선택하여 출력하는 선택기를 더 구비하며,
    상기 신호 디코더는 상기 선택 신호에 기초하여, 상기 스위치 선택 신호를 더 발생하는 것을 특징으로 반도체 장치.
  10. 제 6 항에 있어서, 상기 터미네이션 저항 소자는
    그 일 단자는 소정의 터미네이션 전압에 연결되고, 다른 일 단자는 상기 스위치에 연결되며,
    그 저항값은 가변될 수 있는 것을 특징으로 하는 반도체 장치.
KR1020060025503A 2006-03-21 2006-03-21 다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치 KR20070096151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060025503A KR20070096151A (ko) 2006-03-21 2006-03-21 다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025503A KR20070096151A (ko) 2006-03-21 2006-03-21 다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20070096151A true KR20070096151A (ko) 2007-10-02

Family

ID=38803031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025503A KR20070096151A (ko) 2006-03-21 2006-03-21 다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR20070096151A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982599B2 (en) 2013-02-27 2015-03-17 SK Hynix Inc. Chip die and semiconductor memory device including the same
US10291275B2 (en) 2016-03-31 2019-05-14 Samsung Electronics Co., Ltd. Reception interface circuits supporting multiple communication standards and memory systems including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982599B2 (en) 2013-02-27 2015-03-17 SK Hynix Inc. Chip die and semiconductor memory device including the same
US10291275B2 (en) 2016-03-31 2019-05-14 Samsung Electronics Co., Ltd. Reception interface circuits supporting multiple communication standards and memory systems including the same

Similar Documents

Publication Publication Date Title
US7180327B2 (en) Memory module system with efficient control of on-die termination
JP4505653B2 (ja) 両方向出力バッファ
US8041865B2 (en) Bus termination system and method
US6859414B2 (en) Data input device in semiconductor memory device
KR102070619B1 (ko) 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
CN107103927B (zh) 存储系统、存储器模块及其控制方法
US8487650B2 (en) Methods and circuits for calibrating multi-modal termination schemes
US8570063B2 (en) Methods and apparatuses including an adjustable termination impedance ratio
KR102185284B1 (ko) 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
US10083763B2 (en) Impedance calibration circuit and semiconductor memory device including the same
KR20050100290A (ko) 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
KR20180029347A (ko) 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
TW201944415A (zh) 記憶模組
US10579280B2 (en) On-die termination control for memory systems
US20160372166A1 (en) Input/output circuit and input/output device including the same
KR20070096151A (ko) 다수의 동작 타입을 가지는 데이터 수신 회로 및 상기데이터 수신회로를 구비하는 반도체 장치
KR100322546B1 (ko) 독립적인 전원 전압을 사용하는 메모리와 메모리 컨트롤러간의 인터페이스 시스템
JP6429097B2 (ja) メモリシステムの終端トポロジー及び関連するメモリモジュール及び制御方法
US11494198B2 (en) Output impedance calibration, and related devices, systems, and methods
WO2014085506A1 (en) Multiple memory rank system and selection method thereof
KR20170024807A (ko) 반도체 장치 및 이를 위한 수신회로
KR100703887B1 (ko) 적어도 두 가지 동작 타입을 가지는 데이터 출력 드라이버및 상기 출력 드라이버를 구비하는 반도체 장치
CN112863562B (zh) 存储器决策反馈均衡器
KR20080035833A (ko) 다수의 랭크들을 동시에 테스트하기 위한 메모리 모듈 및상기 메모리 모듈을 테스트하는 방법
KR20040095096A (ko) 메모리 시스템과 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee