KR20070094682A - Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed - Google Patents

Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed Download PDF

Info

Publication number
KR20070094682A
KR20070094682A KR1020060025088A KR20060025088A KR20070094682A KR 20070094682 A KR20070094682 A KR 20070094682A KR 1020060025088 A KR1020060025088 A KR 1020060025088A KR 20060025088 A KR20060025088 A KR 20060025088A KR 20070094682 A KR20070094682 A KR 20070094682A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
storage node
fine pattern
manufacturing
Prior art date
Application number
KR1020060025088A
Other languages
Korean (ko)
Inventor
오정민
김상용
한정남
홍창기
이근택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060025088A priority Critical patent/KR20070094682A/en
Publication of KR20070094682A publication Critical patent/KR20070094682A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for fabricating a semiconductor device is provided to minimize formation of bridges between fine patterns by eliminating water remaining on a substrate using a drying agent containing fluorinated organic compound. A fine pattern is formed on a substrate(100) by using set etching solution, and then the substrate with the fine pattern is dried by using a drying agent containing a fluorinated organic compound. The fluorinated organic compound contains at least one selected from the group consisting of hydrofluoroether(HFE), hydroflurocarbon(HFC), and perflurocarbon(PFC). The substrate with the fine pattern is rinsed by deionized water.

Description

미세 패턴이 형성된 기판을 세정 및 건조하는 것을 구비하는 반도체 소자의 제조방법 {Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed}Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed}

도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 순차적으로 나타낸 단면도들이다.1 to 7 are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

100 : 기판 102 : 층간 절연막100 substrate 102 interlayer insulating film

104 : 콘택 플러그 106 : 식각저지막104: contact plug 106: etch stop membrane

108 : 몰드 절연막 112a : 스토리지 노드 전극108: mold insulating film 112a: storage node electrode

114 : 버퍼 절연막 114: buffer insulating film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 미세 패턴이 형성된 기판을 세정 및 건조하는 것을 구비하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device comprising cleaning and drying a substrate on which a fine pattern is formed.

반도체 소자가 고집적화됨에 따라, 반도체 기판 상에 더욱더 미세한 패턴들 을 형성하고자 하는 연구가 진행되고 있다. 즉, 패턴들의 점유 면적은 감소됨과 동시에 상기 패턴들의 높이는 증가하고 있으며, 상기 패턴들 사이의 간격 또한 감소하고 있다. 한편, 이러한 미세한 패턴이 형성된 기판을 세정액을 사용하여 세정하는 경우, 모세관 현상에 의해 상기 미세한 패턴들 사이에 세정액으로 인한 인력이 작용할 수 있고, 이 경우 상기 패턴들의 기울어짐(leaning)이 발생하고 나아가 상기 패턴들이 서로 만나 브릿지(bridge)를 형성하는 등의 전기적 결함이 유발될 수 있다. 이는 상기 미세 패턴들의 점유 면적 감소와 높이 증가에 따라 더욱 빈번하게 발생될 수 있다.As semiconductor devices are highly integrated, researches for forming even finer patterns on semiconductor substrates are being conducted. That is, while the occupied area of the patterns decreases, the heights of the patterns increase, and the spacing between the patterns decreases. On the other hand, when the substrate having such a fine pattern is cleaned using a cleaning liquid, attraction force due to the cleaning liquid may act between the fine patterns by a capillary phenomenon, and in this case, leaning of the patterns may occur. Electrical defects may occur such that the patterns meet each other to form a bridge. This may occur more frequently as the area occupied by the fine patterns decreases and the height increases.

특히, 디램과 같은 메모리 소자에서 셀 캐패시터의 경우, 고집적화를 위해 점유면적의 감소와 고캐패시턴스를 위해 수직면적의 증가가 요구되는데, 이를 동시에 만족시키기 위해 단일 실린더 스토리지(One Cylinder Storage; OCS)형 노드 전극이 사용되고 있다. 이러한 단일 실린더 스토리지형 노드 전극의 경우 점유면적에 비해 높이가 커서 패턴 기울어짐 또는 브릿지로 인한 오류발생 가능성이 매우 높다.In particular, in the case of a cell capacitor in a memory device such as a DRAM, a reduction in the occupied area is required for high integration and an increase in the vertical area for a high capacitance, and to satisfy this requirement, a single cylinder storage (OCS) node is required. Electrodes are used. In the case of such a single-cylinder storage type node electrode, the height is large compared to the occupied area, and thus the possibility of an error due to pattern tilting or bridge is very high.

본 발명이 이루고자 하는 기술적 과제는 미세 패턴의 기울어짐 및 이로 인한 인접하는 미세 패턴들 사이의 브릿지를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 있다.An object of the present invention is to provide a method of manufacturing a semiconductor device that can prevent the inclination of the fine pattern and the resulting bridge between the adjacent fine patterns.

상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 반도체 소자의 제 조방법을 제공한다. 상기 제조방법은 기판 상에 미세 패턴을 습식식각액을 사용하여 형성하는 단계; 및 상기 미세 패턴이 형성된 기판을 유기불소계 화합물을 함유하는 건조제를 사용하여 건조하는 단계를 구비한다.In order to achieve the above technical problem, an embodiment of the present invention provides a method of manufacturing a semiconductor device. The manufacturing method may include forming a fine pattern on a substrate using a wet etching solution; And drying the substrate on which the fine pattern is formed using a desiccant containing an organofluorine compound.

상기 유기불소계 화합물은 HFE(HydroFluoroEther), HFC(HydroFluoroCarbon), PFC(PerFluoroCarbon) 또는 이들의 복합물일 수 있다.The organofluorine-based compound may be HF (HydroFluoroEther), HFC (HydroFluoroCarbon), PFC (PerFluoroCarbon) or a combination thereof.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail. In the figures, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Like numbers refer to like elements throughout the specification.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 순차적으로 나타낸 단면도들이다.1 to 7 are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 기판(100)이 제공된다. 상기 기판(100) 상에는 모스 트랜지스터(미도시)가 형성되어 있을 수 있다.Referring to FIG. 1, a substrate 100 is provided. A MOS transistor (not shown) may be formed on the substrate 100.

상기 기판(100) 상에 층간 절연막(102)을 적층한다. 상기 층간 절연막(102)은 예를 들어, 실리콘 산화막일 수 있다. 상기 층간 절연막(102) 내에 상기 모스 트랜지스터의 소오스 영역(미도시) 또는 드레인 영역(미도시)에 전기적으로 접속하는 콘택 플러그(104)를 형성한다. 자세하게는, 상기 층간 절연막(102) 내에 상기 소오스 영역 또는 드레인 영역을 노출시키는 콘택홀을 형성하고, 상기 콘택홀이 형성된 기판 상에 플러그 도전막을 적층한 후, 상기 플러그 도전막을 화학적 기계적 연마 또는 에치백함으로써, 상기 콘택 플러그(104)를 형성할 수 있다.An interlayer insulating layer 102 is stacked on the substrate 100. The interlayer insulating film 102 may be, for example, a silicon oxide film. A contact plug 104 is formed in the interlayer insulating film 102 to be electrically connected to a source region (not shown) or a drain region (not shown) of the MOS transistor. In detail, a contact hole for exposing the source region or the drain region is formed in the interlayer insulating layer 102, a plug conductive film is laminated on the substrate on which the contact hole is formed, and the plug conductive film is chemically mechanically polished or etched back. Thus, the contact plug 104 can be formed.

상기 콘택 플러그(104) 및 상기 층간 절연막(102) 상에 식각 저지막(106) 및 몰드 절연막(108)을 순차적으로 적층한다. 상기 몰드 절연막(108)의 적층 두께에 따라 후술하는 스토리지 노드 전극의 높이가 결정될 수 있다. 상기 몰드 절연막(108)은 실리콘 산화막으로 형성될 수 있다. 상기 식각 저지막(106)은 상기 몰드 절연막(108)에 대해 식각 선택비를 가지는 막으로, 상기 층간 절연막(102)을 보호할 목적으로 형성된다. 상기 몰드 절연막(108)을 실리콘 산화막으로 형성하는 경우, 상기 식각 저지막(106)은 실리콘 질화막(silicon nitride) 또는 실리콘 산질화막(silicon oxynitride)으로 형성될 수 있다.An etch stop layer 106 and a mold insulating layer 108 are sequentially stacked on the contact plug 104 and the interlayer insulating layer 102. The height of the storage node electrode, which will be described later, may be determined according to the thickness of the mold insulating layer 108. The mold insulating layer 108 may be formed of a silicon oxide layer. The etch stop layer 106 is a film having an etch selectivity with respect to the mold insulating layer 108, and is formed to protect the interlayer insulating layer 102. When the mold insulating layer 108 is formed of a silicon oxide layer, the etch stop layer 106 may be formed of a silicon nitride layer or a silicon oxynitride layer.

도 2를 참조하면, 상기 몰드 절연막(108) 상에 포토레지스트 패턴(150)을 형성하고, 상기 포토레지스트 패턴(150)을 마스크로 하여 상기 몰드 절연막(108) 및 상기 식각 저지막(106)를 식각하여, 상기 몰드 절연막(108) 및 상기 식각 저지막(106) 내에 상기 콘택 플러그(104)를 노출시키는 콘택홀 형태의 전극 영역(108a)을 한정한다. 상기 몰드 절연막(108) 및 상기 식각 저지막(106)을 식각하는 것은 비등방성 식각이 가능한 건식식각법을 사용하여 수행하는 것이 바람직하다.Referring to FIG. 2, a photoresist pattern 150 is formed on the mold insulating layer 108, and the mold insulating layer 108 and the etch stop layer 106 are formed using the photoresist pattern 150 as a mask. By etching, the contact hole type electrode region 108a exposing the contact plug 104 is defined in the mold insulating layer 108 and the etch stop layer 106. Etching the mold insulating layer 108 and the etch stop layer 106 may be performed using a dry etching method capable of anisotropic etching.

도 3을 참조하면, 상기 전극 영역(108a)의 측벽 상에 노출된 상기 몰드 절연막(108)을 등방성 식각한다. 상기 등방성 식각은 습식식각인 것이 바람직하다. 그 결과, 상기 전극 영역(108a)은 항아리 형태로 되어, 상기 전극 영역(108a)의 내 부 평면적은 증가될 수 있다. 이는 후술하는 스토리지 노드 전극의 표면적의 증가로 이어질 수 있다.Referring to FIG. 3, the mold insulating layer 108 exposed on the sidewall of the electrode region 108a is isotropically etched. The isotropic etching is preferably wet etching. As a result, the electrode region 108a has a jar shape, and an inner planar area of the electrode region 108a may be increased. This may lead to an increase in the surface area of the storage node electrode described below.

도 4를 참조하면, 상기 항아리 형태의 전극 영역(108a)의 바닥면과 측벽 및 상기 몰드 절연막(108) 상부를 따라 소정 두께의 스토리지 도전막(112)을 적층한다. 상기 스토리지 도전막(112)은 도핑된 폴리실리콘, Ti, TiN, TaN, W, WN, Ru, Pt, Ir 또는 이들의 다중층을 사용하여 형성할 수 있다.Referring to FIG. 4, the storage conductive layer 112 having a predetermined thickness is stacked along the bottom and sidewalls of the jar-shaped electrode region 108a and the upper portion of the mold insulating layer 108. The storage conductive layer 112 may be formed using doped polysilicon, Ti, TiN, TaN, W, WN, Ru, Pt, Ir, or multiple layers thereof.

상기 스토리지 도전막(112) 상에 버퍼 절연막(114)을 적층한다. 상기 버퍼 절연막(114)은 상기 전극 영역(108a) 내부를 채우도록 형성한다. 바람직하게는 상기 버퍼 절연막(114)은 원자층 증착법(Atomic Layer Deposition)을 사용하여 형성한다. 상기 버퍼 절연막(114)은 실리콘 산화막인 것이 바람직하며, 더욱 바람직하게는 상기 몰드 절연막(108)과 비슷한 식각 선택비를 갖는 실리콘 산화막인 것이 바람직하다.A buffer insulating layer 114 is stacked on the storage conductive layer 112. The buffer insulating layer 114 is formed to fill the inside of the electrode region 108a. Preferably, the buffer insulating layer 114 is formed using atomic layer deposition. The buffer insulating film 114 is preferably a silicon oxide film, more preferably a silicon oxide film having an etching selectivity similar to that of the mold insulating film 108.

도 5를 참조하면, 상기 버퍼 절연막(114) 및 상기 스토리지 도전막(112)을 상기 몰드 절연막(108)의 표면이 노출될 때까지 평탄화 식각한다. 상기 평탄화 식각은 화학적 기계적 연마 또는 에치백일 수 있다. 그 결과, 상기 전극 영역(108a)의 바닥면 및 측벽을 덮는 실린더 형태의 스토리지 노드 전극(112a)이 형성된다.Referring to FIG. 5, the buffer insulating layer 114 and the storage conductive layer 112 are planarized until the surface of the mold insulating layer 108 is exposed. The planarization etch may be chemical mechanical polishing or etch back. As a result, a cylindrical storage node electrode 112a is formed to cover the bottom and sidewalls of the electrode region 108a.

도 6을 참조하면, 상기 전극 영역(108a) 내부의 버퍼 절연막(114) 및 상기 몰드 절연막(108)을 제거한다. 상기 버퍼 절연막(114) 및 상기 몰드 절연막(108)을 제거하는 것은 습식식각액을 사용하여 수행할 수 있다. 상기 습식식각액은 희석화된 불산(HF)용액 또는 BOE(Buffered Oxide Etch)용액일 수 있다. 그 결과, 실 린더 형태의 스토리지 노드 전극(112a)의 내부 표면 및 외측 표면들이 노출되고, 상기 스토리지 노드 전극(112a)의 주변에 상기 식각 저지막(106)이 노출된다. 즉, 기판(100) 상에 미세 패턴의 일 예인 스토리지 노드 전극(112a)의 형성이 완료된다.Referring to FIG. 6, the buffer insulating layer 114 and the mold insulating layer 108 in the electrode region 108a are removed. Removing the buffer insulating layer 114 and the mold insulating layer 108 may be performed using a wet etching solution. The wet etching solution may be diluted hydrofluoric acid (HF) solution or BOE (Buffered Oxide Etch) solution. As a result, the inner and outer surfaces of the storage node electrode 112a in the form of a cylinder are exposed, and the etch stop layer 106 is exposed around the storage node electrode 112a. That is, formation of the storage node electrode 112a, which is an example of a fine pattern, is completed on the substrate 100.

이어서, 상기 기판(100) 상에 잔존하는 습식식각액을 제거하기 위해 상기 기판을 탈이온수(deionized water)를 사용하여 린스할 수 있다. 그러나, 이러한 린스공정은 생략될 수도 있다.Subsequently, the substrate may be rinsed using deionized water to remove the wet etchant remaining on the substrate 100. However, this rinse process may be omitted.

그 후, 상기 기판(100) 상에 잔존하는 물을 제거하기 위해 건조제를 사용하여 상기 기판(100)을 건조한다. 구체적으로, 상기 기판(100) 상에 건조제를 가한 뒤, 자연건조한다. 이러한 건조 공정은 상기 린스 공정이 생략된 경우 기판 상에 잔존하는 습식식각액을 제거 및 건조하기 위한 린스 및 건조공정이 될 수도 있다. 상기 건조제는 유기불소계 화합물(Organic-Fluorine Compound)을 함유한다. 이로써, 상기 스토리지 노드 전극들(112a)의 쓰러짐(leaning)이나 그들 사이의 브릿지(bridge) 발생을 최소화할 수 있다.Thereafter, the substrate 100 is dried using a desiccant to remove the water remaining on the substrate 100. Specifically, after the desiccant is added to the substrate 100, it is naturally dried. The drying process may be a rinsing and drying process for removing and drying the wet etchant remaining on the substrate when the rinsing process is omitted. The desiccant contains an organic fluorine compound. As a result, it is possible to minimize the leakage of the storage node electrodes 112a or the occurrence of a bridge therebetween.

이에 대해 구체적으로 살펴보면, 상기 스토리지 노드 전극들(112a)의 쓰러짐(leaning)이 발생할 확률은 하기 수학식들로 나타낼 수 있다.In detail, the probability of the falling of the storage node electrodes 112a may be expressed by the following equations.

Figure 112006019054863-PAT00001
Figure 112006019054863-PAT00001

Figure 112006019054863-PAT00002
Figure 112006019054863-PAT00002

상기 수학식들에서, P는 쓰러짐 발생 확률이고, Fs는 스토리지 노드 전극들(112a) 사이에 형성된 액막(W)의 표면장력(surface tension)이고, Fe는 스토리지 노드 전극(112a)의 전단 및 굽힘력(shear and bending force)이며, x는 스토리지 노드 전극(112a)의 변형 거리이며, D는 스토리지 노드 전극(112a)간의 간격(D)이고, γ는 액막(W)의 표면장력 계수(surface tension coefficient)이고, θ는 스토리지 노드 전극(112a)에 대한 액막(W)의 접촉각이며, L은 스토리지 노드 전극(112a)의 폭이며, H는 스토리지 노드 전극(112a)의 높이이며, E는 영스 계수(Young's coefficient)이고, I는 수평단면의 관성 모멘텀이다.In the above equations, P is the probability of falling, Fs is the surface tension of the liquid film W formed between the storage node electrodes 112a, and Fe is the shear and bending of the storage node electrode 112a. Is the shear and bending force, x is the deformation distance of the storage node electrode 112a, D is the distance D between the storage node electrodes 112a, and γ is the surface tension coefficient of the liquid film W. is the contact angle of the liquid film W to the storage node electrode 112a, L is the width of the storage node electrode 112a, H is the height of the storage node electrode 112a, and E is the Young's coefficient. (Young's coefficient), where I is the moment of inertia of the horizontal section.

상기 수학식들을 참조하면, 스토리지 노드 전극(112a)의 높이(H)가 증가할수록 또한, 스토리지 노드 전극들(112a) 사이의 간격(D)이 줄어들수록 쓰러짐 발생 확률은 높아진다. 그런데, 반도체 소자가 고집적화됨에 따라 스토리지 노드 전극들 사이의 간격은 줄어드는 추세에 있고, 또한 캐패시턴스를 높이기 위해 스토리지 노드 전극의 높이는 증가되는 추세에 있다. 따라서, 상기 스토리지 노드 전극의 쓰러짐 발생확률(P)은 더욱 높아질 수 있다.Referring to the above equations, as the height H of the storage node electrode 112a increases, and as the distance D between the storage node electrodes 112a decreases, the probability of collapse occurs. However, as semiconductor devices are highly integrated, the spacing between storage node electrodes is decreasing, and the height of the storage node electrode is increasing to increase capacitance. Therefore, the probability of occurrence of collapse of the storage node electrode may be further increased.

그러나, 상기 유기불소계 화합물을 건조제로 사용하는 경우, 상기 유기불소계 화합물의 표면장력(Fs)이 비교적 낮아 상기 스토리지 노드 전극(112a)의 쓰러짐 발생 확률(P)을 현저하게 낮출 수 있다. 이에 더하여, 상기 유기불소계 화합물의 경우, 증기압(vapor pressure)이 비교적 높아 자연건조시에도 빠른 건조가 가능하다. 나아가, 상기 유기불소계 화합물의 경우, 습식식각액 또는 린스액에 함유된 물과 거의 섞이지 않을뿐더러 물보다 비중이 커서 건조될 때 물을 치환하면서 건조될 수 있어 건조속도를 매우 증가시킬 수 있다.However, when the organofluorine-based compound is used as a desiccant, the surface tension (Fs) of the organofluorine-based compound is relatively low, which can significantly lower the probability of occurrence of collapse of the storage node electrode 112a. In addition, in the case of the organic fluorine-based compound, the vapor pressure (vapor pressure) is relatively high, it is possible to dry quickly during natural drying. Furthermore, in the case of the organic fluorine-based compound, it is hardly mixed with water contained in the wet etching solution or the rinse solution, and has a specific gravity greater than that of the organic fluorine-based compound, so that the organic fluorine-based compound may be dried while replacing the water, thereby increasing the drying speed.

이러한 유기불소계 화합물은 HFE(HydroFluoroEther), HFC(HydroFluoroCarbon), PFC(PerFluoroCarbon) 또는 이들의 복합물일 수 있다. 상기 HFE는 (CF3)3COCH3 또는 (CF3)3COC2H5 일 수 있고, 상기 HFC는 CF3(CHF)2CF2CF3일 수 있으며, 상기 PFC는 C6F14일 수 있다.The organofluorine-based compound may be HF (HydroFluoroEther), HFC (HydroFluoroCarbon), PFC (PerFluoroCarbon) or a combination thereof. The HFE may be (CF 3 ) 3 COCH 3 or (CF 3 ) 3 COC 2 H 5 , the HFC may be CF 3 (CHF) 2 CF 2 CF 3 , and the PFC may be C 6 F 14 have.

상기 건조제는 알코올을 더 함유하는 것이 바람직하다. 상기 알코올은 이소프로필알코올(isopropylalcohol)일 수 있다. 상기 알코올은 물과 섞일 수 있어 상기 건조제의 물 제거력을 더 높일 수 있다. 상기 알코올은 상기 유기불소계 화합물 100중량부에 대해 1 내지 70중량부로 함유되는 것이 바람직하다.It is preferable that the said drying agent further contains alcohol. The alcohol may be isopropyl alcohol (isopropylalcohol). The alcohol may be mixed with water to further increase the water removing power of the desiccant. The alcohol is preferably contained in 1 to 70 parts by weight based on 100 parts by weight of the organofluorine-based compound.

도 7을 참조하면, 건조된 기판(100) 상에 위치하는 상기 스토리지 노드 전극(112a) 상에 공지의 방법을 사용하여 유전막(미도시)을 형성하고, 상기 유전막 상에 플레이트 전극(미도시)을 형성한다.Referring to FIG. 7, a dielectric film (not shown) is formed on the storage node electrode 112a positioned on the dried substrate 100 by using a known method, and a plate electrode (not shown) is formed on the dielectric film. To form.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 구체적으로, 상기에서 실린더 타입의 스토리지 노 드 전극을 형성하는 방법을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않고 모든 미세 패턴을 형성하는 방법에 적용가능할 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can. Specifically, the method of forming the cylinder type storage node electrode has been described as an example, but the present invention is not limited thereto and may be applicable to a method of forming all fine patterns.

상술한 바와 같이 본 발명에 따르면, 유기불소계 화합물을 함유하는 건조제를 사용하여 기판 상에 잔존하는 물을 제거함으로써, 미세 패턴의 쓰러짐 또는 그로 인한 미세 패턴들 사이의 브릿지를 최소화할 수 있다.According to the present invention as described above, by removing the water remaining on the substrate using a drying agent containing an organofluorine-based compound, it is possible to minimize the collapse of the fine pattern or resulting bridge between the fine patterns.

Claims (7)

기판 상에 미세 패턴을 습식식각액을 사용하여 형성하고,To form a fine pattern on the substrate using a wet etching solution, 상기 미세 패턴이 형성된 기판을 유기불소계 화합물을 함유하는 건조제를 사용하여 건조하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And drying the substrate having the fine pattern formed thereon using a desiccant containing an organofluorine-based compound. 제 1 항에 있어서,The method of claim 1, 상기 유기불소계 화합물은 HFE(HydroFluoroEther), HFC(HydroFluoroCarbon) 및 PFC(PerFluoroCarbon)로 이루어진 군에서 선택되는 적어도 하나를 함유하는 것을 특징으로 하는 반도체 소자의 제조방법.The organofluorine-based compound manufacturing method of a semiconductor device characterized in that it contains at least one selected from the group consisting of HFE (HydroFluoroEther), HFC (HydroFluoroCarbon) and PFC (PerFluoroCarbon). 제 1 항에 있어서,The method of claim 1, 상기 기판을 건조하기 전에Before drying the substrate 상기 미세 패턴이 형성된 기판을 탈이온수를 사용하여 린스하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And rinsing the substrate on which the fine pattern is formed by using deionized water. 제 1 항에 있어서,The method of claim 1, 상기 건조제는 알코올을 더 함유하는 것을 특징으로 하는 반도체 소자의 제조방법.The drying agent is a method for manufacturing a semiconductor device, characterized in that it further contains an alcohol. 제 4 항에 있어서,The method of claim 4, wherein 상기 알코올은 이소프로필알코올인 것을 특징으로 하는 반도체 소자의 제조방법.The alcohol is a method for manufacturing a semiconductor device, characterized in that the isopropyl alcohol. 제 1 항에 있어서,The method of claim 1, 상기 미세 패턴은 실린더형 구조를 갖는 스토리지 노드 전극인 것을 특징으로 하는 반도체 소자의 제조방법.The fine pattern is a manufacturing method of a semiconductor device, characterized in that the storage node electrode having a cylindrical structure. 제 6 항에 있어서,The method of claim 6, 상기 스토리지 노드 전극을 형성하는 것은Forming the storage node electrode 상기 기판 상에 전극 영역이 한정된 몰드 절연막을 형성하고,Forming a mold insulating film having an electrode region defined thereon; 상기 전극 영역의 바닥면 및 측벽을 덮는 스토리지 노드 전극 및 상기 스토리지 노드 전극 상에 상기 전극 영역을 채우는 버퍼 절연막을 형성하고,Forming a storage node electrode covering the bottom and sidewalls of the electrode region and a buffer insulating layer filling the electrode region on the storage node electrode, 상기 버퍼 절연막 및 상기 몰드 절연막을 습식식각액을 사용하여 제거하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And removing the buffer insulating film and the mold insulating film using a wet etching solution.
KR1020060025088A 2006-03-18 2006-03-18 Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed KR20070094682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060025088A KR20070094682A (en) 2006-03-18 2006-03-18 Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025088A KR20070094682A (en) 2006-03-18 2006-03-18 Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed

Publications (1)

Publication Number Publication Date
KR20070094682A true KR20070094682A (en) 2007-09-21

Family

ID=38688383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025088A KR20070094682A (en) 2006-03-18 2006-03-18 Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed

Country Status (1)

Country Link
KR (1) KR20070094682A (en)

Similar Documents

Publication Publication Date Title
US8148764B2 (en) Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same
US6930014B2 (en) Method of forming semiconductor device capacitor bottom electrode having cylindrical shape
US7714435B2 (en) Semiconductor device and method for fabricating the same
KR100450679B1 (en) Manufacturing method for storage node of semiconductor memory device using two step etching process
KR20090110692A (en) Semiconductor device and method for manufacturing the same
KR100929294B1 (en) Manufacturing Method of Semiconductor Device
US8153486B2 (en) Method for fabricating capacitor
KR100985409B1 (en) Method for fabricating capasitor of semiconductor device
KR20070094682A (en) Method of manufacturing semiconductor device including rinsing and drying substrate where fine patterns are formed
CN114823540A (en) Manufacturing method of semiconductor structure and semiconductor structure
CN108630537B (en) Planarization method
TWI602309B (en) Capacitor structure and manufacturing method thereof
KR20080085557A (en) Method for manufacturing semiconductor device
KR20080012635A (en) Method of drying substrate, and apparatus for performing the same
KR100734330B1 (en) Method of drying substrate, and apparatus for performing the same
US20050064674A1 (en) Etching method for manufacturing semiconductor device
KR100842911B1 (en) Method for forming capacitor of semiconductor device
KR100948092B1 (en) Method for forming capacitor in semiconductor device
KR20060004508A (en) Method for manufacturing a capacity
KR20070031503A (en) Cylinder-typed capacitor and method of manufacturing the same
KR100934824B1 (en) Method of forming a semiconductor device
KR20070096255A (en) Method of forming capacitor
KR100866127B1 (en) Method for forming capacitor of semiconductor device
KR20010063707A (en) Method of manufacturing a capacitor in a semiconductor device
KR100875658B1 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid