KR20070031503A - Cylinder-typed capacitor and method of manufacturing the same - Google Patents

Cylinder-typed capacitor and method of manufacturing the same Download PDF

Info

Publication number
KR20070031503A
KR20070031503A KR1020050085643A KR20050085643A KR20070031503A KR 20070031503 A KR20070031503 A KR 20070031503A KR 1020050085643 A KR1020050085643 A KR 1020050085643A KR 20050085643 A KR20050085643 A KR 20050085643A KR 20070031503 A KR20070031503 A KR 20070031503A
Authority
KR
South Korea
Prior art keywords
lower electrode
film
layer
mold
pattern
Prior art date
Application number
KR1020050085643A
Other languages
Korean (ko)
Inventor
윤세라
홍창기
윤보언
임종흔
박준상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050085643A priority Critical patent/KR20070031503A/en
Publication of KR20070031503A publication Critical patent/KR20070031503A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

하부 전극이 기울어지지 않도록 한 실린더형 커패시터 및 이의 제조 방법이 개시되어 있다. 상기 실린더용 커패시터는 기판 상에 하부 전극을 구비한다. 상기 하부 전극이 구비된 상기 기판 상에 형성되고, 상기 하부 전극의 하부의 측면을 지지하는 지지 구조물을 구비한다. 상기 하부 전극과 상기 지지 구조물 상에 실질적으로 균일한 두께를 갖는 유전막을 구비하고, 상기 유전막 상에 상부 전극을 구비한다. 상기 실린더형 커패시터의 하부 전극은 지지 구조물을 구비함으로써, 상기 하부 전극의 기울어져 붙는 현상을 방지할 수 있다.Disclosed are a cylindrical capacitor and a method of manufacturing the same in which the lower electrode is not tilted. The cylinder capacitor has a lower electrode on a substrate. And a support structure formed on the substrate provided with the lower electrode and supporting a side surface of the lower portion of the lower electrode. A dielectric film having a substantially uniform thickness is provided on the lower electrode and the support structure, and an upper electrode is provided on the dielectric film. The lower electrode of the cylindrical capacitor may include a support structure to prevent the lower electrode from being inclined.

Description

실린더형 커패시터 및 이의 제조 방법 {Cylinder-typed capacitor and method of manufacturing the same}Cylindrical Capacitor and Method of Manufacturing the Same {Cylinder-typed capacitor and method of manufacturing the same}

도 1은 본 발명의 일 실시예에 따른 실린더형 커패시터를 나타내는 단면도이다.1 is a cross-sectional view showing a cylindrical capacitor according to an embodiment of the present invention.

도 2 내지 도 8은 도 1에 도시된 실린더형 커패시터의 제조 방법을 나타내는 단면도들이다.2 to 8 are cross-sectional views illustrating a method of manufacturing the cylindrical capacitor shown in FIG. 1.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판 102: 소자 분리막100 substrate 102 device isolation film

104 : 게이트 106 : 소오스, 드레인104: gate 106: source, drain

108a : 제1 패드 전극 108b : 제2 패드 전극108a: first pad electrode 108b: second pad electrode

110 : 비트 라인 112 : 제2 층간 절연막110: bit line 112: second interlayer insulating film

114 : 콘택 플러그 116 : 식각 저지막 패턴114: contact plug 116: etching stop film pattern

117 : 몰드막 117a : 상부 몰드막 117: mold film 117a: upper mold film

117b : 하부 몰드막 118 : 몰드막 패턴 117b: lower mold film 118: mold film pattern

118a : 하부 몰드막 패턴 118b : 상부 몰드막 패턴 118a: Lower mold film pattern 118b: Upper mold film pattern

120 : 개구부 122 : 도전막 120: opening 122: conductive film

122a : 하부 전극 124 : 희생막 122a: lower electrode 124: sacrificial film

124a : 희생막 패턴 126 : 유전막 124a: sacrificial film pattern 126: dielectric film

128 : 상부 전극128: upper electrode

본 발명은 실린더형 커패시터 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 개선된 구조적 안정성을 갖는 실린더형 커패시터의 제조 방법에 관한 것이다.The present invention relates to a cylindrical capacitor and a method of manufacturing the same, and more particularly to a method of manufacturing a cylindrical capacitor having improved structural stability.

일반적으로, DRAM 소자 등에 포함되는 커패시터는 하부 전극, 유전막 및 상부 전극 등으로 구성된다. 이와 같은 커패시터를 포함하는 메모리 장치의 용량을 향상시키기 위해서는 커패시터의 정전 용량을 증가시키는 것이 매우 중요하다. In general, a capacitor included in a DRAM element or the like is composed of a lower electrode, a dielectric film, an upper electrode, and the like. In order to improve the capacity of a memory device including such a capacitor, it is very important to increase the capacitance of the capacitor.

현재, DRAM 장치의 집적도가 기가(giga)급 이상으로 증가함에 따라 단위 셀 당 허용 면적의 감소가 지속되면서 커패시터의 커패시턴스를 확보하기 위하여, 초기에는 커패시터의 형상을 평탄한 구조로 제작하다가, 점차로 높은 종횡비(aspect ratio)를 갖는 박스 형상 또는 실린더 형상으로 형성하고 있다. 이러한 실린더 형상의 커패시터는 대체로 산화물로 이루어진 몰드막을 이용하여 형성되고 있다. 그러나 상기 산화물로 이루어진 몰드막을 제거하기 위한 식각 공정은 인접한 커패시터들 사이에 2-비트 단락(bit fail)이 발생되는 등의 커패시터 불량을 유발하고 있다.At present, in order to secure the capacitance of the capacitor while decreasing the allowable area per unit cell as the integration level of the DRAM device increases to the giga level or more, the shape of the capacitor is initially manufactured to have a flat structure, and gradually increases the aspect ratio. It is formed in the box shape or cylinder shape which has (aspect ratio). Such a cylindrical capacitor is formed using a mold film made of an oxide in general. However, the etching process for removing the mold layer made of the oxide causes a capacitor failure such as a 2-bit fail between adjacent capacitors.

종래의 몰드막을 이용하는 커패시터의 제조 방법을 설명하면, 반도체 기판 상에 폭에 비해 높은 종횡비를 가지면서 서로 인접하게 배치되며, 노드가 분리된 실린더 타입의 하부 전극을 형성한다. 특히, 상기 반도체 기판 상에는 콘택 플러그(contact plug)를 포함하는 층간 절연막이 형성되어 있고, 상기 실린더 타입의 하부 전극은 상기 콘택 플러그와 연결된다. A method of manufacturing a capacitor using a conventional mold film will be described. A lower electrode of a cylinder type is formed on a semiconductor substrate to be adjacent to each other with a high aspect ratio compared to a width. In particular, an interlayer insulating film including a contact plug is formed on the semiconductor substrate, and the lower electrode of the cylinder type is connected to the contact plug.

상기 하부 전극의 형성을 구체적으로 설명하면, 콘택 영역이 형성된 기판 상에 질화물로 이루어지는 식각 저지막 및 산화물로 이루어지는 몰드막을 증착하고 포토레지스트 패턴을 형성한 후, 패터닝(patterning)하여 층간 절연막에 형성된 상기 콘택 플러그를 노출시키는 개구부를 형성한다. 상기 몰드막은 상기 식각 저지막 상부에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)인 제1 산화물 및 상기 제1 산화물 상부에 BPSG(Boron Phosphorus Silicate Glass)인 제2 산화물을 순차적으로 적층하여 형성할 수 있다. Specifically, the formation of the lower electrode may be performed by depositing an etch stop layer made of nitride and a mold film made of oxide, forming a photoresist pattern on the substrate on which the contact region is formed, and then patterning the pattern formed on the interlayer insulating film. An opening is formed to expose the contact plug. The mold layer may be formed by sequentially stacking a first oxide of PLA-TEOS (Plasma Enhanced Tetra Ethyl Ortho Silicate) on the etch stop layer and a second oxide of BPSG (Boron Phosphorus Silicate Glass) on the first oxide. have.

이어서, 상기 포토레지스트 패턴을 애싱(ashing) 및 세정 공정으로 제거한 다음, 노출된 콘택 패드의 상면, 개구부의 내벽 및 몰드막 상에 하부 전극용 도전막을 형성한다. 이어서, 실린더 형상을 갖는 커패시터의 하부 전극을 형성하기 위해서는 커패시터 노드 분리를 위한 화학기계적 연마(CMP; Chemical Mechanical Polishing) 공정이 수행된다. 이 때, 상기 화학기계적 연마 공정의 버퍼로 사용하기 위한 산화물로 이루어지는 희생막이 상기 도전막 상에 형성된다. 상기 희생막을 상기 몰드막이 노출될 때까지 평탄화시키는 상기 커패시터 노드 분리 공정을 통하여 실린더형 하부 전극이 완성된다. 이 경우, 실린더형 하부 전극의 내부에 잔류하는 희생막 패턴과 상기 몰드막은 제거된다. Subsequently, the photoresist pattern is removed by an ashing and cleaning process, and then a lower electrode conductive film is formed on the exposed upper surface of the contact pad, the inner wall of the opening, and the mold film. Subsequently, in order to form a lower electrode of the capacitor having a cylindrical shape, a chemical mechanical polishing (CMP) process for separating the capacitor nodes is performed. At this time, a sacrificial film made of an oxide for use as a buffer of the chemical mechanical polishing process is formed on the conductive film. The cylindrical lower electrode is completed through the capacitor node separation process of planarizing the sacrificial layer until the mold layer is exposed. In this case, the sacrificial film pattern and the mold film remaining inside the cylindrical lower electrode are removed.

상기 커패시터 노드 분리 후 남겨진 상기 산화물로 이루어진 몰드막을 제거하기 위해서는 습식 식각을 수행하고 있다. 그러나 상기 습식 식각 공정에 사용되는 식각 케미칼(etching chemical)은 상기 하부 전극과 식각 저지막 사이의 계면으로 용이하게 침투하여 상기 콘택 플러그가 형성되어 있는 산화물로 이루어진 층간 절연막과 반응시킬 수 있다. 따라서, 식각을 일으킴으로써 상기 층간 절연막의 내부에 보이드를 발생시켜 그 위의 하부 전극의 기반을 불안정하게 하는 문제점을 초래한다. Wet etching is performed to remove the mold layer formed of the oxide left after the capacitor node is separated. However, the etching chemical used in the wet etching process may easily penetrate into the interface between the lower electrode and the etch stop layer to react with the interlayer insulating layer made of an oxide having the contact plug formed therein. Therefore, the etching causes voids in the interlayer insulating film, thereby causing a problem of destabilizing the base of the lower electrode thereon.

또한, 상기 식각액이 상기 하부 전극의 표면상에서 일으키는 표면장력에 의하여 상기 하부 전극이 한쪽으로 기울어져 붙는(leaning) 문제점을 초래한다. In addition, the lower electrode is inclined to one side due to surface tension generated by the etching solution on the surface of the lower electrode, thereby causing a problem.

따라서, 본 발명의 일 목적은 몰드막의 상부를 기존의 산화물을 대신하여 비정질 탄소막, 폴리아닐린에테르막 또는 포토레지스트막을 사용하고 애싱 공정에 의해 이를 제거함으로써 습식 식각에 의한 층간 절연막의 식각 문제를 방지하고, 하부 전극의 하부 측면을 지지하는 구조물을 포함하는 실린더형 커패시터를 제공하는 데 있다.Accordingly, an object of the present invention is to use the amorphous carbon film, polyaniline ether film or photoresist film in place of the existing oxide on the top of the mold film and to remove it by an ashing process to prevent the etching problem of the interlayer insulating film by wet etching, To provide a cylindrical capacitor comprising a structure for supporting the lower side of the lower electrode.

본 발명의 다른 목적은 상기 구조물을 포함하는 실린더형 커패시터의 제조 방법을 제공하는데 있다. Another object of the present invention is to provide a method of manufacturing a cylindrical capacitor including the structure.

상기 본 발명의 목적을 달성하기 위한 일 실시예에 따른 실린더형 커패시터는 기판 상에 하부 전극을 구비한다. 상기 하부 전극의 하부의 측면을 지지하는 지 지 구조물을 구비한다. 상기 하부 전극과 상기 지지 구조물 상에 연속적으로 형성되는 유전막을 구비한다. 상기 유전막 상에 상부 전극을 구비하여 이루어진다. 일 예로서, 상기 지지 구조물은 상기 하부 전극과의 높이의 0.05 내지 0.3배의 높이를 갖도록 형성되어 상기 하부 전극을 기울어지지 않도록 고정시킨다.Cylindrical capacitor according to an embodiment for achieving the object of the present invention includes a lower electrode on the substrate. It is provided with a support structure for supporting the side of the lower portion of the lower electrode. And a dielectric layer formed continuously on the lower electrode and the support structure. The upper electrode is formed on the dielectric layer. As an example, the support structure is formed to have a height of 0.05 to 0.3 times the height of the lower electrode to fix the lower electrode so as not to tilt.

또한, 상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 실린더형 커패시터 제조 방법은 기판 상에 하부 몰드막과 상부 몰드막으로 이루어진 몰드막을 형성한다. 상기 기판을 노출시키는 개구를 갖는 몰드막 패턴을 형성한다. 상기 개구의 측벽과 저면 및 상기 몰드막 패턴의 상부면에 하부 전극용 도전막을 연속적으로 형성한다. 상기 하부 전극용 도전막을 갖는 결과물 상에 포토레지스트로 이루어지는 희생막을 형성하여 상기 개구부를 충분하게 매립한다. 상기 몰드막 패턴의 표면이 노출될 때까지 상기 희생막 및 상기 몰드막 패턴 상의 상기 하부 전극용 도전막을 식각하여 내부에 희생막 패턴이 남겨진 하부 전극을 형성한다. 상기 희생막 패턴 및 상기 몰드막 패턴의 상부 몰드막을 제거함으로써 기판 상에 노출되는 하부 전극 및 상기 하부 전극의 하부 측면을 지지하는 지지 구조물을 형성한다. 상기 하부 전극 및 지지 구조물 상에 실질적으로 균일한 두께를 갖는 유전막을 형성한다. 상기 유전막 상에 상부 전극을 형성한다. 그 결과, 실린더형의 커패시터가 완성된다.In addition, the cylindrical capacitor manufacturing method according to an embodiment of the present invention for achieving the other object described above forms a mold film consisting of a lower mold film and an upper mold film on a substrate. A mold film pattern having an opening for exposing the substrate is formed. A conductive film for the lower electrode is continuously formed on the sidewalls and the bottom surface of the opening and the upper surface of the mold layer pattern. A sacrificial film made of photoresist is formed on the resultant having the conductive film for the lower electrode to sufficiently fill the opening. Until the surface of the mold layer pattern is exposed, the sacrificial layer and the conductive layer for the lower electrode on the mold layer pattern are etched to form a lower electrode having the sacrificial layer pattern left therein. By removing the sacrificial layer pattern and the upper mold layer of the mold layer pattern, a lower electrode exposed on the substrate and a support structure for supporting a lower side of the lower electrode are formed. A dielectric film having a substantially uniform thickness is formed on the lower electrode and the support structure. An upper electrode is formed on the dielectric layer. As a result, a cylindrical capacitor is completed.

상기 몰드막 중에서 상기 하부 몰드막은 PE-TEOS, BPSG, USG, BSG 및 SOG 조성물 중 어느 하나의 산화물로 형성될 수 있으며, 상기 상부 몰드막은 비정질 탄소를 포함하는 비정질 탄소막, 폴리아닐린에테르막 또는 포토레지스트막으로 형성될 수 있다. Among the mold films, the lower mold film may be formed of an oxide of any one of PE-TEOS, BPSG, USG, BSG, and SOG compositions, and the upper mold film may be an amorphous carbon film, polyaniline ether film, or photoresist film containing amorphous carbon. It can be formed as.

또한, 본 발명의 일 실시예에 따르면 상기 개구를 충분하게 매립하는 단계 이후에, 100 내지 400℃에서 경화시키는 단계를 더 수행한다. 상기 희생막은 화학기계적 연마 공정, 애싱 공정 또는 화학기계적 연마와 애싱을 조합한 공정을 이용하여 제거가 가능하다. In addition, according to an embodiment of the present invention, after the step of sufficiently filling the opening, the step of curing at 100 to 400 ℃ is further performed. The sacrificial film may be removed using a chemical mechanical polishing process, an ashing process, or a process combining chemical mechanical polishing and ashing.

상술한 공정을 통한 실린더형 커패시터에 의하면, 상기 희생막과 함께 제거되어지는 상기 상부 몰드막을 기존의 산화물을 대신하여 애싱 공정에 의해 용이하게 제거될 수 있는 비정질 탄소막, 폴리아닐린에테르막 또는 포토레지스트막으로 형성함에 따라 습식 식각 공정에서의 식각 케이칼에 의해 상기 콘택 플러그에 인접한 산화물로 이루어진 층간 절연막이 식각되어지는 것을 방지할 수 있다.According to the cylindrical capacitor through the above process, the upper mold film to be removed together with the sacrificial film as an amorphous carbon film, a polyaniline ether film or a photoresist film that can be easily removed by an ashing process instead of the existing oxide. As a result, it is possible to prevent the interlayer insulating film made of an oxide adjacent to the contact plug from being etched by the etching knife in the wet etching process.

또한, 상기 희생막을 제거할 시에 하부 전극의 실린더 내부에 상부 몰드막은 제거되지만 상기 하부 몰드막이 남아 지지 구조물 역할을 하기 때문에, 상기 하부 전극의 지지력을 강화시켜줌으로서 상기 하부 전극의 기울어져 붙는 현상의 발생을 감소시킬 수 있다. 따라서, 반도체 장치의 동작 불량을 감소시킬 수 있으며 신뢰성을 향상시킬 수 있다.In addition, since the upper mold layer is removed inside the cylinder of the lower electrode when the sacrificial layer is removed, the lower mold layer remains to serve as a supporting structure, thereby enhancing the supporting force of the lower electrode, thereby preventing the lower electrode from being inclined. Occurrence can be reduced. Therefore, the defective operation of the semiconductor device can be reduced and the reliability can be improved.

이하, 본 발명에 따른 바람직한 실시예들에 따른 실린더형 커패시터 및 이의 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다. 첨부된 도면에 있어서, 기판, 층(막), 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역 패드 또는 패턴들의 "상에", "상부 에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", ""제2" 및/또는 "제3"은 각 층(막), 영역, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, a cylindrical capacitor according to preferred embodiments of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the accompanying drawings, the dimensions of the substrates, layers (films), pads, patterns or structures are shown in greater detail than actual for clarity of the invention. In the present invention, each layer (film), region, pad, pattern, or structure is referred to as being formed "on", "top" or "bottom" of the substrate, each layer (film), region pad or patterns. Whereby each layer (film), region, pad, pattern or structure is formed directly over or below the substrate, each layer (film), region, pad or patterns, or another layer (film), other Regions, other pads, other patterns or other structures may additionally be formed on the substrate. Further, where each layer (film), region, pad, pattern or structure is referred to as "first", "second" and / or "third", it is not intended to limit these members but only each layer (film ), Areas, pads, patterns or structures. Thus, "first", "second" and / or "third" may be used selectively or interchangeably for each layer (film), region, pad, pattern or structures, respectively.

실린더형 커패시터Cylindrical capacitors

도 1은 본 발명의 일 실시예에 따른 실린더형 커패시터를 나타내는 단면도이다.1 is a cross-sectional view showing a cylindrical capacitor according to an embodiment of the present invention.

본 실시예의 실린더형 커패시터는 산화물로 이루어진 하부 몰드막 패턴(118a)을 하부 전극(122a)의 지지 구조물로써 구비하여 상기 하부 전극(122a)의 형성을 수행한다. The cylindrical capacitor according to the present exemplary embodiment includes the lower mold layer pattern 118a made of oxide as a supporting structure of the lower electrode 122a to form the lower electrode 122a.

상기 실린더형 커패시터를 구체적으로 설명하면, 콘택 영역을 구비한 기판(100) 상에 도핑된 폴리실리콘 또는 금속을 사용하여 실린더 형상을 이루는 하부 전극(122a)을 구비한다. In detail, the cylindrical capacitor includes a lower electrode 122a having a cylindrical shape using polysilicon or metal doped on the substrate 100 having the contact region.

상기 하부 전극(122a)이 형성되지 않아 노출된 상기 기판(100) 상에는 산화 물로 이루어지는 하부 몰드막 패턴(118a)이 형성되고, 상기 하부 몰드막 패턴(118a) 상에 애싱으로 제거가 용이한 물질로 이루어지는 상부 몰드막 패턴(도시않됨)이 형성된다. 이 때, 상기 상부 몰드막 패턴의 일 예로서, 비정질 탄소를 포함하는 비정질 탄소막(ACL; Amorphous Carbon Layer), 폴리아닐린에테르(PAE; Poly Aniline Ether)막 또는 포토레지스트(PR; Photo-Resist)막 등을 들 수 있다. 본 실시예에서는 포토레지스트막을 사용하는 것이 바람직하다. 여기서, 상기 상부 몰드막 패턴이 애싱에 의해 제거됨으로써 습식 식각에 의한 층간 절연막의 식각 문제를 방지할 수 있다. 그 결과, 상기 하부 전극(122a)의 하부의 측면을 지지하는 하부 몰드막 패턴(118a)으로 이루어지는 지지 구조물이 일정 높이로 구비된다. The lower mold layer pattern 118a made of an oxide is formed on the exposed substrate 100 because the lower electrode 122a is not formed, and the lower mold layer pattern 118a is easily removed by ashing. An upper mold film pattern (not shown) is formed. In this case, as an example of the upper mold layer pattern, an amorphous carbon layer (ACL), poly aniline ether (PAE) film or photoresist (PR; photo-resist) film including amorphous carbon, etc. Can be mentioned. In this embodiment, it is preferable to use a photoresist film. Here, the upper mold layer pattern is removed by ashing, thereby preventing an etching problem of the interlayer insulating layer due to wet etching. As a result, the support structure including the lower mold layer pattern 118a supporting the lower side of the lower electrode 122a is provided at a predetermined height.

일 예로서, 상기 지지 구조물은 상기 하부 전극(122a)과의 높이의 0.05 내지 0.3배의 높이를 갖도록 형성될 수 있다. 또한, 일 예로서, 상기 지지 구조물을 이루는 산화물은 PE-TEOS, BPSG, USG(Undoped Silicate Glass), BSG(Boron Silicate Glass) 및 SOG(Spin On Glass) 조성물 중 어느 하나의 산화물로 형성될 수 있다. As an example, the support structure may be formed to have a height of 0.05 to 0.3 times the height of the lower electrode 122a. In addition, as an example, the oxide forming the support structure may be formed of any one oxide of PE-TEOS, BPSG, Undoped Silicate Glass (USG), Boron Silicate Glass (SGS), and Spin On Glass (SOG) composition. .

이어서, 상기 하부 전극(122a)과 상기 지지 구조물 상에 연속적으로 형성되는 유전막(126)을 구비한다. 이어서, 상기 유전막(126) 상에 상부 전극(128)을 구비한다.Subsequently, a dielectric film 126 is formed on the lower electrode 122a and the support structure. Subsequently, an upper electrode 128 is provided on the dielectric layer 126.

상술한 구조를 갖는 실린더형 커패시터는 하부 전극의 하부의 측면을 지지하는 지지 구조물을 구비하여 상기 하부 전극의 지지력을 강화시켜 상기 하부 전극간의 기울어져 붙는 현상을 방지하는 특성을 갖는다. The cylindrical capacitor having the above-described structure is provided with a support structure for supporting the side of the lower portion of the lower electrode to enhance the support force of the lower electrode to prevent the inclined sticking phenomenon between the lower electrode.

실린더형 커패시터의 제조 방법Method of manufacturing a cylindrical capacitor

도 2 내지 도 8은 도 1에 도시된 실린더형 커패시터의 제조 방법을 나타내는 단면도들이다.2 to 8 are cross-sectional views illustrating a method of manufacturing the cylindrical capacitor shown in FIG. 1.

도 2를 참조하면, 기판(100)에 셸로우 트렌치 소자분리(STI ; Shallow Trench Isolation) 공정을 수행하여 소자간 분리를 위한 소자 분리막(102)을 형성한다. 상기 소자 분리막(102)이 형성되어 있는 기판(100)에 소오스/드레인(106) 및 게이트(104)로 구성되는 트랜지스터를 형성한다. 다음에, 상기 트랜지스터를 매립하는 산화물로 이루어지는 제1 층간 절연막(109)을 형성한다.Referring to FIG. 2, a shallow trench isolation (STI) process is performed on a substrate 100 to form an isolation layer 102 for isolation between devices. A transistor including a source / drain 106 and a gate 104 is formed on the substrate 100 on which the device isolation layer 102 is formed. Next, a first interlayer insulating film 109 made of an oxide filling the transistor is formed.

상기 제1 층간 절연막(109)을 부분적으로 식각하여 상기 소오스/드레인(106)을 노출시키는 제1 및 제2 패드 전극(108a, 108b)을 형성한다. 후속 공정을 통해, 상기 제1 패드 전극(108a)은 비트 라인과 접속되고, 상기 제2 패드 전극(108b)은 커패시터와 접속된다. The first interlayer insulating layer 109 is partially etched to form first and second pad electrodes 108a and 108b exposing the source / drain 106. Through a subsequent process, the first pad electrode 108a is connected with the bit line, and the second pad electrode 108b is connected with the capacitor.

상기 제1 층간 절연막(109) 상에 상기 제1 패드 전극(108a)과 접속하는 비트 라인(110)을 형성한다. 다음에, 상기 비트 라인(110)을 매립하는 산화물로 이루어지는 제2 층간 절연막(112)을 형성한다. The bit line 110 connected to the first pad electrode 108a is formed on the first interlayer insulating layer 109. Next, a second interlayer insulating film 112 made of an oxide filling the bit line 110 is formed.

사진 식각 공정으로 상기 제2 층간 절연막(112)을 부분적으로 식각하여 상기 제2 패드 전극(108b)을 노출시키는 콘택홀(contact hole)을 형성한다. The second interlayer insulating layer 112 is partially etched by a photolithography process to form a contact hole exposing the second pad electrode 108b.

다음에, 상기 콘택홀 내부에 도핑된 폴리실리콘 또는 금속으로 구성된 도전성 물질을 채워 넣고 화학기계적 연마 또는 에치 백 공정을 이용하여 상기 제2 층간 절연막(112)이 노출될 때까지 상기 도전성 물질을 식각함으로써, 커패시터의 하 부 전극과 접속하기 위한 콘택 플러그(114)를 형성한다. Next, by filling a conductive material consisting of a doped polysilicon or metal inside the contact hole and etching the conductive material until the second interlayer insulating film 112 is exposed using a chemical mechanical polishing or etch back process And a contact plug 114 for connecting with the lower electrode of the capacitor.

이어서, 콘택 플러그(114)가 형성된 상기 제2 층간 절연막(112) 상에 식각 저지막(115)을 형성한다. 상기 식각 저지막(115)은 후속에 형성되는 몰드막(117)과 식각 선택비를 갖는 물질로서 형성한다. 다시 말하면, 상기 식각 저지막(115)은 상기 몰드막(117)을 식각하기 위한 식각 조건에서 거의 식각되지 않는 물질로서 형성되어야 한다. 구체적으로, 상기 식각 저지막(115)은 실리콘 질화막으로 형성할 수 있다. Subsequently, an etch stop layer 115 is formed on the second interlayer insulating layer 112 on which the contact plug 114 is formed. The etch stop layer 115 is formed as a material having an etch selectivity with a mold layer 117 formed subsequently. In other words, the etch stop layer 115 should be formed of a material that is hardly etched under etching conditions for etching the mold layer 117. In detail, the etch stop layer 115 may be formed of a silicon nitride layer.

도 3을 참조하면, 상기 기판(100) 상에 하부 몰드막(117a)과 상부 몰드막(117b)을 포함하는 몰드막(117)을 형성한다.Referring to FIG. 3, a mold layer 117 including a lower mold layer 117a and an upper mold layer 117b is formed on the substrate 100.

이를 구체적으로 설명하면, 상기 기판(100)의 식각 저지막(115) 상에 산화물로 이루어지는 하부 몰드막(117a)을 형성하고, 상기 하부 몰드막(117a) 상에 애싱으로 제거가 용이한 물질로 이루어지는 상부 몰드막(117b)을 형성한다. In detail, the lower mold layer 117a formed of an oxide is formed on the etch stop layer 115 of the substrate 100, and the lower mold layer 117a is easily removed by ashing on the lower mold layer 117a. The upper mold film 117b is formed.

상기 하부 몰드막(117a)의 예로서는 PE-TEOS, BPSG, USG, BSG 또는 SOG 조성물의 산화막을 사용하여 형성될 수 있다. 또한, 상기 상부 몰드막(117b)의 예로서는 비정질 탄소를 포함하는 비정질 탄소막(ACL), 폴리아닐린에테르(PAE)막 또는 포토레지스트(PR)막 등을 들 수 있다. 본 실시예에서는 포토레지스트막을 사용하는 것이 바람직하다. An example of the lower mold layer 117a may be formed using an oxide film of a PE-TEOS, BPSG, USG, BSG, or SOG composition. In addition, examples of the upper mold layer 117b include an amorphous carbon film (ACL), a polyaniline ether (PAE) film, a photoresist (PR) film, and the like containing amorphous carbon. In this embodiment, it is preferable to use a photoresist film.

일 예로서, 상기 비정질 탄소막은 약 550℃의 온도에서 화학기상증착법(CVD; Chemical Vapor Deposition)을 통해 코팅하여 형성할 수 있다. 상기 폴리아닐린에테르막은 상기 하부 몰드막(117a) 상에 코팅한 후 약 400℃에서 하드 베이킹 처리 하여 치밀하도록 형성할 수 있다. 또한, 상기 포토레지스트막은 포토레지스트를 상기 기판(100) 상에 제공한 후 스핀 코팅(spin coating)방법에 의해 상기 기판(100) 상에 도포하여 형성한 후 베이킹 처리하여 형성할 수 있다. As an example, the amorphous carbon film may be formed by coating through Chemical Vapor Deposition (CVD) at a temperature of about 550 ° C. The polyaniline ether film may be formed on the lower mold layer 117a to be dense by hard baking at about 400 ° C. In addition, the photoresist film may be formed by providing a photoresist on the substrate 100 and then coating the photoresist on the substrate 100 by a spin coating method, followed by baking.

또한 일 예로 상기 물질들 중에서 식각율이 다소 차이가 나는 물질들을 2층 이상 적층시켜 상기 몰드막(117)을 형성함으로서, 후속 공정에서 형성되는 커패시터의 하부 전극의 측벽의 형상을 변경시킬 수 있다. In addition, for example, by forming the mold layer 117 by stacking two or more layers having different etch rates among the materials, the shape of the sidewall of the lower electrode of the capacitor formed in a subsequent process may be changed.

상기 몰드막(117)의 두께는 커패시터에 요구되는 커패시턴스에 따라 적절하게 조절 가능하다. 즉, 커패시터의 높이는 몰드막(117)의 두께에 의하여 주로 결정되므로, 요구되는 캐패시턴스에 따라 몰드막(117)의 두께를 적절하게 조절할 수 있다. 여기서, 상기 하부 몰드막(117a)은 후속의 하부 전극의 형성 시 상기 하부 전극을 지지하는 지지 구조물로써 제거되지 않고 상기 하부 전극의 일정 높이만큼 남겨진다. 특히, 상기 지지 구조물은 상기 하부 전극과의 높이의 0.05 내지 0.3배의 높이를 갖도록 형성되어 상기 하부 전극이 기울어지지 않도록 고정시킨다.The thickness of the mold layer 117 can be appropriately adjusted according to the capacitance required for the capacitor. That is, since the height of the capacitor is mainly determined by the thickness of the mold film 117, the thickness of the mold film 117 can be appropriately adjusted according to the required capacitance. Here, the lower mold layer 117a is not removed as a support structure for supporting the lower electrode when the subsequent lower electrode is formed, and is left by a predetermined height of the lower electrode. In particular, the support structure is formed to have a height of 0.05 to 0.3 times the height of the lower electrode to fix the lower electrode so as not to tilt.

이어서, 상기 상부 몰드막(117b)을 화학기계적 연마 공정에 의해 상면이 평탄화된 몰드막(117)을 형성할 수 있다. Subsequently, the upper mold layer 117 may be formed by flattening the upper mold layer 117b by a chemical mechanical polishing process.

도 4를 참조하면, 상기 기판(100)을 노출시키는 개구(120)를 갖는 몰드막 패턴(118)을 형성한다.Referring to FIG. 4, a mold layer pattern 118 having an opening 120 exposing the substrate 100 is formed.

이를 구체적으로 설명하면, 상기 몰드막(117) 상에 포토레지스트 패턴(119)을 형성한 후, 상기 몰드막(117)과 식각 저지막(115)을 순차적으로 패터닝한다. 그 결과 콘택 플러그(114)의 상부면을 노출시키는 개구(120)를 갖는 상기 몰드막 패턴 (118) 및 식각 저지막 패턴(116)이 형성된다. 이 때, 상기 몰드막 패턴(118)은 하부 몰드막 패턴(118a) 및 상부 몰드막 패턴(118b)을 포함한다. 상기 기판(100) 상에서 상기 개구(120) 저면에 상기 식각 저지막 패턴(116)이 조금도 남아있지 않도록 상기 식각 저지막 패턴(116)을 과도하게 식각하는 것이 바람직하다. In detail, the photoresist pattern 119 is formed on the mold layer 117, and then the mold layer 117 and the etch stop layer 115 are sequentially patterned. As a result, the mold layer pattern 118 and the etch stop layer pattern 116 having the opening 120 exposing the top surface of the contact plug 114 are formed. In this case, the mold layer pattern 118 includes a lower mold layer pattern 118a and an upper mold layer pattern 118b. The etch stop layer pattern 116 may be excessively etched so that the etch stop layer pattern 116 does not remain on the bottom surface of the opening 120 on the substrate 100.

이어서, 상기 포토레지스트 패턴(119)을 애싱 및 세정 공정으로 제거한다.Subsequently, the photoresist pattern 119 is removed by an ashing and cleaning process.

도 5를 참조하면, 상기 개구(120)의 측벽과 저면 및 상기 몰드막 패턴(118)의 상부면에 하부 전극용 도전막(122)을 연속적으로 형성한다. 일 예로서, 상기 하부 전극용 도전막(122)은 도핑된 폴리실리콘 또는 텅스텐(W), 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐 질화물(WiN) 등의 금속을 포함하는 도전성 물질로 형성될 수 있다. 이 때, 상기 도전성 물질들은 이들은 단독 또는 혼합하여 사용될 수 있다.Referring to FIG. 5, the conductive film 122 for lower electrodes is continuously formed on the sidewalls and the bottom surface of the opening 120 and the upper surface of the mold layer pattern 118. For example, the lower electrode conductive layer 122 may be formed of a conductive material including a doped polysilicon or a metal such as tungsten (W), titanium (Ti), titanium nitride (TiN), or tungsten nitride (WiN). Can be. In this case, the conductive materials may be used alone or in combination.

도 6을 참조하면, 상기 하부 전극용 도전막(122)을 갖는 결과물 상에 상기 개구(120)를 충분하게 매립하는 포토레지스트로 이루어지는 희생막(124)을 형성한다. 구체적으로 설명하면, 상기 하부 전극용 도전막(122)을 갖는 결과물 상에 상기 개구(120)를 덮는 희생막(124)은 포토레지스트를 스핀 코팅하여 적층한다. Referring to FIG. 6, a sacrificial film 124 made of a photoresist for sufficiently filling the opening 120 is formed on the resultant having the lower electrode conductive film 122. Specifically, the sacrificial layer 124 covering the opening 120 on the resultant having the lower electrode conductive layer 122 is formed by spin coating a photoresist.

계속해서, 상기 희생막(124)이 형성된 기판을 100 내지 400℃에서 열처리한다. 그 결과 상기 포토레지스트에 포함된 고분자들은 가교 결합되어 경화된 희생막(124)이 형성된다. Subsequently, the substrate on which the sacrificial film 124 is formed is heat treated at 100 to 400 ° C. As a result, polymers included in the photoresist are cross-linked to form a cured sacrificial layer 124.

도 7을 참조하면, 상기 몰드막 패턴(118)의 표면이 노출될 때까지 상기 희생막(124) 및 상기 하부 전극용 도전막(122)을 식각하여 내부에 희생막 패턴(124a)이 남겨진 하부 전극(122a)을 형성한다.Referring to FIG. 7, the sacrificial layer 124 and the lower electrode conductive layer 122 are etched until the surface of the mold layer pattern 118 is exposed, and the sacrificial layer pattern 124a remains inside. The electrode 122a is formed.

이를 구체적으로 설명하면, 상기 희생막(124) 및 상기 몰드막 패턴(118)의 상부 표면에 노출되어 있는 하부 전극용 도전막(122)을 화학 기계적 연마하여 상기 몰드막 패턴(118)의 상면이 노출될 때까지 평탄화 공정을 수행한다. 그 결과, 상기 개구(120) 내벽에 면접되고, 실린더형의 도전막 패턴(122a)이 남아있고, 내부에 희생막 패턴(124a)이 존재하는 하부 전극(122a)이 형성된다. In detail, the upper surface of the mold layer pattern 118 is formed by chemical mechanical polishing of the sacrificial layer 124 and the lower electrode conductive layer 122 exposed on the upper surface of the mold layer pattern 118. The planarization process is performed until exposed. As a result, the lower electrode 122a is formed on the inner wall of the opening 120, the cylindrical conductive film pattern 122a remains, and the sacrificial film pattern 124a exists therein.

본 발명에서, 상기 도전막 패턴(122a)은 상기 하부 전극용 도전막(122)을 화학기계적 연마 공정, 에치 백 공정 또는 이들을 조합한 공정을 통하여 형성할 수 있다. In the present invention, the conductive film pattern 122a may be formed by a chemical mechanical polishing process, an etch back process, or a combination thereof.

이 때, 화학기계적 연마공정을 위해 사용되는 슬러리는 상기 포토레지스트 및 도전물간의 제거율이 10 : 1 이하가 되도록 식각 선택비를 갖는다. 일 예로서, 세리아(CeO2) 또는 실리카(SiO2)를 연마제로 포함하는 통상적인 산화물계 슬러리를 사용하여도 무방하다. 본 발명에서의 소프트 패드는 폴리텍스패드(poly-tex pad) 또는 수바 시리즈(Suva series)를 이용한다. In this case, the slurry used for the chemical mechanical polishing process has an etching selectivity such that the removal rate between the photoresist and the conductive material is 10: 1 or less. As an example, a conventional oxide slurry containing ceria (CeO 2 ) or silica (SiO 2 ) as an abrasive may be used. The soft pad in the present invention uses a polytex pad or a Suva series.

일 예로, 상기 슬러리는 연마 입자 약 0.5 내지 약 10.0 중량%을 포함하며, 상기 연마 입자는 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 게르마니아(GeO2), 세리아(CeO2), 실리카(SiO2)를 포함할 수 있다. For example, the slurry includes about 0.5 to about 10.0 wt% of the abrasive particles, and the abrasive particles include alumina (Al 2 O 3 ), titania (TiO 2 ), zirconia (ZrO 2 ), germania (GeO 2 ), ceria (CeO 2 ), silica (SiO 2 ) may be included.

이와 같은 조성을 갖는 슬러리를 사용하여 상기 공정을 수행하고 나면, 상기 하부 전극(122a)의 실린더 내부에는 희생막 패턴(124a)이 남게 되고, 상기 하부 전극(122a)의 실린더 외부에는 상기 몰드막 패턴(118)이 남게 된다.After the process is performed using the slurry having such a composition, the sacrificial film pattern 124a remains inside the cylinder of the lower electrode 122a, and the mold film pattern is formed outside the cylinder of the lower electrode 122a. 118) remains.

일 예로, 상기 평탄화 공정을 수행한 이후 상기 몰드막 패턴(118) 및 도전막 패턴(122a)에 잔류하는 식각 물질 및 식각 잔류물을 제거하기 위한 세정 공정을 더 수행할 수 있다.For example, after the planarization process, a cleaning process for removing the etching material and the etching residue remaining in the mold layer pattern 118 and the conductive layer pattern 122a may be further performed.

도 8을 참조하면, 상기 희생막 패턴(124a) 및 상기 몰드막 패턴(118)의 상부 몰드막(118b)을 제거함으로써 기판(100) 상에 노출되는 하부 전극(122a) 및 상기 하부 전극(122a)의 하부 측면을 지지하는 지지 구조물(118a)을 형성한다.Referring to FIG. 8, the lower electrode 122a and the lower electrode 122a are exposed on the substrate 100 by removing the sacrificial layer pattern 124a and the upper mold layer 118b of the mold layer pattern 118. A support structure 118a supporting the lower side of

구체적으로, 상기 희생막 패턴(124a)을 제거하여 상기 하부 전극(122a)의 측벽을 노출시킨다. 동시에, 상기 몰드막 패턴(118)의 상부 몰드막 패턴(118b)만을 제거함으로써 상기 하부 전극(122a)의 하부 측면을 지지하는 지지 구조물을 형성한다. 이 때, 상기 개구(120)의 내부에 잔류하는 희생막 패턴(124a)과 상기 상부 몰드막 패턴(118b)은 산소 플라즈마를 이용한 애싱 공정에 의해 동시에 제거된다. 이는 상기 희생막 패턴(124a)을 이루는 포토레지스트와, 상기 상부 몰드막 패턴(118b)을 이루는 비정질 탄소막, 폴리아닐린에테르막 또는 포토레지스트막이 애싱으로 제거가 쉬운 특성을 갖기 때문이다. 그 결과, 상기 애싱 공정에 의해 제거되지 않은 하부 몰드막 패턴(118a)을 지지 구조물로써 측면에 갖춘 하부 전극(112a)이 완성된다. Specifically, the sacrificial layer pattern 124a is removed to expose sidewalls of the lower electrode 122a. At the same time, only the upper mold layer pattern 118b of the mold layer pattern 118 is removed to form a support structure for supporting the lower side surface of the lower electrode 122a. At this time, the sacrificial film pattern 124a remaining in the opening 120 and the upper mold film pattern 118b are simultaneously removed by an ashing process using an oxygen plasma. This is because the photoresist constituting the sacrificial film pattern 124a and the amorphous carbon film, polyaniline ether film, or photoresist film constituting the upper mold layer pattern 118b are easily removed by ashing. As a result, the lower electrode 112a having the lower mold film pattern 118a not removed by the ashing process as a support structure on the side is completed.

종래의 상기 상부 몰드막 패턴(118b)의 제거는 상기 몰드막(118)이 산화물로만 이루어지는 경우가 대부분이었기 때문에, 불화수소(HF)를 포함하는 식각액, 수산화암모늄, 과산화수소 및 탈이온수를 포함하는 식각액 또는 불화 암모늄, 불화수소 및 증류수 등을 포함하는 LAL 식각액 등의 식각액을 사용하는 습식 식각 공정으 로 제거하였다. 여기서 습식 식각 공정은 식각 라디칼이 공정 중에 상기 하부 전극(122a)과 식각 저지막 패턴(116)의 만나는 틈새(130)로 스며들어 상기 콘택 플러그(114)에 인접한 산화물로 이루어진 층간 절연막(112)을 식각하는 단점이 있었다. 또한, 상기 식각액이 하부 전극(122a)의 표면에서 표면장력을 일으켜 상기 기울어져 붙는 현상을 유발하기도 하였다.In the conventional removal of the upper mold layer pattern 118b, since the mold layer 118 is mostly made of only an oxide, an etchant including hydrogen fluoride (HF), an ammonium hydroxide, hydrogen peroxide and deionized water Or it was removed by a wet etching process using an etchant such as LAL etchant containing ammonium fluoride, hydrogen fluoride, distilled water and the like. In the wet etching process, an etch radical penetrates into the gap 130 between the lower electrode 122a and the etch stop layer pattern 116 during the process, thereby removing the interlayer insulating layer 112 formed of an oxide adjacent to the contact plug 114. There was a drawback to etching. In addition, the etching solution may cause a surface tension on the surface of the lower electrode 122a, causing the slanted adhesion.

그러나 본 발명에 따르면, 상기 상부 몰드막(118b)을 애싱 공정에 의해 용이하게 제거될 수 있는 비정질 탄소막, 폴리아닐린에테르막 또는 포토레지스트막으로 형성함에 따라 식각 케미칼의 침투에 의한 문제를 방지할 수 있다.However, according to the present invention, the upper mold layer 118b may be formed of an amorphous carbon film, a polyaniline ether film, or a photoresist film, which may be easily removed by an ashing process, thereby preventing a problem due to penetration of an etching chemical. .

또한, 상기 하부 전극(112a)의 실린더 외부에 상기 하부 몰드막(118a)이 지지 구조물로서 존재하여 상기 하부 전극(112a)의 지지력을 강화시켜줌으로서 하부 전극(112a)간의 기울어져 붙는 현상을 방지할 수 있다.In addition, the lower mold layer 118a is provided as a support structure outside the cylinder of the lower electrode 112a to strengthen the supporting force of the lower electrode 112a, thereby preventing the inclination between the lower electrodes 112a. Can be.

이어서, 상기 하부 전극(122a)의 표면상에 유전막(126) 및 상부 전극(128)을 순차적으로 형성함으로서 도 1에 도시된 실린더형 커패시터를 완성한다. Subsequently, the dielectric capacitor 126 and the upper electrode 128 are sequentially formed on the surface of the lower electrode 122a to complete the cylindrical capacitor shown in FIG. 1.

구체적으로, 상기 유전막(126)은 산화물-질화물, 산화물-질화물-산화물, 금속 산화물 등을 포함한다. 그러나, 최근에는 등가 산화막 두께를 충분히 낮추면서도 양호한 누설 전류 특성을 갖는 금속 산화물을 선택하고, 원자층 적층을 수행하여 상기 유전막(126)을 형성하는 추세에 있다. 특히, 상기 유전막(126)을 형성하기 위한 원자층 적층의 수행에서는 반응 물질의 제공 → 퍼지 → 산화제의 제공 → 퍼지의 순서로 적어도 1회 반복한다. 그러면, 상기 하부 전극(122a)의 표면에 금속 산화물의 유전막(126)이 형성된다.Specifically, the dielectric layer 126 includes an oxide-nitride, an oxide-nitride-oxide, a metal oxide, or the like. However, recently, there has been a tendency to select the metal oxide having good leakage current characteristics while sufficiently lowering the equivalent oxide film thickness, and to perform atomic layer deposition to form the dielectric film 126. In particular, the atomic layer deposition for forming the dielectric film 126 is repeated at least once in the order of supply of the reaction material → purge → supply of the oxidant → purge. Then, a dielectric film 126 of metal oxide is formed on the surface of the lower electrode 122a.

상기 하부 전극(122a)과 마찬가지로, 상기 상부 전극(128)은 주로 폴리 실리콘, 금속, 금속 질화물 등을 포함한다. 그리고, 최근에는 상기 상부 전극(128)으로서 집적도 관점에서 보다 유리한 금속 질화물을 주로 선택한다. Like the lower electrode 122a, the upper electrode 128 mainly includes polysilicon, metal, metal nitride, and the like. Recently, metal nitrides, which are more advantageous in terms of integration degree, are mainly selected as the upper electrode 128.

이와 같이, 상기 하부 전극(122a) 상에 유전막(126) 및 상부 전극(128)을 순차적으로 형성시킴으로써 상기 기판(100) 상부에 커패시터가 형성된다. 상기 공정을 통해 형성된 커패시터는 실린더형의 하부 전극(122a)을 포함하므로 축적 용량이 충분하게 확보될 수 있으며, 하부 전극(122a)의 기울어져 붙는 불량이 줄어들어 반도체 장치의 신뢰성이 향상될 수 있다.As described above, a capacitor is formed on the substrate 100 by sequentially forming the dielectric film 126 and the upper electrode 128 on the lower electrode 122a. Since the capacitor formed through the above process includes the cylindrical lower electrode 122a, the storage capacity can be sufficiently secured, and the inferior defect of the lower electrode 122a can be reduced, so that the reliability of the semiconductor device can be improved.

상술한 바와 같이, 본 발명에 따르면, 상기 희생막 패턴과 함께 제거되는 상기 상부 몰드막 패턴을 기존의 산화물을 대신하여 애싱 공정에 의해 용이하게 제거될 수 있는 비정질 탄소막, 폴리아닐린에테르막 또는 포토레지스트를 갖는 막으로 형성함에 따라, 습식 식각 공정에서의 식각 라디칼에 의해 상기 콘택 플러그에 인접한 상기 층간 절연막의 손실을 방지할 수 있다.As described above, according to the present invention, an amorphous carbon film, a polyaniline ether film or a photoresist that can be easily removed by an ashing process in place of an existing oxide of the upper mold film pattern removed together with the sacrificial film pattern is provided. By forming a film having a film, the loss of the interlayer insulating film adjacent to the contact plug can be prevented by etching radicals in the wet etching process.

또한, 상기 하부 전극의 지지력을 강화시켜주는 상기 하부 몰드막을 제거하지 않고 남겨둠으로서 상기 하부 전극의 기울어져 붙는 현상의 발생을 감소시킬 수 있다. 따라서, 반도체 장치의 동작 불량을 감소시킬 수 있으며 신뢰성을 향상시킬 수 있다.In addition, it is possible to reduce the occurrence of the inclined sticking phenomenon of the lower electrode by leaving the lower mold layer, which removes the lower mold layer, which enhances the supporting force of the lower electrode. Therefore, the defective operation of the semiconductor device can be reduced and the reliability can be improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역 으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (7)

기판 상에 형성되는 하부 전극; A lower electrode formed on the substrate; 상기 하부 전극이 구비된 기판 상에 형성되고, 상기 하부 전극의 하부의 측면을 지지하는 지지 구조물; A support structure formed on a substrate having the lower electrode and supporting a side surface of the lower electrode; 상기 하부 전극과 상기 지지 구조물 상에 연속적으로 형성되는 유전막; 및 A dielectric film continuously formed on the lower electrode and the support structure; And 상기 유전막 상에 형성되는 상부 전극을 포함하는 실린더형 커패시터.And a cylindrical capacitor formed on the dielectric layer. 제 1항에 있어서, 상기 지지 구조물은 상기 하부 전극과의 높이의 0.05 내지 0.3배의 높이를 갖는 것을 특징으로 하는 실린더형 커패시터. The cylindrical capacitor of claim 1, wherein the support structure has a height of 0.05 to 0.3 times the height of the lower electrode. 기판 상에 하부 몰드막과 상부 몰드막으로 이루어진 몰드막을 형성하는 단계;Forming a mold film including a lower mold film and an upper mold film on a substrate; 상기 기판을 노출시키는 개구를 갖는 몰드막 패턴을 형성하는 단계;Forming a mold film pattern having an opening exposing the substrate; 상기 개구의 측벽과 저면 및 상기 몰드막 패턴의 상부면에 하부 전극용 도전막을 연속적으로 형성하는 단계; Continuously forming a conductive film for the lower electrode on the sidewalls and the bottom surface of the opening and the upper surface of the mold layer pattern; 상기 하부 전극용 도전막을 갖는 결과물 상에 포토레지스트로 이루어지는 희생막을 형성하여 상기 개구를 충분하게 매립하는 단계;Filling the opening sufficiently by forming a sacrificial film made of photoresist on the resultant having the conductive film for the lower electrode; 상기 몰드막 패턴의 표면이 노출될 때까지 상기 희생막 및 상기 몰드막 패턴 상의 상기 하부 전극용 도전막을 식각하여 내부에 희생막 패턴이 남겨진 하부 전극 을 형성하는 단계;Etching the sacrificial layer and the lower electrode conductive layer on the mold layer pattern until the surface of the mold layer pattern is exposed to form a lower electrode having a sacrificial layer pattern left therein; 상기 희생막 패턴 및 상기 몰드막 패턴의 상부 몰드막을 제거함으로써 기판 상에 노출되는 하부 전극 및 상기 하부 전극의 하부 측면을 지지하는 지지 구조물을 형성하는 단계; Forming a lower electrode exposed on the substrate and a support structure for supporting a lower side of the lower electrode by removing the sacrificial layer pattern and the upper mold layer of the mold layer pattern; 상기 하부 전극 및 지지 구조물 상에 실질적으로 균일한 두께를 갖는 유전막을 형성하는 단계; 및 Forming a dielectric film having a substantially uniform thickness on the lower electrode and the support structure; And 상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 실린더형 커패시터 제조 방법.And forming an upper electrode on the dielectric layer. 제 3항에 있어서, 상기 하부 몰드막은 PE-TEOS, BPSG, USG, BSG 및 SOG 조성물 중 어느 하나의 산화물인 것을 특징으로 하는 실린더형 커패시터의 제조 방법.The method of claim 3, wherein the lower mold layer is an oxide of any one of PE-TEOS, BPSG, USG, BSG, and SOG compositions. 제 3항에 있어서, 상기 상부 몰드막은 비정질 탄소, 폴리아닐린에테르 또는 포토레지스트를 포함하는 것을 특징으로 하는 실린더형 커패시터의 제조 방법.4. The method of claim 3, wherein the upper mold layer includes amorphous carbon, polyaniline ether or photoresist. 제 3항에 있어서, 상기 희생막은 화학기계적 연마 공정, 애싱 공정 또는 화학기계적 연마와 애싱을 조합한 공정을 이용하여 제거되는 것을 특징으로 하는 실린더형 커패시터의 제조방법.The method of claim 3, wherein the sacrificial film is removed using a chemical mechanical polishing process, an ashing process, or a combination of chemical mechanical polishing and ashing. 제 3항에 있어서, 상기 개구를 충분하게 매립하는 단계 이후에, 100 내지 400℃에서 경화시키는 단계를 더 수행하는 것을 특징으로 하는 실린더형 커패시터의 제조방법.The method of manufacturing a cylindrical capacitor according to claim 3, further comprising curing at 100 to 400 ° C. after the step of sufficiently filling the opening.
KR1020050085643A 2005-09-14 2005-09-14 Cylinder-typed capacitor and method of manufacturing the same KR20070031503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050085643A KR20070031503A (en) 2005-09-14 2005-09-14 Cylinder-typed capacitor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085643A KR20070031503A (en) 2005-09-14 2005-09-14 Cylinder-typed capacitor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20070031503A true KR20070031503A (en) 2007-03-20

Family

ID=43655800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085643A KR20070031503A (en) 2005-09-14 2005-09-14 Cylinder-typed capacitor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20070031503A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450650B1 (en) * 2008-04-28 2014-10-14 삼성전자주식회사 A cylinder typed capacitor with have support structure in the cylinder side wall and method for manufacturing the same
US10475661B2 (en) 2017-09-18 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device including a capacitor structure and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450650B1 (en) * 2008-04-28 2014-10-14 삼성전자주식회사 A cylinder typed capacitor with have support structure in the cylinder side wall and method for manufacturing the same
US10475661B2 (en) 2017-09-18 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device including a capacitor structure and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4152276B2 (en) Semiconductor device using nitride film formed by low temperature atomic layer deposition as an etching stop layer and method for manufacturing the same
KR100524973B1 (en) Fabricating method for semiconductor device comprising capacitor
US20050263814A1 (en) Bottom electrode of capacitor of semiconductor device and method of forming the same
KR100533959B1 (en) Method for manufacturing semiconductor device
KR100650632B1 (en) Method for manufacturing a capacitor and method for manufacturing a semiconductor device using the same
KR100752642B1 (en) Method of manufacturing capacitor of semiconductor device
JP2005129938A (en) Method of manufacturing semiconductor device having fine pattern
KR20100098843A (en) Methods of forming a pattern
US6451663B1 (en) Method of manufacturing a cylindrical storage node in a semiconductor device
US20090311842A1 (en) Method for fabricating a semiconductor memory device
US7244649B2 (en) Method of manufacturing a capacitor having improved capacitance and method of manufacturing a semiconductor device including the capacitor
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US7476622B2 (en) Method of forming a contact in a semiconductor device
US7749856B2 (en) Method of fabricating storage node with supported structure of stacked capacitor
KR20070031503A (en) Cylinder-typed capacitor and method of manufacturing the same
US8153486B2 (en) Method for fabricating capacitor
JP2006148052A (en) Method for forming storage electrode of semiconductor element
JP4401156B2 (en) Manufacturing method of semiconductor device
US7338610B2 (en) Etching method for manufacturing semiconductor device
KR20060131144A (en) Method for forming contact plug in semiconductor device
KR100674894B1 (en) Method for storage node separation through second chemical mechanical polishing process
KR100721546B1 (en) Capacitor and method of fabrication for the same
KR20070096255A (en) Method of forming capacitor
KR20060023004A (en) Forming method of contact plug in semiconductor device
KR100937937B1 (en) Semiconductor memory device and method for fabricating for thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid