KR20070092435A - 저온소성세라믹 내장 캐패시터 - Google Patents
저온소성세라믹 내장 캐패시터 Download PDFInfo
- Publication number
- KR20070092435A KR20070092435A KR1020060022568A KR20060022568A KR20070092435A KR 20070092435 A KR20070092435 A KR 20070092435A KR 1020060022568 A KR1020060022568 A KR 1020060022568A KR 20060022568 A KR20060022568 A KR 20060022568A KR 20070092435 A KR20070092435 A KR 20070092435A
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- conductive paste
- low temperature
- embedded capacitor
- low
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 23
- 239000000919 ceramic Substances 0.000 title claims abstract description 19
- 238000010304 firing Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 저온소성세라믹 내장 캐패시터에 관한 것이다.
본 발명은 하나의 그린시트에 적어도 하나 또는 그 이상으로 도전성 페이스트를 인쇄 또는 배열 인쇄하여 상기 도전성 페이스트가 인쇄된 그린시트를 두 개 이상 다층으로 적층 하여 동일한 용량의 다수의 캐패시터를 구현하거나 또는 도전성 페이스트를 서로 일부만 겹쳐지도록 그린시트를 다층으로 적층하여 다수의 동일 용량 또는 가변용량을 필요로 하는 주변회로에 간단하게 접속사용 할 수 있는 효과를 제공하게 되는 것이다.
저온소성세라믹, 캐패시터
Description
도 1은 본 발명 저온소성세라믹 내장 캐패시터의 실시예도
도 2는 도 1의 다른 실시예도
도 3은 도 2의 또 다른 실시예도
*도면의 주요부분에 대한 부호의 설명*
10; 그린시트 20; 도전성 페이스트
30; 도체라인
본 발명은 저온소성세라믹 내장 캐패시터에 관한 것이다.
통상적으로 저온소성세라믹(LTCC)은 주로 글래스 세라믹 재료를 기반으로 이루어진 다수의 그린시트 층에 전기전도도가 우수한 금(Au),은(Ag),구리(Cu)등의 내부전극및 수동소자(R,L,C)를 스크린 인쇄공정으로 이용하여 회로를 구성하고, 각 층을 적층한 후 1000℃ 이하에서 동시 소성하여 다중 칩 모듈 및 다중 칩 패키지를 제조할 수 있다.
그리고 상기 저온소성세라믹은 그린시트의 주원료로 사용되는 클래스 세라믹 재료의 낮은 유전체 손실에 의한 높은 품질계수와 상기 내부전극 재료들의 높은 전기 전도도에 의한 낮은 도체손실의 특성이 있어 모듈 내부에 수동소자(R,L.C)를 구현하는 장점이 있다.
이와 같은 장점을 갖는 저온소성세라믹은 최근 들어 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화 및 고신뢰성화에 필수적으로 요구되고 있다.
따라서 상기 저온소성세라믹은 다수의 그린시트 유전체층 들을 서로 적층하여 연결하되, 서로 다른 기능을 하는 회로가 형성된 그린시트 유전체층을 상하 적층시켜 소정의 회로를 구성한다.
이와 같이 유전체층을 상하로 적층하여 소정의 회로를 구성하는 저온소성세라믹에서 내장 캐패시터(C)는 다른 수동소자(R.L)들과 달리 그린시트 상에 하부전극을 인쇄하고, 상기 하부전극의 상부에 유전체 페이스트를 인쇄하며, 상기 유전체 페이스트의 상부에 상부전극을 인쇄하여 제조한다.
즉 정전용량(C) = ε0 A / d
A; 전극의 단면적, d; 두 전극 도체 사이의 거리, ε0 ; 공기의 유전율
그러므로 상기 저온소성세라믹 내장 캐패시터의 경우, 용량을 증가시키기 위해서 저온소성세라믹 그린시트의 유전체층의 면적을 증가시켜야 하는데, 이때 저온소성세라믹에서 그린시트의 유전체층 면적을 증가하는데 제한을 받는 문제점이 있다.
또한 상기 저온소성세라믹 내장 캐패시터의 경우 하나에 하나의 용량 값만을 가지고 있어 회로 주변에서 동일 용량을 필요로 할 때 이용할 수 없을 뿐만 아니라, 별도로 제조하는 어려움이 있다.
본 발명의 목적은 다수의 동일 또는 비숫한 용량 값을 갖는 저온소성세라믹 내장 캐패시터를 제공하는데 있다.
본 발명의 다른 목적은 다수의 용량 값을 갖고 가변 조정이 가능한 저온소성세라믹 내장 캐패시터를 제공하는데 있다.
상기의 목적을 실현하기 위하여 본 발명은 소정의 유전율을 갖는 하나의 그린시트 상에 하나 또는 그 이상의 도전성 페이스트를 배열 인쇄하되, 상기 하나 또는 그 이상의 도전성 페이스트가 배열 인쇄된 그린시트를 다층으로 적층 형성하여 다수의 동일 용량 또는 비숫한 용량의 캐패시터를 갖도록 한 것을 특징으로 한다.
또한 본 발명은 소정의 유전율을 갖는 하나의 그린시트 상에 하나의 도전성 페이스트가 서로 일부만 겹쳐지게 그린시트를 다층으로 적층 형성하여 다수의 가변 조정 용량 값의 캐패시터를 갖도록 한 것을 특징으로 한다.
이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.
도 1은 본 발명 저온소성세라믹 내장 캐패시터의 실시예도로서, 하나의 그린시트(10) 상면에 적어도 하나 이상의 도전성 페이스트(20)를 소정의 간격으로 배열 인쇄하여 구성한다.
상기 적어도 하나 이상의 도전성 페이스트(20)를 배열 인쇄한 그린시트(10)는 적어도 하나 이상 적층하여 구성한다.
상기 그린시트(10)는 기계적 강도가 우수한 글래스-세라믹 복합체로 하여 소정의 유전율을 갖는 건조 두께로 구성한다.
상기 도전성 페이스트(21~23)는 하나의 그린시트(10) 상에 가로로 배열되고, 서로 동일한 용량을 갖는 단면적으로 구성한다.
여기서 상기 도전성 페이스트(20) 상에는 별도로 임의의 회로와 전기적으로 연결되는 비아를 구성하거나, 와이어 또는 도체 라인(30)을 각각 구성하게 된다.
도 2는 도 1의 다른 실시예도로서, 하나의 그린시트(10)의 상면에 하나의 도전성 페이스트(20)를 인쇄하되, 상기 하나의 도전성 페이스트(20)가 수직선상으로 겹쳐지게 적어도 두 개 이상 다층으로 상기 그린시트(10)를 적층 구성한다.
이 또한 적어도 두개 이상 다층으로 적층된 상기 도전성 페이스트(20) 상에는 별도로 임의의 회로와 전기적으로 연결되는 비아를 구성하거나, 와이어 또는 도체 라인(30)을 각각 구성하게 된다.
상기와 같이 구성되는 본 발명은 소정의 유전율을 갖는 그린시트(10)의 상면에 서로 동일한 용량의 단면적을 갖는 도전성 페이스트(20)를 적어도 하나 이상으로 배열 인쇄하고, 상기 도전성 페이스트(20)가 배열 인쇄된 그린시트(10)를 적어도 두 개 이상으로 적층 형성하며, 상기 도전성 페이스트(20)에는 임의의 회로와 서로 전기적으로 연결되는 비아 및 와이어 또는 도체 라인(30)을 각각 형성하여 상기 도전성 페이스트(21)와 적층된 다른 하나의 그린시트(12)의 도전성 페이스트 (21) 사이에서 유전체 층이 형성되어 캐패시터 들을 구성하게 된다.
그러므로 상기 캐패시터 들은 상기 적층된 그린시트(10)의 두께들이 서로 동일하고, 상기 그린시트(10)의 상면에 인쇄된 도전성 페이스트(20) 역시 단면적이 서로 동일하여 상기 정전용량(C)은 전극의 단면적(A), 두 전극 도체 사이의 거리(d), 공기의 유전율(ε0 )이 동일하므로 다수의 동일한 용량을 갖게 되는 것이다.
도 3은 도 2의 다른 실시예도로서, 하나의 그린시트(10)의 상면에 하나의 도전성 페이스트(20)를 인쇄하되, 상기 하나의 도전성 페이스트(20)가 서로 일부만 겹쳐지게 적어도 두 개 이상 다층으로 상기 그린시트(10)를 적층 구성한다.
이 또한 상기 도전성 페이스트(20)에는 별도로 임의의 회로와 전기적으로 연결되는 비아를 구성하거나, 와이어 또는 도체 라인(30)을 각각 구성하게 된다.
그러므로 상기 그린시트(10)의 도전성 페이스트(20)와 적층된 다른 하나의 그린시트(10)의 도전성 페이스트(20) 사이에서 유전체 층을 형성되어 캐패시터를 각각 구성하게 되는데, 여기서 상기 그린시트(11) 상에 도전성 페이스트(21)가 서로 겹쳐지지 않도록 하나 건너 다른 하나의 그린시트(13)의 도전성 페이스트(23)를 전기적으로 접속하여 캐패시터를 구현하면, 상기 도전성 페이스트(21)(23)의 단면적이 달라져 상기 달라진 단면적에 의하여 가변 용량을 갖는 다수의 캐패시터를 구현하게 된다.
이상에서 설명한 바와 같이 본 발명은 하나의 그린시트에 적어도 하나 또는 그 이상으로 도전성 페이스트를 인쇄 또는 배열 인쇄하여 상기 도전성 페이스트가 인쇄된 그린시트를 두 개 이상 다층으로 적층하여 동일한 용량의 다수의 캐패시터를 구현하게 되므로 다량의 동일 용량을 필요로 하는 주변회로에 간단하게 접속사용 할 수 있다.
또한 도전성 페이스트를 서로 일부만 겹쳐지도록 그린시트를 다층으로 적층하여 달라지는 단면적에 의하여 가변 용량을 갖는 캐패시터를 구현하게 되므로 정밀 또는 다양한 용량 값을 필요로 하는 회로에 간단하여 접속 사용할 수 있는 효과를 제공하게 되는 것이다.
Claims (2)
- 소정의 유전율을 갖는 하나의 그린시트 상에 하나 또는 그 이상의 도전성 페이스트를 배열하고, 상기 하나 또는 그 이상의 도전성 페이스트가 배열된 그린시트를 다층으로 적층 한 것을 포함하는 저온소성세라믹 내장 캐패시터.
- 제 1 항에 있어서, 상기 하나의 도전성 페이스트가 서로 일부만 겹쳐지게 그린시트를 다층으로 적층 한 것을 포함하는 저온소성세라믹 내장 캐패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022568A KR20070092435A (ko) | 2006-03-10 | 2006-03-10 | 저온소성세라믹 내장 캐패시터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022568A KR20070092435A (ko) | 2006-03-10 | 2006-03-10 | 저온소성세라믹 내장 캐패시터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070092435A true KR20070092435A (ko) | 2007-09-13 |
Family
ID=38689786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060022568A KR20070092435A (ko) | 2006-03-10 | 2006-03-10 | 저온소성세라믹 내장 캐패시터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070092435A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10944295B2 (en) | 2017-03-03 | 2021-03-09 | Samsung Electronics Co., Ltd. | Transmitting apparatus for transferring wireless power and controlling method thereof |
-
2006
- 2006-03-10 KR KR1020060022568A patent/KR20070092435A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10944295B2 (en) | 2017-03-03 | 2021-03-09 | Samsung Electronics Co., Ltd. | Transmitting apparatus for transferring wireless power and controlling method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010022B1 (ko) | 하이브리드 다층 회로의 비아 캐패시터 구조물 | |
| CN107039732B (zh) | 叠层片式功率分配模块及其制造方法 | |
| CN107210268B (zh) | 高频模块 | |
| KR100519425B1 (ko) | 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹 | |
| CN1338119A (zh) | 用于具有高q电抗元件的集成电路的设备和方法 | |
| JP4821302B2 (ja) | セラミック多層基板及びその製造方法 | |
| US10418181B2 (en) | Single layer capacitors | |
| US20080218932A1 (en) | Embedded capacitor | |
| KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
| KR100992233B1 (ko) | 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법 | |
| KR100887140B1 (ko) | 캐패시터 내장형 다층 세라믹 기판 | |
| KR20070092435A (ko) | 저온소성세라믹 내장 캐패시터 | |
| US20150122536A1 (en) | Low temperature co-fired ceramic substrate with embeded capacitors | |
| JP5207854B2 (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
| US20040108629A1 (en) | Method for fabricating ceramic substrate | |
| KR20070081223A (ko) | 안테나가 내장된 저온 동시소성 세라믹 다층기판 | |
| KR100764857B1 (ko) | 저온 동시소성 세라믹 기판 | |
| KR102508016B1 (ko) | 페라이트 층을 포함한 ltcc 이종접합 모듈 및 제조방법 | |
| KR20060114562A (ko) | 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법 | |
| KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
| CN110323061A (zh) | 具有多种烧制模式的三维模组 | |
| KR100660971B1 (ko) | 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터 | |
| JPH04280496A (ja) | コンデンサ内蔵セラミック多層回路基板及びその製造方法 | |
| JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
| KR20090053584A (ko) | 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |