KR20070090347A - Method of manufacturing a nand flash memory device - Google Patents

Method of manufacturing a nand flash memory device Download PDF

Info

Publication number
KR20070090347A
KR20070090347A KR1020060019961A KR20060019961A KR20070090347A KR 20070090347 A KR20070090347 A KR 20070090347A KR 1020060019961 A KR1020060019961 A KR 1020060019961A KR 20060019961 A KR20060019961 A KR 20060019961A KR 20070090347 A KR20070090347 A KR 20070090347A
Authority
KR
South Korea
Prior art keywords
layer
amorphous carbon
film
photoresist pattern
hard mask
Prior art date
Application number
KR1020060019961A
Other languages
Korean (ko)
Inventor
장필순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060019961A priority Critical patent/KR20070090347A/en
Publication of KR20070090347A publication Critical patent/KR20070090347A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

A method for fabricating a NAND-type flash memory device is provided to improve interference effect while enabling shrink of a device by preventing both lateral surfaces of the upper part of an insulation layer from being partially lost while using an amorphous carbon layer as a hard mask layer instead of a nitride layer. After an amorphous carbon layer, a hard mask layer and a photoresist pattern are sequentially formed on a semiconductor substrate(100), the hard mask layer, the amorphous carbon layer and a part of the semiconductor substrate are etched to form a trench by using the photoresist pattern as a mask. After the photoresist pattern is removed and a part of the lateral surface of the amorphous carbon layer are removed, an insulation layer is formed on the resultant structure to bury the trench. After the insulation layer is polished until the upper part of the amorphous carbon layer is exposed, an isolation layer(110) is formed and the amorphous carbon layer is removed. After a cleaning process is performed to remove a part of both lateral surfaces of the upper part of the isolation layer, a gate oxide layer(112) and a polysilicon layer(114) are formed. The polysilicon layer is planarized. The amorphous carbon layer can be made of the same component as the photoresist layer.

Description

낸드 플래쉬 메모리 소자의 제조방법{Method of manufacturing a NAND flash memory device}Method of manufacturing a NAND flash memory device

도 1a 및 도 1b는 종래 기술에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a NAND flash memory device according to the prior art.

도 2a 내지 도 2e는 본 발명에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a NAND flash memory device according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 비정질 카본막100 semiconductor substrate 102 amorphous carbon film

104 : 하드 마스크막 106 : 포토레지스트 패턴104: hard mask film 106: photoresist pattern

108 : 트렌치 110 : 소자 분리막108: trench 110: device isolation film

112 : 게이트 산화막 114 : 폴리실리콘막112 gate oxide film 114 polysilicon film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 소자의 축소화를 가능하게 하는 동시에 간섭(interference) 효과를 개선하여 셀 특성을 향상시키기 위한 낸드 플래쉬 메모리 소자의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a NAND flash memory device for improving the cell characteristics by enabling a reduction in the size of a device and improving an interference effect.

도 1a 및 도 1b는 일반적인 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a general NAND flash memory device.

도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(미도시) 및 질화막(미도시)을 증착한 후, 질화막, 패드 산화막 및 반도체 기판을 일정 깊이로 식각하여 트렌치를 형성한다. 트렌치 내에 산화막을 매립한 후 질화막 상부가 노출되도록 산화막을 연마하여 소자 분리막(11)을 형성하여 액티브 영역과 필드 영역을 정의한다. 이어, 질화막 및 패드 산화막을 제거한다. Referring to FIG. 1A, after depositing a pad oxide film (not shown) and a nitride film (not shown) on the semiconductor substrate 10, a trench is formed by etching the nitride film, the pad oxide film, and the semiconductor substrate to a predetermined depth. After the oxide film is embedded in the trench, the oxide film is polished to expose the upper portion of the nitride film to form an isolation layer 11 to define an active region and a field region. Next, the nitride film and the pad oxide film are removed.

도 1b를 참조하면, 세정 공정을 실시한다. 이때, 소자 분리막(11) 상부의 양쪽 측면이 일부 손실된다. 액티브 영역 상에 게이트 산화막(12)을 형성하고, 전면에 플로팅 게이트용 폴리실리콘막(13)을 형성한 후, 소자 분리막(11) 상부가 노출될 때까지 플로팅 게이트용 폴리실리콘막(13)을 연마한다. Referring to FIG. 1B, a cleaning process is performed. At this time, both side surfaces of the device isolation layer 11 are partially lost. After forming the gate oxide film 12 on the active region, forming the floating silicon polysilicon layer 13 on the entire surface, and then floating the polysilicon layer 13 for the floating gate until the upper portion of the isolation layer 11 is exposed Polish

그러나, 상기와 같이 소자 분리막(11)을 형성한 후 세정 공정을 실시하면, 소자 분리막(11) 상부의 양쪽 측면이 일부 손실되어 폴리실리콘막(13) 형성시 필드 영역 상에 폴리실리콘막(13)이 일부 형성되게 된다. 이로 인하여 폴리실리콘막(13) 사이의 간격이 줄어들고, 이에 따라 셀 사이의 간섭효과가 증가하게 된다. 이는 셀의 성능(performance)을 저하시키게 되고, 소자의 축소화에 커다란 제약으로 작용하게 된다. 또한, 트렌치를 매립하는 소자 분리막(11) 상부의 양쪽 가장자리 부분 에 모우트(moat)가 발생하여 게이트 산화막(12) 형성 공정시 모우트 부분에서는 게이트 산화막(12)이 얇게 형성되어 셀의 축소화에 큰 제약으로 작용하게 된다. However, if the cleaning process is performed after the device isolation film 11 is formed as described above, both sides of the upper portion of the device isolation film 11 are partially lost, and thus the polysilicon film 13 is formed on the field region when the polysilicon film 13 is formed. ) Will form partly. As a result, the gap between the polysilicon layers 13 is reduced, thereby increasing the interference effect between cells. This degrades the performance of the cell and places a great constraint on the miniaturization of the device. In addition, a moat is generated at both edge portions of the upper portion of the isolation layer 11 filling the trench, so that the gate oxide film 12 is thinly formed in the moat portion during the gate oxide film formation process. This is a big constraint.

상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 소자 분리막 상부의 양쪽 측면이 일부 손실되는 것을 방지하여 소자의 축소화를 가능하게 하는 동시에 간섭 효과를 개선하여 셀 특성을 향상시키기 위한 낸드 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다. An object of the present invention devised to solve the above problems is to prevent the loss of both sides of the upper portion of the device isolation layer to reduce the size of the device to improve the interference effect and improve the cell characteristics NAND flash memory device It is to provide a method of manufacturing.

본 발명의 다른 목적은 소자 분리막 상부의 양쪽 가장자리 부분이 손실되어 모우트가 발생하는 것을 방지하여 셀의 축소화를 가능하게 하기 위한 낸드 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a method of manufacturing a NAND flash memory device for minimizing a cell by preventing a loss of both edge portions of an upper portion of an isolation layer.

본 발명의 실시 예에 따른 낸드 플래쉬 메모리 소자의 제조방법은, 반도체 기판상에 비정질 카본막, 하드 마스크막 및 포토레지스트 패턴을 순차적으로 형성한 후 상기 포토레지스트 패턴을 마스크로 상기 하드 마스크막, 비정질 카본막 및 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 포토레지스트 패턴을 제거하고, 이에 따라 상기 비정질 카본막 측면의 일부가 제거되도록 한 후 상기 트렌치가 매립되도록 전체 구조상에 절연막을 형성하는 단계와, 상기 비정질 카본막 상부가 노출될 때까지 상기 절연막을 연마하여 소자 분리막을 형성한 후 상기 비정질 카본막을 제거하는 단계와, 세정 공정을 실시하여 상기 소자 분리막 상부의 양쪽 측면을 일부 제거한 후 게이트 산화막 및 폴리실리콘막을 형성하고, 상기 폴리실리콘막을 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법을 제공한다.In the method of manufacturing a NAND flash memory device according to an embodiment of the present invention, an amorphous carbon film, a hard mask film, and a photoresist pattern are sequentially formed on a semiconductor substrate, and then the hard mask film and the amorphous mask are formed using the photoresist pattern as a mask. Etching a portion of the carbon film and the semiconductor substrate to form a trench, removing the photoresist pattern, thereby removing a portion of the side surface of the amorphous carbon film, and then forming an insulating film over the entire structure to fill the trench. And removing the amorphous carbon film by polishing the insulating film until the upper portion of the amorphous carbon film is exposed, removing the amorphous carbon film, and performing a cleaning process to partially remove both sides of the upper part of the device isolation film. A gate oxide film and a polysilicon film are formed, and the polysilicon film is flattened. It provides a process for the preparation of a NAND flash memory device comprising a solidifying step.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 낸드 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다. 2A to 2E are cross-sectional views illustrating a method of manufacturing a NAND flash memory device according to an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상에 비정질 카본막(carbon; 102), 하드 마스크막(104) 및 포토레지스트막을 순차적으로 형성한다. 이때, 하드 마스크막(104)은 산화막으로 형성하고, 비정질 카본막(102)은 포토레지스트막과 같은 성분을 갖는다. 하드 마스크막(104) 상부의 일부가 노출되도록 포토레지스트막을 식각하여 포토레지스트 패턴(106)을 형성한다. 포토레지스트 패턴(106)을 마스크로 하드 마스크막(104), 비정질 카본막(102) 및 반도체 기판(100)의 일부를 식각하여 트렌치(108)를 형성한다. Referring to FIG. 2A, an amorphous carbon film 102, a hard mask film 104, and a photoresist film are sequentially formed on the semiconductor substrate 100. At this time, the hard mask film 104 is formed of an oxide film, and the amorphous carbon film 102 has the same component as the photoresist film. The photoresist layer is etched to expose a portion of the upper portion of the hard mask layer 104 to form the photoresist pattern 106. The trench 108 is formed by etching the hard mask film 104, the amorphous carbon film 102, and a portion of the semiconductor substrate 100 using the photoresist pattern 106 as a mask.

도 2b를 참조하면, 포토레지스트 패턴(106)을 제거한다. 이때, 포토레지스트 패턴(106) 제거시 노출된 비정질 카본막(102) 측면이 일부 손실되는데, 이는 비정질 카본막(102)이 포토레지스트막과 같은 성분이기 때문이다. Referring to FIG. 2B, the photoresist pattern 106 is removed. At this time, when the photoresist pattern 106 is removed, part of the exposed side of the amorphous carbon film 102 is partially lost because the amorphous carbon film 102 is the same as the photoresist film.

도 2c를 참조하면, 트렌치(108)가 매립되도록 전체 구조상에 절연막을 형성 한다. 이때, 절연막은 HDP(High Density Plasma) 산화막으로 형성한다. 트렌치(108) 매립시 트렌치(108) 내에 절연막을 이용하여 트렌치(108)를 완전히 매립한다. Referring to FIG. 2C, an insulating film is formed on the entire structure such that the trench 108 is embedded. At this time, the insulating film is formed of an HDP (High Density Plasma) oxide film. When the trench 108 is embedded, the trench 108 is completely filled using an insulating film in the trench 108.

비정질 카본막(102) 상부가 노출될 때까지 절연막을 연마하여 소자 분리막(110)을 형성한다. 이로 인해 액티브 영역과 필드 영역이 정의된다.The insulating film is polished until the upper portion of the amorphous carbon film 102 is exposed to form the device isolation layer 110. This defines the active area and the field area.

도 2d를 참조하면, 비정질 카본막(102)을 제거한다.Referring to FIG. 2D, the amorphous carbon film 102 is removed.

도 2e를 참조하면, 세정 공정을 실시한다. 이때, 세정 공정시 소자 분리막(110) 상부의 양쪽 가장자리가 일부 손실되는데, 세정 공정시 증가된 게이트의 임계 치수(Critical Dimension; CD)는 포토레지스트 패턴(106) 제거시 발생된 비정질 카본막(102)의 손실량으로 인해 보상된다. Referring to FIG. 2E, a cleaning process is performed. At this time, both edges of the upper portion of the device isolation layer 110 are partially lost during the cleaning process, and the critical dimension (CD) of the gate increased during the cleaning process is the amorphous carbon film 102 generated when the photoresist pattern 106 is removed. ) Due to the amount of loss.

이후, 액티브 영역 상에 게이트 산화막(112)을 형성한 후 전체 구조상에 플로팅 게이트용 폴리실리콘막(114)을 형성하고, 소자 분리막(110) 상부가 노출될 때까지 플로팅 게이트용 폴리실리콘막(114)을 연마한다.Subsequently, after the gate oxide layer 112 is formed on the active region, the polysilicon layer 114 for the floating gate is formed on the entire structure, and the polysilicon layer 114 for the floating gate is exposed until the upper portion of the device isolation layer 110 is exposed. Polish).

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이 본 발명에 의하면, 하드 마스크막으로 질화막 대신 비정질 카본막을 사용하여 소자 분리막 상부의 양쪽 측면이 일부 손실되는 것을 방지하여 소자의 축소화를 가능하게 하는 동시에 간섭 효과를 개선하여 셀 특성을 향상시킬 수 있다.As described above, according to the present invention, by using an amorphous carbon film instead of a nitride film as a hard mask film, partial loss of both sides of the upper part of the device isolation film is prevented, thereby miniaturizing the device and at the same time improving the interference effect to improve cell characteristics. You can.

Claims (2)

반도체 기판상에 비정질 카본막, 하드 마스크막 및 포토레지스트 패턴을 순차적으로 형성한 후 상기 포토레지스트 패턴을 마스크로 상기 하드 마스크막, 비정질 카본막 및 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계; Sequentially forming an amorphous carbon film, a hard mask film, and a photoresist pattern on the semiconductor substrate, and then etching a portion of the hard mask film, the amorphous carbon film, and the semiconductor substrate using the photoresist pattern as a mask to form a trench; 상기 포토레지스트 패턴을 제거하고, 이에 따라 상기 비정질 카본막 측면의 일부가 제거되도록 한 후 상기 트렌치가 매립되도록 전체 구조상에 절연막을 형성하는 단계;Removing the photoresist pattern, thereby removing a portion of the side surface of the amorphous carbon film, and then forming an insulating film on the entire structure to fill the trench; 상기 비정질 카본막 상부가 노출될 때까지 상기 절연막을 연마하여 소자 분리막을 형성한 후 상기 비정질 카본막을 제거하는 단계; 및 Grinding the insulating film until the upper portion of the amorphous carbon film is exposed to form an isolation layer, and then removing the amorphous carbon film; And 세정 공정을 실시하여 상기 소자 분리막 상부의 양쪽 측면을 일부 제거한 후 게이트 산화막 및 폴리실리콘막을 형성하고, 상기 폴리실리콘막을 평탄화시키는 단계를 포함하는 낸드 플래쉬 메모리 소자의 제조방법.And removing both sides of the upper portion of the device isolation layer by performing a cleaning process to form a gate oxide layer and a polysilicon layer, and planarizing the polysilicon layer. 제1항에 있어서, 상기 비정질 카본막은 포토레지스트막과 같은 성분으로 형성하는 낸드 플래쉬 메모리 소자의 제조방법.The method of claim 1, wherein the amorphous carbon film is formed of the same component as the photoresist film.
KR1020060019961A 2006-03-02 2006-03-02 Method of manufacturing a nand flash memory device KR20070090347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019961A KR20070090347A (en) 2006-03-02 2006-03-02 Method of manufacturing a nand flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019961A KR20070090347A (en) 2006-03-02 2006-03-02 Method of manufacturing a nand flash memory device

Publications (1)

Publication Number Publication Date
KR20070090347A true KR20070090347A (en) 2007-09-06

Family

ID=38688755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019961A KR20070090347A (en) 2006-03-02 2006-03-02 Method of manufacturing a nand flash memory device

Country Status (1)

Country Link
KR (1) KR20070090347A (en)

Similar Documents

Publication Publication Date Title
CN105719997B (en) The forming method of semiconductor structure
KR20050006983A (en) trench isolation method
KR20080039071A (en) Method for forming isolation layer in flash memory device
KR100575339B1 (en) Method of manufacturing a flash memory device
KR100676598B1 (en) Method of manufacturing a semiconductor memory device
KR100854870B1 (en) Method of manufacturing a semiconductor device
KR20060124858A (en) Method of forming gate electrode in flash memory devices
KR20080038992A (en) Method for fabricating semiconductor device
KR20070002659A (en) Method for forming device isolation film of semiconductor device
KR20070090347A (en) Method of manufacturing a nand flash memory device
KR20070109483A (en) Method for fabricating isolation layer in flash memory device
KR100958632B1 (en) Fabricating Method of Flash Memory Device
KR100744654B1 (en) Method for fabricating the same of semiconductor device with recess gate
KR20050075631A (en) Method of manufacturing flash memory device by forming self-alignd floating gate
KR100650815B1 (en) Method of forming a field oxide layer in flash memory device
KR100780764B1 (en) Method of fabrication recess gate in semiconductor device
KR20060075402A (en) Method of forming a isolation layer in semiconductor device
KR20070006012A (en) Method of manufacturing a flash memory device
KR100669557B1 (en) Method for forming recess gate of semiconductor device
KR100707592B1 (en) Method of forming trench isolation layer of semiconductor device
KR20060128152A (en) Method for manufacturing semiconductor device
KR20080037230A (en) Method of manufacturing semiconductor device
KR20080001279A (en) Method for forming isolation layer in semiconductor device
KR20080030285A (en) Method of manufacturing a semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid