KR100958632B1 - Fabricating Method of Flash Memory Device - Google Patents

Fabricating Method of Flash Memory Device Download PDF

Info

Publication number
KR100958632B1
KR100958632B1 KR1020070048049A KR20070048049A KR100958632B1 KR 100958632 B1 KR100958632 B1 KR 100958632B1 KR 1020070048049 A KR1020070048049 A KR 1020070048049A KR 20070048049 A KR20070048049 A KR 20070048049A KR 100958632 B1 KR100958632 B1 KR 100958632B1
Authority
KR
South Korea
Prior art keywords
common source
forming
flash memory
device isolation
trench
Prior art date
Application number
KR1020070048049A
Other languages
Korean (ko)
Other versions
KR20080101378A (en
Inventor
정태웅
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070048049A priority Critical patent/KR100958632B1/en
Publication of KR20080101378A publication Critical patent/KR20080101378A/en
Application granted granted Critical
Publication of KR100958632B1 publication Critical patent/KR100958632B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 공통 소오스 형성을 위한 RCS(Recessed Common Source)공정에 있어서, 새로운 RCS공정을 제안하여 컨트롤 게이트의 손상을 미연에 방지하고 안정적인 공통 소오스 형성을 위한 이온 주입이 가능하게 하기 위한 것이다. 이로 인해 소자의 특성을 더욱 안정화시키고 향상시킬 수 있다.The present invention relates to a method of manufacturing a flash memory device, and in a recessed common source (RCS) process for forming a common source, a new RCS process is proposed to prevent damage to a control gate in advance and to form a stable common source. In order to enable the injection. This can further stabilize and improve the characteristics of the device.

공통 소오스, RCS, STI Common source, RCS, STI

Description

플래쉬 메모리 소자의 제조방법{Fabricating Method of Flash Memory Device} Fabrication Method of Flash Memory Device

도 1a 내지 도 1d는 일반적인 플래시 메모리 셀의 제조 공정을 나타낸 공정 순서도1A to 1D are process flowcharts illustrating a manufacturing process of a typical flash memory cell.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 플래시 메모리 셀의 제조 공정을 나타낸 공정 순서도2A to 2D are process flowcharts illustrating a manufacturing process of a flash memory cell according to an exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100, 200 : 반도체 기판 101, 201 : 소자 격리 물질100, 200: semiconductor substrate 101, 201: device isolation material

102, 204 : 터널 산화막 103, 205 : 플로팅 게이트102, 204: tunnel oxide film 103, 205: floating gate

104, 206 : ONO막 105, 207 : 컨트롤 게이트104, 206: ONO film 105, 207: control gate

106, 202 : 감광막 107, 203 : 공통 소오스106, 202: Photosensitive films 107, 203: Common source

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 더욱 상세하게는 RCS(Recessed Common Source) 공정 시 컨트롤 게이트(control gate)의 손실을 줄이고 얕은 트렌치 소자 격리(Shallow Trench Isolation, STI) 공정시 산화막(oxide) 의 남음으로 인한 공통 소오스(common source) 형성 시의 블로킹(blocking) 현상을 개선한 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, to reduce loss of a control gate in a recessed common source (RCS) process and to reduce an oxide film during a shallow trench isolation (STI) process. The present invention relates to a method for improving the blocking phenomenon when forming a common source due to the remaining of oxides.

일반적으로 반도체 회로의 고 집적도 경쟁력이 높아짐에 따라 셀 사이즈 축소는 필수 불가결하며, 따라서 미세 회로를 구현하기 위한 노력은 지속 되고 있다.In general, as the high integration of semiconductor circuits becomes more competitive, cell size reduction is indispensable, and thus efforts to implement microcircuits continue.

SAC(Self Aligned Contact), SA-STI(Self-Aligned Shallow Trench Isolation)와 같은 셀프-얼라인 기술은 이러한 노력의 일환이라 할 수 있으며 오늘날 반도체 소자의 셀 사이즈를 최소화시키는데 결정적인 역할을 하고 있다.Self-aligned technologies such as Self Aligned Contact (SAC) and Self-Aligned Shallow Trench Isolation (SA-STI) are part of this effort and play a critical role in minimizing the cell size of today's semiconductor devices.

한편, RCS(Recessed Common Source)는 SAS(Self-Aligned Source) 방식으로 플래시 소자의 공통 소스 라인(Common Source Line)을 형성하는 공정을 지칭한다.Meanwhile, a recessed common source (RCS) refers to a process of forming a common source line of a flash device by using a self-aligned source (SAS) method.

기본적으로 플래시 메모리 소자에서 소스 층을 형성시킬 때 각 단위 셀마다 콘택(contact)을 연결하는 방법이 있지만 이 방법은 콘택 마진(contact margin)을 고려해야하기 때문에 고집적 소자에는 적절하지 않은 방법이다.Basically, when forming a source layer in a flash memory device, there is a method of connecting contacts to each unit cell, but this method is not suitable for highly integrated devices because a contact margin must be considered.

따라서 최근에는 플래시 메모리 소자의 고 집적화를 실현하기 위해 공통 소스 라인을 많이 적용하고 있다.Therefore, in recent years, many common source lines have been applied to realize high integration of flash memory devices.

즉, 두 플래시 메모리 소자 사이의 STI의 격리(isolation) 물질을 제거하고 이온 주입 공정을 통해서 공통 소스를 형성하는 공정이 있다.That is, there is a process of removing an isolation material of STI between two flash memory devices and forming a common source through an ion implantation process.

STI의 격리 방식은 실리콘 기판을 식각하고 산화막(oxide)으로 채워서 격리(isolation)하는 방식으로 격리영역 이외의 추가적인 영역이 최소화되어 집적도 증가에 유리하고 격리(isolation) 두께에 다른 깊이(depth) 차이가 없고 평탄화 특성이 우수하다.The isolation method of STI is to isolate silicon substrate by etching and to fill with oxide, so that the additional area other than the isolation area is minimized, which is advantageous to increase the density and the difference of depth in isolation thickness is different. No flattening characteristics.

도 1a 내지 도 1d는 일반적인 플래시 메모리 셀의 제조 공정을 나타낸 공정 순서도이다. 이들 도면들을 참조하면 일반적인 기술의 일 실시예에 의한 플래시 메모리 셀의 제조 방법은 다음과 같다.1A to 1D are process flowcharts illustrating a manufacturing process of a general flash memory cell. Referring to these drawings, a method of manufacturing a flash memory cell according to an embodiment of the general technology is as follows.

우선 도 1a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘기판에 STI 공정을 진행하여 소자 격리를 위한 트렌치를 형성하고, 산화막(oxide)과 같은 소자 격리 물질(101)을 메운다.First, as shown in FIG. 1A, an STI process is performed on a silicon substrate as a semiconductor substrate 100 to form a trench for device isolation, and a device isolation material 101 such as an oxide is filled.

그 후 실리콘 기판의 활성 영역 표면에 실리콘 산화막(SiO2)을 형성하고, 터널 부위의 실리콘산화막(SiO2)을 패터닝(patterning)하여 터널 산화막(tunnel oxide ; 102)을 형성한다.Thereafter, a silicon oxide film (SiO 2) is formed on the surface of the active region of the silicon substrate, and a silicon oxide film (SiO 2) in the tunnel portion is patterned to form a tunnel oxide film (tunnel oxide) 102.

이어, 도 1b를 보면, 터널 산화막(102) 상부 면에 플로팅 게이트(floating gate ; 103)를 증착하고 그 위에 순차적으로 유전체막으로서 ONO막(Oxide Nitride Oxide ; 104)과 컨트롤 게이트(105)를 형성한다.Subsequently, referring to FIG. 1B, a floating gate 103 is deposited on the top surface of the tunnel oxide layer 102, and an ONO layer 104 and a control gate 105 are sequentially formed as a dielectric layer thereon. do.

이어, 도 1c를 보면, 공통 소오스가 형성될 영역을 제외하도록 감광막(photoresist ; 106)을 패터닝하고 소자 격리 물질(101)인 산화막을 제거한다.1C, the photoresist 106 is patterned to exclude regions where the common source is to be formed, and the oxide layer, which is the device isolation material 101, is removed.

여기서, 소자 격리 물질(101)을 제거하는 단계로 인해 컨트롤 게이트(105)의 측면이 손상되게 되며, 공통 소오스가 형성될 영역에 산화막이 잔류할 수 있어 이온 주입시 블로킹 현상이 나타나게 된다.In this case, the side of the control gate 105 may be damaged due to the removal of the device isolation material 101, and an oxide layer may remain in a region where a common source is to be formed, resulting in a blocking phenomenon during ion implantation.

이어, 도 1d를 보면, 이온 주입으로 공통 소오스(107)를 형성하고 감광막(106)을 제거한다.1D, a common source 107 is formed by ion implantation and the photosensitive film 106 is removed.

따라서, 본 발명의 목적은 RCS공정 진행시 컨트롤 게이트의 손실과 공통 소오스 형성시의 블로킹 현상을 해결하여, 공정의 안정화 및 소자 손실을 줄여 소자 특성향상을 기대할 수 있는 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a manufacturing method that can improve the device characteristics by reducing the loss of the control gate during the RCS process and the blocking phenomenon when forming the common source, thereby reducing the stabilization of the process and device loss.

상기 목적을 달성하기 위하여, 본 발명의 특징은 플래쉬 메모리 소자의 제조방법에 있어서, 액티브 영역이 구획되는 반도체 기판에 얕은 트렌치 소자 격리(STI)영역과 공통 소오스 영역이 위치할 트렌치를 형성하는 단계와, 상기 공통 소오스 영역을 정의하고 상기 공통 소오스 영역에 이온을 주입하여 공통 소오스를 형성하는 단계와, 상기 트렌치에 소자 격리 물질을 매립하는 단계와 상기 액티브 영역에 터널 산화막, 플로팅 게이트, 게이트 절연막 및 컨트롤 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, an aspect of the present invention provides a method of manufacturing a flash memory device, comprising: forming a trench in which a shallow trench isolation region (STI) region and a common source region are located in a semiconductor substrate in which an active region is partitioned; Defining a common source region and implanting ions into the common source region to form a common source; embedding a device isolation material in the trench; tunnel oxide, floating gate, gate insulating film, and control in the active region; Forming a gate.

상기 트렌치를 형성하는 방법은 반응 이온 식각(Reactive Ion Etching, RIE)이 될 수 있다.The method of forming the trench may be reactive ion etching (RIE).

상기 게이트 절연막은 ONO막이 될 수 있다.The gate insulating film may be an ONO film.

발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상 과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 플래시 메모리 셀의 제조 공정을 나타낸 공정 순서도로서 개선된 RCS 형성 공정방법을 제안하고 있다.2A to 2D propose an improved RCS forming process method as a process flow chart showing a manufacturing process of a flash memory cell according to an exemplary embodiment of the present invention.

우선 도 2a에 도시된 바와 같이, 반도체 기판(200)으로서 실리콘기판에 STI 공정을 진행하여 소자 격리를 위한 트렌치를 형성하되, 산화막(oxide)과 같은 소자 격리 물질은 메우지 않는다.First, as shown in FIG. 2A, a trench for device isolation is formed by performing an STI process on the silicon substrate as the semiconductor substrate 200, but device isolation materials such as oxides are not filled.

STI는 셀을 격리하는 역할을 하며, 반도체 기판(200)을 식각하고 소자 격리 물질인 산화막(Oxide)을 채워서 격리하는 것이 원칙이다. 그러나 본 발명에서 제안되는 공정에서는 일반적인 경우와는 다르게 소자 격리 물질을 먼저 메우지 않는다.The STI serves to isolate the cell, and in principle, the semiconductor substrate 200 is etched and filled by isolating an oxide, which is a device isolation material. However, in the process proposed in the present invention, unlike the general case, the device isolation material is not filled first.

STI는 소자 격리 영역 이외의 추가적인 영역이 최소화되어 밀도 증가에 유리하고 격리 두께에 다른 깊이 차이가 없어 평탄화 특성이 우수하다. STI minimizes additional areas other than device isolation, which is beneficial for increased density and excellent planarization characteristics with no other depth difference in isolation thickness.

이어, 도 2b를 보면, 공통 소오스가 형성될 영역을 제외하도록 감광막(202)을 패터닝하고 이온 주입으로 공통 소오스(203)를 형성한다.Next, referring to FIG. 2B, the photosensitive film 202 is patterned to exclude regions where the common source is to be formed, and the common source 203 is formed by ion implantation.

여기서 보면, 본 발명에서 제안되는 공정은 소자 격리 물질을 제거하고 공통 소오스 영역을 형성하는 일반적인 공정과는 다르게 소자 격리 물질을 채우기 전에 공통 소오스(203)를 형성한다.Here, the process proposed in the present invention forms a common source 203 before filling the device isolation material, unlike the general process of removing device isolation material and forming a common source region.

이어, 도 2c를 보면, 감광막(202)을 제거하고 트렌치에 산화막과 같은 소자 격리 물질(201)을 메운 후 실리콘 기판의 활성 영역 표면에 실리콘 산화막을 형성하고, 터널 부위의 실리콘 산화막을 패터닝하여 터널 산화막(204)을 형성한다.Next, referring to FIG. 2C, the photoresist 202 is removed, a device isolation material 201 such as an oxide film is filled in the trench, a silicon oxide film is formed on the surface of the active region of the silicon substrate, and the silicon oxide film at the tunnel portion is patterned to form a tunnel. An oxide film 204 is formed.

여기서 보면, 본 발명에서 제안되는 공정은 소자 격리를 위한 산화막이 제거 된 후 그 자리에 공통소오스 영역을 형성하는 일반적인 공정과는 다르게, 공통 소오스(203)를 형성한 후 소자 격리 물질(201)을 메우게 된다.Here, the process proposed in the present invention is different from the general process of forming a common source region in place after the oxide film for device isolation is removed, and after forming the common source 203, the device isolation material 201 is removed. Filled up.

이어, 도 2d를 보면, 터널 산화막(204) 상부 면에 플로팅 게이트(205)를 증착하고 그 위에 순차적으로 유전체막으로서 ONO막(206)과 컨트롤 게이트(207)를 형성한다.2D, the floating gate 205 is deposited on the top surface of the tunnel oxide film 204, and the ONO film 206 and the control gate 207 are sequentially formed thereon as a dielectric film.

여기서, 좀더 구체적으로 살펴보면, 열 산화(thermal oxidation) 공정으로 반도체 기판인 실리콘 기판의 활성 영역 표면에 실리콘산화막(SiO2)을 형성하고, 터널 부위의 실리콘산화막(SiO2)을 패터닝하여 터널 산화막(204)을 형성한다.In more detail, in the thermal oxidation process, a silicon oxide film (SiO 2) is formed on the surface of an active region of a silicon substrate, which is a semiconductor substrate, and the silicon oxide film (SiO 2) at the tunnel portion is patterned to form the tunnel oxide film 204. To form.

터널 산화막(204) 상부 면에 플로팅 게이트(205)용 도전막으로서, 도프트 폴리실리콘을 증착하고 그 위에 순차적으로 유전체막으로서 ONO(Oxide Nitride Oxide) 막을 증착 할 수 있다.As the conductive film for the floating gate 205 on the upper surface of the tunnel oxide film 204, a doped polysilicon may be deposited, and an oxide Nitride Oxide (ONO) film may be sequentially deposited thereon as a dielectric film.

산화막의 한층 만으로는 요구되는 유전용량을 낼 수 없기 때문에 유전용량이 2배 가량 큰 질화막을 산화막 사이에 형성하여 줌으로써 높은 유전용량을 얻는 방법이다.Since only one layer of the oxide film cannot achieve the required dielectric capacity, a high dielectric capacity is obtained by forming a nitride film between the oxide films having a dielectric constant twice as large.

또한, 도 2d의 컨트롤 게이트(207)는 도 1d의 컨트롤 게이트(105)와 비교해 측면의 손상이 없음이 자명하다.In addition, it is apparent that the control gate 207 of FIG. 2D has no side damage as compared with the control gate 105 of FIG. 1D.

여기서, 일반적인 기술과는 달리 공통 소오스 영역의 소자 격리 물질(201)을 제거하는 단계를 없애고, 먼저 공통 소오스(203)를 생성하고 소자 격리 물질(201)을 트렌치에 메운 후 컨트롤 게이트(207)를 생성함으로 인해 컨트롤 게이트(207)의 측면이 손상되는 문제를 피할 수 있게 되며, 공통 소오스 영역에 산화막이 잔류 할 문제 또한 피할 수 있어 공통 소오스(203) 형성을 위한 이온 주입시 블로킹 현상을 극복할 수 있다.Here, unlike the general technique, the step of removing the device isolation material 201 in the common source region is eliminated, first, the common source 203 is formed, the device isolation material 201 is filled in the trench, and then the control gate 207 is removed. As a result, the problem of damaging the side of the control gate 207 can be avoided, and the problem of the oxide film remaining in the common source region can be avoided, thereby overcoming the blocking phenomenon during ion implantation for forming the common source 203. have.

이상에서 설명한 바와 같이 본 발명에 따른 플래쉬 메모리 소자의 제조방법은 RCS공정에 있어서, 기존 공정의 STI를 위한 소자 격리 물질의 제거에 따른 컨트롤 게이트의 손실과 소자 격리 물질의 잔류에 따른 공통 소오스를 위한 이온 주입 시의 블로킹 현상을 극복하여 소자의 특성을 더욱 안정화 및 향상시킬 수 있다.As described above, the method of manufacturing a flash memory device according to the present invention is a method for manufacturing a common memory device in the RCS process, which is caused by the loss of the control gate and removal of the device isolation material. Overcoming the blocking phenomenon at the time of ion implantation can further stabilize and improve the characteristics of the device.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (3)

플래쉬 메모리 소자의 제조방법에 있어서,In the method of manufacturing a flash memory device, 반도체 기판 내에 소자 격리를 위한 트렌치를 형성하는 단계;Forming a trench in the semiconductor substrate for device isolation; 상기 반도체 기판 상에 상기 트렌치만을 노출시키는 감광막 패턴을 형성하는 단계;Forming a photoresist pattern exposing only the trenches on the semiconductor substrate; 상기 감광막 패턴을 마스크로 이용하여 상기 트렌치에 이온을 주입하여 공통 소오스를 형성하는 단계;Forming a common source by implanting ions into the trench by using the photoresist pattern as a mask; 상기 트렌치에 소자 격리 물질을 매립하는 단계; 및Embedding a device isolation material in the trench; And 상기 소자 격리 물질 매립 후 상기 반도체 기판의 활성 영역에 터널 산화막, 플로팅 게이트, 게이트 절연막 및 컨트롤 게이트를 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.And sequentially forming a tunnel oxide film, a floating gate, a gate insulating film, and a control gate in an active region of the semiconductor substrate after the device isolation material is buried. 제 1 항에 있어서,The method of claim 1, 상기 트렌치를 형성하는 방법은 반응 이온 식각(RIE)인 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.The method of forming a trench is a method of manufacturing a flash memory device, characterized in that the reaction ion etching (RIE). 제 1 항에 있어서,The method of claim 1, 상기 게이트 절연막은 ONO막인 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.And the gate insulating film is an ONO film.
KR1020070048049A 2007-05-17 2007-05-17 Fabricating Method of Flash Memory Device KR100958632B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048049A KR100958632B1 (en) 2007-05-17 2007-05-17 Fabricating Method of Flash Memory Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048049A KR100958632B1 (en) 2007-05-17 2007-05-17 Fabricating Method of Flash Memory Device

Publications (2)

Publication Number Publication Date
KR20080101378A KR20080101378A (en) 2008-11-21
KR100958632B1 true KR100958632B1 (en) 2010-05-20

Family

ID=40287643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048049A KR100958632B1 (en) 2007-05-17 2007-05-17 Fabricating Method of Flash Memory Device

Country Status (1)

Country Link
KR (1) KR100958632B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102135163B1 (en) 2014-06-26 2020-07-20 한국전자통신연구원 Semiconductor device and fabrication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043890A (en) * 1998-12-29 2000-07-15 김영환 Fabrication method of flash memory device
KR20030063946A (en) * 2002-01-24 2003-07-31 주식회사 하이닉스반도체 Method for manufacturing common source region of flash memory device
US20060138524A1 (en) 2004-12-23 2006-06-29 Kim Jum S Flash memory cell and method for manufacturing the same
US20070020846A1 (en) 2005-07-21 2007-01-25 Dongbuanam Semiconductor Inc. Flash memory device and method for fabricating the same
KR20070040962A (en) * 2005-10-13 2007-04-18 동부일렉트로닉스 주식회사 Flash memory cell and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043890A (en) * 1998-12-29 2000-07-15 김영환 Fabrication method of flash memory device
KR20030063946A (en) * 2002-01-24 2003-07-31 주식회사 하이닉스반도체 Method for manufacturing common source region of flash memory device
US20060138524A1 (en) 2004-12-23 2006-06-29 Kim Jum S Flash memory cell and method for manufacturing the same
US20070020846A1 (en) 2005-07-21 2007-01-25 Dongbuanam Semiconductor Inc. Flash memory device and method for fabricating the same
KR20070040962A (en) * 2005-10-13 2007-04-18 동부일렉트로닉스 주식회사 Flash memory cell and method for manufacturing the same

Also Published As

Publication number Publication date
KR20080101378A (en) 2008-11-21

Similar Documents

Publication Publication Date Title
KR100799024B1 (en) Method of manufacturing a NAND flash memory device
US10381358B2 (en) Semiconductor device and manufacturing method thereof
KR100341480B1 (en) Method for self-aligned shallow trench isolation
JP2005530357A (en) Floating gate extended with conductive spacer
KR100766232B1 (en) Non-volatile memory device and manufacturing method of the same
KR100807112B1 (en) Flash memory and method for fabricating the same
KR100772554B1 (en) Method for forming isolation layer in nonvolatile memory device
KR100845103B1 (en) Method of fabricating the semiconductor device
KR100613278B1 (en) Method for fabricating non-volatile memory device having trench isolation
KR100958632B1 (en) Fabricating Method of Flash Memory Device
KR101071856B1 (en) Method of manufacturing a flash memory device
KR100403317B1 (en) Manufacturing method for semiconductor device
KR20030049781A (en) Method of manufacturing a flash memory cell
KR20040082482A (en) Method for forming self align contact pad
US7262097B2 (en) Method for forming floating gate in flash memory device
TW202312364A (en) Method of manufacturing floating gate
KR100895382B1 (en) Method for manufacturing semiconductor device
KR20050075631A (en) Method of manufacturing flash memory device by forming self-alignd floating gate
KR100732755B1 (en) Method for fabricating recess gate in semiconductor device
KR100922962B1 (en) Method of manufacturing a semiconductor device
KR20090009392A (en) Method for manufacturing semiconductor device
KR20060127485A (en) Method for forming a floating gate in semiconductor device
KR20070067563A (en) Method for forming floating gates
KR20040051302A (en) Method of manufacturing a flash memory device
KR20040055018A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee