KR20070084144A - 반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및이로부터 얻어지는 반도체 가공용 보호막 - Google Patents

반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및이로부터 얻어지는 반도체 가공용 보호막 Download PDF

Info

Publication number
KR20070084144A
KR20070084144A KR1020077010607A KR20077010607A KR20070084144A KR 20070084144 A KR20070084144 A KR 20070084144A KR 1020077010607 A KR1020077010607 A KR 1020077010607A KR 20077010607 A KR20077010607 A KR 20077010607A KR 20070084144 A KR20070084144 A KR 20070084144A
Authority
KR
South Korea
Prior art keywords
protective film
film
semiconductor processing
coating liquid
forming
Prior art date
Application number
KR1020077010607A
Other languages
English (en)
Other versions
KR101225277B1 (ko
Inventor
미키 에가미
히로키 아라오
아키라 나카시마
미치오 고마쓰
Original Assignee
쇼쿠바이가세고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼쿠바이가세고교 가부시키가이샤 filed Critical 쇼쿠바이가세고교 가부시키가이샤
Publication of KR20070084144A publication Critical patent/KR20070084144A/ko
Application granted granted Critical
Publication of KR101225277B1 publication Critical patent/KR101225277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/02—Polysilicates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)

Abstract

높은 막강도와 낮은 비유전율을 가진 CMP 희생막이나 에칭·스토퍼막 등의 반도체 가공용 보호막을 형성하기 위한 도포액, 그 조제 방법 및 상기 도포액으로부터 얻어지는 반도체 가공용 보호막에 관한 것이다.
(a) 테트라알킬오르소실리케이트(TAOS) 및 알콕시실란(AS)을 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 얻어지는 규소 화합물, 또는 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 얻어지는 규소 화합물, (b) 유기용매, 및 (c) 물을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.

Description

반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및 이로부터 얻어지는 반도체 가공용 보호막{COATING LIQUID FOR FORMATION OF PROTECTIVE FILM FOR SEMICONDUCTOR PROCESSING, METHOD FOR PREPARATION THEREOF, AND PROTECTIVE FILM FOR SEMICONDUCTOR PROCESSING PROVIDED THEREFROM}
본 발명은, 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액 및 그 조제방법, 및 상기 도포액을 반도체 기판 또는 반도체 기판상에 형성된 층간절연막 등의 상부에 도포하여 얻어지는 반도체 가공용 보호막에 관한 것이다. 본 발명에서 설명하는 반도체 가공용 보호막에는, (1) 층간절연막의 화학 기계 연마시에 이용되는 CMP(Chemical Mechanical Polishing) 희생막, (2) 층간절연막의 에칭 가공시에 이용되는 에칭·스토퍼막 등을 포함하고, 이들 보호막은, 하드 마스크막이나 캡막 등으로 불리는 경우도 있다.
근래, 정보 네트워크 사회의 진전에 따라서, 정보통신기기에 대한 고기능화, 저소비 전력화, 소형 경량화 등의 요구가 높아지고 있으며, 이들을 실현하기 위해서 반도체 디바이스의 고속화, 고집적도화가 더욱 더 요구되고 있다. 종래, 반도체 디바이스의 성능은 미세화에 따라서 향상되어 왔지만, 디바이스의 설계 룰이 서브 마이크론 영역에 들어오면, 집적도는 향상하지만, 배선 용량의 증대 때문에, 소 비 전력은 오히려 증대하여, 배선 지연이나 크로스토크 등의 문제도 일어나는 등, 미세화에 따른 성능의 향상은 바랄 수 없게 되어 왔다. 특히, 다층 배선을 가진 0.25마이크론 룰 이하의 반도체 장치에서는, 금속 배선 간격이 좁아지기 때문에, 정전 유도에 의한 금속 배선의 임피던스가 증대하여, 응답 속도의 지연이나 소비 전력의 증대 등이 염려되고 있다. 이 때문에, 반도체 기판과 알루미늄 배선층이나 구리배선층 등의 금속 배선층의 사이, 혹은 금속 배선층 사이에 설치되는 층간절연막의 유전율을 되도록 작게 하는 것이 필요하다.
본원 발명자들은, 상기와 같은 문제를 해결하는 것을 목적으로 하여 예의 연구를 실시한 결과, (a) 테트라알킬오르소실리케이트(TAOS) 및 특정의 알콕시실란(AS)을 테트라알킬암모늄하이드로옥사이드(TAAOH)의 존재하에서 가수분해하여 얻어지는 규소 화합물을 포함한 저유전율 비정질 실리카계 피막 형성용 도포액을 이용하면, 비유전율이 3.0 이하, 더 상세하게는 2.5 이하이고, 또한 영 탄성률이 6.0GPa 이상의 높은 피막 강도를 가진 비정질 실리카계 피막을 형성할 수 있는 것을 발견하여, 이것을 출원하고 있다(특허 문헌 1에 기재). 또한, 본원 발명자들은, 이 발명과 관련하여 (1) 상기 규소 화합물을 포함한 도포액을 기판상에 도포하여 80∼350℃의 온도로 가열 처리한 후, 350∼450℃의 온도로 소성하여 저유전율 비정질 실리카계 피막을 형성하는 방법, 및 (2) 상기 규소 화합물을 포함한 도포액을 기판상에 도포하여 80∼350℃의 온도로 가열 처리한 후, 일렉트론 빔을 조사하고 큐어 함으로써 저유전율 비정질 실리카계 피막을 형성하는 방법을 발견하여, 이들을 출원하고 있다(특허 문헌 2 및 특허 문헌 3에 기재).
이렇게 해서, 반도체 제조업계의 요구에 합치하는 층간절연막을 형성할 수 있게 되었지만, 이에 따라서, 오늘날에는, 우수한 연마 내성이나 높은 에칭 선택비를 부여할 수 있는 높은 막강도와 낮은 비유전율을 가지며, 또한 밀착성, 내약품성, 내애싱성(ashing resistance), 내플라즈마성, 내열성, 내흡습성, 안정성 등이 뛰어난 CMP 희생막이나 에칭·스토퍼막 등의 반도체 가공용 보호막을 형성하기 위한 재료의 제공이 요구되고 있다.
종래, 이들 보호막으로서는, 플라즈마 CVD(Plasma Chemical Vapor Deposition)에 의한 기상 성장법을 이용하여 형성되는 이산화 규소막(SiO2), 질화 규소막(SiN), 탄화 규소막(SiC), 탄화 질소 규소막(SiCN) 등이 일반적으로 이용되고 있다. 그러나, 이들 보호막은, 일반적으로 그 비유전율이 이산화 규소막에서 3.8 전후, 그 외의 막에서 4.0이상으로 높기 때문에, 예를 들어 상기의 층간절연막의 비유전율이 3.0 이하로 낮아도, 반도체 기판 전체의 실효 유전율이 높아져 버린다고 하는 결점을 가지고 있다.
이에 대해, 상기 보호막의 비유전율을 보다 낮게 하는 것 등을 목적으로 하여, 폴리카르보실란 등의 유기 규소 폴리머를 포함한 도포액 등을 이용하여, CMP 희생막이나 에칭·스토퍼막 등의 반도체 가공용 보호막을 형성하는 방법(소위, 도포법)도 일부 제안되고 있다(특허 문헌 4 및 특허 문헌 5 등에 기재). 그러나, 이러한 도포액을 이용하여 형성된 상기 보호막은, 그 비유전율이 3.0이상일 뿐만 아니라, 반드시 높은 막강도인 것을 얻을 수는 없기 때문에, 오늘날의 반도체 제조업 계로부터의 요구에 합치하고 있다고는 할 수 없다.
특허 문헌 1 : 일본 특개2004-149714호 공보
특허 문헌 2 : 일본 특개2004-153147호 공보
특허 문헌 3 : 일본 특원2004-141749호 출원명세서
특허 문헌 4 : 일본 특개2004-186610호 공보
특허 문헌 5 : 일본 특개2004-186611호 공보
[발명이 해결하고자 하는 과제]
이 기술 분야에 있어서의 반도체 제조업계로부터의 요구는 더욱 더 높아지고 있으며, 오늘날에는, 영 탄성률이 8.0GPa 이상(바람직하게는, 10.0 GPa 이상)의 높은 막강도와 3.0 이하의 낮은 비유전율을 가지며, 또한 밀착성, 내약품성, 내애싱성, 내플라즈마성, 내흡습성, 내열성, 안정성 등이 뛰어난 CMP 희생막이나 에칭·스토퍼막 등의 반도체 가공용 보호막을 형성하기 위한 재료의 제공이 요구되고 있다.
따라서, 본 발명자들은, 오늘날의 반도체 제조업계로부터의 요구에 합치한 재료를 구하여 예의 연구를 반복한 바, 본 발명자들이 저유전율 특성을 구비한 층간절연막의 형성을 목적으로 하여 개발한 상기의 특허 문헌 1에 기재된 도포액의 조제 원료로부터 특정의 것을 선택하여, 얻어지는 도포액의 조성 그 외를 어느 일정 범위로 조정한 재료(도포액)를 사용하면 더 좋은 것을 발견하여, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 높은 막강도(영 탄성률이 8.0GPa 이상)와 낮은 비유전율(비유전율이 2.7∼3.0)을 가지며, 또한 밀착성, 내약품성, 내애싱성, 내플라즈마성, 내열성, 내흡습성, 안정성 등이 뛰어난 반도체 가공용 보호막을 형성하기 위한 도포액 및 그 조제방법, 및 상기 도포액을 반도체 기판상에 형성된 층간절연막의 상부에 도포하여 얻어지는 반도체 가공용 보호막을 제공하는 것을 목적으로 하고 있다.
[과제를 해결하기 위한 수단]
본 발명에 따른 제1 반도체 가공용 보호막 형성용 도포액은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액으로서,
(a) 테트라알킬오르소실리케이트(TAOS) 및 하기 일반식(I)로 표시되는 알콕시실란(AS)을 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 얻어지는 규소 화합물,
XnSi(OR)4-n (I)
(식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
(b) 유기용매, 및
(c) 물
을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하고 있다.
또한, 본 발명에 따른 제2 반도체 가공용 보호막 형성용 도포액은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액으로서,
(a) 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 상기 일반식(I)로 표시되는 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 얻어지는 규소 화합물,
(b) 유기용매, 및
(c) 물
을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하고 있다.
이들 도포액에 있어서, 상기 테트라알킬오르소실리케이트(TAOS)는, 테트라에틸오르소실리케이트(TEOS), 테트라메틸오르소실리케이트(TMOS) 또는 그 혼합물인 것이 바람직하고, 또 상기 알콕시실란(AS)은, 메틸트리메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 또는 그 혼합물인 것이 바람직하다.
상기 규소 화합물로서는, 테트라메틸암모늄하이드로옥사이드(TMAOH)와 물에 더하여, 테트라프로필암모늄하이드로옥사이드(TPAOH)의 존재하에서 가수분해하여 얻어진 것도 사용할 수 있다.
상기 유기용매로서는, 프로필렌글리콜모노메틸에테르(PGME)를 포함한 유기용매인 것이 바람직하다.
상기 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 10000∼100000의 범위에 있는 것이 바람직하다.
또한, 상기 규소 화합물의 함유량은, 상기 액상 조성물에 대해 0.1∼10중량%의 범위에 있는 것이 바람직하다.
본 발명에 따른 제1 반도체 가공용 보호막 형성용 도포액의 조제방법은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액을 조제하는 방법으로서,
(a) 유기용매와 혼합된 테트라알킬오르소실리케이트(TAOS) 및 하기 일반식(I)로 표시되는 알콕시실란(AS)을, 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 규소 화합물을 포함한 액상 조성물을 조제하는 공정,
XnSi(OR)4-n (I)
(식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
(b) 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매의 적어도 일부를 프로필렌글리콜모노메틸에테르(PGME)와 용매 치환하는 공정,
(c) 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정하는 공정을 포함하는 것을 특징으로 하고 있다.
또한, 본 발명에 따른 제2 반도체 가공용 보호막 형성용 도포액의 조제방법은, 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액을 조제하는 방법으로서,
(a) 유기용매와 혼합된 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 유기용매와 혼합된 상기 일반식(I)로 표시되는 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 규소 화합물을 포함한 액상 조성물을 조제하는 공정,
(b) 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매의 적어도 일부를 프로필렌글리콜모노메틸에테르(PGME)와 용매 치환하는 공정,
(c) 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정하는 공정
을 포함하는 것을 특징으로 하고 있다.
이들 도포액의 조제방법에 있어서, 상기 공정(a)에서 사용되는 유기용매는, 메탄올, 에탄올, 프로판올 등의 알코올류인 것이 바람직하다.
상기 공정(a)에서 사용되는 테트라알킬오르소실리케이트(TAOS)는, 테트라에틸오르소실리케이트(TEOS), 테트라메틸오르소실리케이트(TMOS) 또는 그 혼합물인 것이 바람직하고, 상기 공정(a)에서 사용되는 알콕시실란(AS)은, 메틸트리메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 또는 그 혼합물인 것이 바람직하다.
상기 공정(a)에서 조제되는 액상 조성물로서는, 테트라메틸암모늄하이드로옥사이드(TMAOH)와 물에 더하여, 테트라프로필암모늄하이드로옥사이드(TPAOH)의 존재하에서 가수분해하여 얻어지는 규소 화합물을 포함하는 것도 사용할 수 있다.
또한, 상기 공정(b)에 있어서의 용매 치환은, 로터리 이베포레이터(rotary evaporator)를 이용하여 실시하는 것이 바람직하다.
한편, 본 발명에 따른 반도체 가공용 보호막은, 이하의 방법에 의해 반도체 기판상에 형성되는 것이 바람직하다.
(1) 본 발명에 따른 반도체 가공용 보호막 형성용 도포액을, 반도체 기판 또는 반도체 기판상에 형성된 층간절연막 등의 상부에 도포한 후, 상기 기판을 80∼350℃의 온도로 가열 처리하고, 350∼450℃의 온도로 더 소성하는 방법.
(2) 본 발명에 따른 반도체 가공용 보호막 형성용 도포액을, 반도체 기판 또는 반도체 기판상에 형성된 층간절연막 등의 상부에 도포한 후, 상기 기판을 80∼350℃의 온도로 가열 처리하고, 일렉트론 빔을 더 조사하여 큐어하는 방법.
이렇게 해서 얻어지는 반도체 가공용 보호막은, 상기 보호막중에 포함되는 세공의 평균 세공 지름이 3nm이하이고, 또한 2nm미만의 세공 지름을 가진 마이크로포어의 세공 용적율이 75%이상인 것이 바람직하고, 또한 상기 보호막중에 포함되는 세공의 최대 세공 지름은 10nm이하이며, 또한 2nm이상의 세공 지름을 가진 메소포어의 평균 세공 지름은 4nm이하인 것이 바람직하다.
상기 보호막의 영 탄성률은, 8.0GPa 이상인 것이 바람직하다. 또한, 상기 보호막의 비유전율은, 2.7∼3.0의 범위에 있는 것이 바람직하다.
또한, 상기 보호막의 바람직한 용도로서는, 층간절연막의 화학 기계 연마시에 이용되는 CMP 희생막이나 층간절연막의 에칭 가공시에 이용되는 에칭·스토퍼막 등이 있다.
[발명의 효과]
본 발명에 따른 반도체 가공용 보호막 형성용 도포액에 의하면, 영 탄성률(Young's Modulus)가 8.0GPa 이상, 더 상세하게는 10.0GPa 이상의 높은 막강도와 3.0 이하의 낮은 비유전율을 가진 반도체 가공용 보호막을 반도체 기판상에 형성할 수 있다. 더 상세하게는, 평균 세공 지름이 2nm이하이며, 또한 3nm미만의 세공 지름을 가진 마이크로포어의 세공 용적율이 75%이상인 세공을 포함한 보호막을 형성할 수 있고, 또한 최대 세공 지름이 10nm이하이고, 또한 2nm이상의 세공 지름을 가진 메소포어의 평균 세공 지름이 4nm이하인 세공을 포함한 보호막을 형성할 수 있다. 이에 더하여, 본 발명에 따른 상기 도포액에 의하면, 밀착성, 내약품성, 내애싱성, 내플라즈마성, 내열성, 내흡습성, 안정성 등이 뛰어난 보호막을 형성할 수 있다.
또한, 이렇게 해서 얻어지는 반도체 가공용 보호막, 즉 CMP 희생막이나 에칭·스토퍼막 등은, 오늘날의 반도체 제조업계의 요망에 충분히 대응하고 있으며, 적합하게 사용할 수 있는 것이다.
더 부언하면, 본 발명에 따른 상기 도포액을 사용하면, 상기의 특허 문헌 1에 기재된 저유전율 비정질 실리카계 피막 형성용 도포액을 이용하여 층간절연막을 형성하기 위한 설비(예를 들면, 핫 플레이트)를 그대로 사용할 수 있고, 또한 동일한 방법으로 반도체 가공용 보호막을 형성할 수 있다고 하는 이점을 가지고 있다.
도 1은, 실시예 5에서 시험제작된 반도체 기판의 개념적인 단면도를 나타낸다. 여기서, 에칭·스토퍼막(2) 및 CMP 희생막(4)은, 본 발명에 따른 반도체 가공용 보호막에 관한 것이다.
[부호의 설명]
1. 기판(실리콘 웨이퍼) 2. 에칭·스토퍼막
3. 층간절연막 4. CMP 희생막
5. 배리어 메탈층 6. Cu층(배선부)
[발명을 실시하기 위한 최선의 형태]
이하, 본 발명에 따른 반도체 가공용 보호막 형성용 도포액 및 그 조제방법에 대하여 구체적으로 설명한다. 본 발명에 따른 상기 도포액을 이용하여 형성되는 반도체 가공용 보호막에 대하여 구체적으로 더 설명한다.
〔반도체 가공용 보호막 형성용 도포액〕
본 발명에 따른 제1 반도체 가공용 보호막 형성용 도포액(도포액A)은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액으로서,
(a) 테트라알킬오르소실리케이트(TAOS) 및 하기 일반식(I)로 표시되는 알콕시실란(AS)을 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 얻어지는 규소 화합물,
XnSi(OR)4-n (I)
(식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
(b) 유기용매, 및
(c) 물
을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하고 있다.
또한, 본 발명에 따른 제2 반도체 가공용 보호막 형성용 도포액(도포액B)은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액으로서,
(a) 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 상기 일반식(I)로 표시되는 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하 고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 얻어지는 규소 화합물,
(b) 유기용매, 및
(c) 물
을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하고 있다.
여기서, 상기 테트라알킬오르소실리케이트(TAOS)로서는, 테트라메틸오르소실리케이트, 테트라에틸오르소실리케이트, 테트라프로필오르소실리케이트, 테트라이소프로필오르소실리케이트, 테트라부틸오르소실리케이트 등을 들 수 있다. 이 중에서도, 본 발명에서 사용되는 상기 테트라알킬오르소실리케이트(TAOS)로서는, 테트라에틸오르소실리케이트(TEOS), 테트라메틸오르소실리케이트(TMOS) 또는 그 혼합물인 것이 바람직하다.
상기 알콕시실란(AS)으로서는, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리이소프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리이소프로폭시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 트리메톡시실란, 트리에톡시실란, 트리이소프로폭시실란, 플루오르트리메톡시실란, 플루오르트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디메톡시실란, 디에톡시실란, 디플루오르디메톡시실란, 디플루오로디에톡시실란, 트리플루오르메틸트리메톡시실란, 트리플루오르메틸트리에톡시실란 등 을 들 수 있다. 이 중에서도, 본 발명에서 사용되는 알콕시실란(AS)으로서는, 메틸트리메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 또는 그 혼합물인 것이 바람직하다.
상기 규소 화합물로서는, 테트라메틸암모늄하이드로옥사이드(TMAOH)와 물에 더하여, 테트라프로필암모늄하이드로옥사이드(TPAOH)의 존재하에서 가수분해하여 얻어진 것이어도 좋다. 이 경우, 상기 테트라프로필암모늄하이드로옥사이드(TPAOH)는, 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)에 대한 중량비가 10/10이하, 바람직하게는 5/10이하에 있는 것이 바람직하다. 여기서, 상기 중량비가 10/10를 넘으면, 비유전율이 2.7 이하가 되지만, 피막의 막강도도 저하하여 반도체 가공용 보호막에 요구되는 영 탄성률을 달성하는 것이 어려워지기 때문에, 바람직하지 않다.
또한, 상기 유기용매로서는, 물과 상용성이 있고, 상기 규소 화합물을 분산시킬 수 있는 알코올류, 케톤류, 글리콜류, 글리콜에테르류, 에스테르류 등을 들 수 있다. 이 중에서도, 본 발명에서 사용되는 유기용매로서는, 프로필렌글리콜모노메틸에테르(PGME)를 포함한 유기용매, 더 상세하게는 메탄올, 에탄올, 프로판올 등의 알코올류와 프로필렌글리콜모노메틸에테르(PGME)와의 혼합물로 이루어진 유기용매인 것이 바람직하다. 특히, 에탄올과 프로필렌글리콜모노메틸에테르(PGME)와의 혼합물은, 상기 규소 화합물을 분산시켰을 때에, 안정성이 매우 좋기 때문에, 이들을 포함한 도포액의 수명을 길게 유지할 수 있으므로, 본 발명에서는, 이것을 사용하는 것이 바람직하다. 프로필렌글리콜모노메틸에테르(PGME)가 포함되어 있으 면, 도포액의 표면장력을 더 내릴 수 있다.
또한, 상기 물은, 불순물 이온을 포함하지 않는 순수 또는 초순수인 것이 바람직하다.
본 발명에 따른 도포액에 있어서, 상기 액상 조성물중에 포함되는 물의 양은, 상기 액상 조성물에 대해 35∼65중량%, 바람직하게는 40∼60중량%의 범위에 있다. 여기서, 물의 함유량이 35중량% 미만이면, 도포액의 안정성이 나쁘기 때문에 그 수명이 짧아지고, 또한 65중량%를 넘으면, 도포액의 표면장력이 높아져 실리콘 웨이퍼나 층간절연막 등의 도포면에서 도포액이 튕겨나와 결과적으로 상기 도포면 전체에 균일한 피막을 형성할 수 없게 된다.
상기 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 10000∼100000, 바람직하게는 20000∼60000의 범위에 있는 것이 바람직하다. 여기서, 이 수평균 분자량이 10000 미만이면, 상기 도포면 전체에 균일한 피막을 형성하는 것이 어려워지고, 또 100000을 넘으면, 도포액의 안정성이 나빠진다.
또한, 상기 규소 화합물의 함유량은, 상기 액상 조성물에 대해 0.1∼10중량%, 바람직하게는 0.5∼7중량%의 범위에 있는 것이 바람직하다. 여기서, 이 함유량이 0.1중량% 미만이면, 상기 도포면 전체에 균일한 피막을 원하는 막두께로 형성하는 것이 어려워진다. 또한, 이 함유량이 10중량%를 넘어도, 피막의 형성에는 특별히 문제는 없지만, 반도체 가공용 보호막으로서 필요한 막두께를 넘어 버리는 경우가 있다. 더 구체적으로는, CMP 희생막 형성용 도포액의 경우에는, 상기 규소 화합물을 1∼7중량%의 범위에서 포함하고 있는 것이 바람직하고, 또 에칭·스토퍼막 형성용 도포액의 경우에는, 상기 규소 화합물을 0.1∼4중량%의 범위에서 포함하고 있는 것이 바람직하다.
또한, 상기 유기용매는, 상기 액상 조성물을 구성하는 잔여 성분(밸런스 성분)이며, 그 함유량은 특별히 제한되는 것은 아니지만, 상기 액상 조성물에 대해 25∼64.9중량%의 범위에서 포함되어 있는 것이 바람직하다.
〔반도체 가공용 보호막 형성용 도포액의 조제방법〕
[도포액A]
본 발명에 따른 제1 반도체 가공용 보호막 형성용 도포액(도포액A)의 조제방법은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액을 조제하는 방법으로서,
(a) 유기용매와 혼합된 테트라알킬오르소실리케이트(TAOS) 및 하기 일반식(I)로 표시되는 알콕시실란(AS)을, 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 규소 화합물을 포함한 액상 조성물을 조제하는 공정,
XnSi(OR)4-n (I)
(식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
(b) 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매의 적어도 일부를 프로필렌글리콜모노메틸에테르(PGME)와 용매 치환하는 공정,
(c) 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정하는 공정
을 포함하는 것을 특징으로 하고 있다.
여기서, 상기 테트라알킬오르소실리케이트(TAOS)로서는, 테트라메틸오르소실리케이트, 테트라에틸오르소실리케이트, 테트라프로필오르소실리케이트, 테트라이소프로필오르소실리케이트, 테트라부틸오르소실리케이트 등을 들 수 있다. 이 중에서도, 본 발명에서 사용되는 상기 테트라알킬오르소실리케이트(TAOS)로서는, 테트라에틸오르소실리케이트(TEOS), 테트라메틸오르소실리케이트(TMOS) 또는 그 혼합물인 것이 바람직하다.
또한, 상기 알콕시실란(AS)으로서는, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리이소프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리이소프로폭시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 트리메톡시실란, 트리에톡시실란, 트리이소프로폭시실란, 플루오르트리메톡시실란, 플루오르트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디메톡시실란, 디에톡시실란, 디플루오르디메톡시실란, 디플루오로디에톡시실란, 트리플루오르메틸트리메톡시실란, 트리플루오르메틸트리에톡시 실란 등을 들 수 있다. 이 중에서도, 본 발명에서 사용되는 알콕시실란(AS)으로서는, 메틸트리메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 또는 그 혼합물인 것이 바람직하다.
또한, 상기의 특허 문헌 1에 기재된 저유전율 비정질 실리카계 피막 형성용 도포액의 조제방법에서는, 테트라프로필암모늄하이드로옥사이드(TPAOH), 테트라부틸암모늄하이드로옥사이드(TBAOH) 또는 그 혼합물로부터 선택된 테트라알킬암모늄하이드로옥사이드(TAAOH)가 사용되었지만, 본 발명에 따른 반도체 가공용 보호막 형성용 도포액의 조제시에는, 테트라메틸암모늄하이드로옥사이드(TMAOH)가 사용된다. 이것은, 이 테트라메틸암모늄하이드로옥사이드(TMAOH)에 의해서 조제된 반도체 가공용 보호막 형성용 도포액을 이용하면, 메소포어의 세공 용적율이 극단적으로 치밀한 막구조의 반도체 가공용 보호막을 형성할 수 있기 때문이다. 이에 따라, 본 발명에서는, 높은 막강도를 가진 반도체 가공용 보호막을 얻을 수 있다.
또한, 테트라메틸암모늄하이드로옥사이드(TMAOH)에 관해서는, 최근, 고순도화된 것이 시판되고 있으므로, 이것을 사용하는 것이 바람직하다.
그러나, 불순물로서 나트륨(Na)이나 칼륨(K) 등의 알칼리 금속 원소의 화합물로 이루어지는 불순물이 각각 원소 기준으로 50중량ppb보다 많이 포함되면, 반도체 기판을 구성하는 트랜지스터 부분으로 확산하고, 트랜지스터의 열화를 일으키는 경우가 있으며, 또한 브롬(Br)나 염소(Cl) 등의 할로겐원소의 화합물로 이루어지는 불순물이 각각 원소 기준으로 1중량ppm보다 많이 포함되면, 반도체 기판을 구성하는 알루미늄 배선이나 구리배선 등이 부식하고, 치명적인 손상을 주는 경우가 있 다. 또한, 이들 알칼리 금속 원소 화합물의 불순물이 50중량ppb보다 많이 포함되면, 테트라알킬오르소실리케이트(TAOS) 및 상기 일반식(I)로 표시되는 알콕시실란(AS)을 테트라메틸암모늄하이드로옥사이드(TMAOH)의 존재하에서 가수분해할 때에, 이 불순물이 촉매로서 작용하여, 결과적으로 얻어지는 규소 화합물이 제올라이트상(狀)의 결정성 실리카가 된다. 그 결과, 형성되는 실리카계 피막이 제올라이트 결정질이 되기 때문에, 그 피막 표면이 요철이 되어, 평활한 표면을 얻을 수 없는 경우가 있다.
따라서, 상기와 같은 불순물을 포함한 테트라메틸암모늄하이드로옥사이드(TMAOH) 밖에 입수할 수 없는 경우에는, 이들 불순물을 미리 상기 레벨까지 제거해 둘 필요가 있다. 즉, 본 발명에 사용하기 전에, 이것을 양이온 교환 수지 처리 공정 및 음이온 교환 수지 처리 공정에 제공함으로써, 그 중에 포함되는 나트륨(Na), 칼륨(K) 등의 알칼리 금속 원소의 화합물 및 브롬(Br), 염소(Cl) 등의 할로겐족원소의 화합물로 이루어지는 불순물을 실질적으로 제거하여 고순도화하는 것이 필요하다.
상기와 같이, 본 발명에 따른 반도체 가공용 보호막 형성용 도포액의 조제방법에서는, 테트라메틸암모늄하이드로옥사이드(TMAOH)가 사용되지만, 어느 일정량 이하라면, 테트라메틸암모늄하이드로옥사이드(TMAOH)에 더하여 테트라프로필암모늄하이드로옥사이드(TPAOH)를 사용할 수 있다. 즉, 상기 공정(a)에서 조제되는 액상 조성물은, 테트라메틸암모늄하이드로옥사이드(TMAOH), 테트라프로필암모늄하이드로옥사이드(TPAOH) 및 물의 존재하에서 가수분해하여 얻어지는 규소 화합물을 포함하 는 것이어도 좋다. 이 경우, 상기 테트라프로필암모늄하이드로옥사이드(TPAOH)의 사용량은, 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)에 대한 중량비가 10/10 이하, 바람직하게는 5/10이하에 있는 것이 바람직하다. 여기서, 상기 중량비가10/10를 넘으면, 비유전율이 2.7 이하가 되지만, 피막의 막강도도 저하하여 반도체 가공용 보호막에 요구되는 영 탄성률을 달성하는 것이 어려워지기 때문에, 바람직하지 않다.
또한, 상기 테트라프로필암모늄하이드로옥사이드(TPAOH)에 대해서도, 테트라메틸암모늄하이드로옥사이드(TMAOH)의 경우와 마찬가지로, 그 중에 포함되는 나트륨(Na), 칼륨(K) 등의 알칼리 금속 원소의 화합물 및 브롬(Br), 염소(Cl) 등의 할로겐족원소의 화합물로 이루어지는 불순물을 실질적으로 제거하여 고순도화한 것을 사용할 필요가 있다.
본 발명에서 사용되는, 상기 테트라알킬오르소실리케이트(TAOS)와 상기 알콕시실란의 몰비(TAOS/AS)는, SiO2 환산 기준으로 6/4∼2/8, 바람직하게는 5/5∼3/7의 범위에 있는 것이 바람직하다. 여기서, 상기 몰비(TAOS/AS)가 6/4를 넘으면, 얻어지는 실리카계 피막의 소수성이 나빠진다. 또한, 해당 몰비가 2/8미만이면, 충분한 막강도를 가진 실리카계 피막을 얻는 것이 어려워진다.
또한, 본 발명 방법에서 사용되는, 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물(TMAOH+TPAOH))과, 실리카계 피막 형성 성 분(TAOS+AS)과의 몰비(TMAOH/(TAOS+AS))(또는 몰비((TMAOH+TPAOH)/(TAOS+AS)))는, SiO2 환산 기준으로 1/10∼7/10, 바람직하게는 1/10∼6/10의 범위에 있는 것이 바람직하다. 여기서, 상기 몰비가 1/10미만이면, 템플릿재로서의 기능이 약하기 때문에, 피막중에 형성되는 세공(세공 용적)이 적어져, 3.0 이하의 비유전율을 가진 실리카계 피막을 얻는 것이 어려워진다. 또한, 해당 몰비가 7/10를 넘으면, 템플릿재로서의 기능이 강하기 때문에, 피막중에 형성되는 세공(세공 용적)이 많아지고, 8.0GPa 이상(특히, 10GPa 이상)의 영 탄성률로 이루어진 막강도의 실리카계 피막을 얻는 것이 어려워진다. 반도체 기판상에 실리카계 피막을 더 형성했을 경우, 상기 피막중에 일부 잔존하여, 반도체로서의 기능에 악영향을 미칠 가능성도 있다.
또한, 상기 공정(a)에서 사용되는 유기용매로서는, 알코올류, 케톤류, 글리콜류, 글리콜에테르류, 에스테르류, 탄화수소류 등을 들 수 있고, 보다 구체적으로는, 예를 들면 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤류, 에틸렌글리콜, 프로필렌글리콜, 헥실렌글리콜 등의 글리콜류, 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노프로필에테르 등의 글리콜에테르류, 초산메틸, 초산에틸, 유산메틸, 유산에틸 등의 에스테르류, 헥산, 시클로헥산, 옥탄 등의 탄화수소류나 톨루엔, 크실렌, 메시틸렌 등의 방향족 탄화수소류를 들 수 있다. 이 중에서도, 본 발명 방법에서는, 메탄올, 에탄올, 프로판올 등의 알코올류를 사용하는 것이 바람직하다. 특히, 에탄올은, 안전하고 분산성이 좋기 때문에, 본 발명에서는 이것을 사용하는 것이 바람직하다.
또한, 이 유기용매의 사용량은, 특별히 한정되는 것은 아니지만, 상기의 실리카계 피막 형성 성분(TAOS+AS)에 대한 중량 혼합비(유기용매/(TAOS+AS))가 1/1∼3/1, 바람직하게는 1/1∼2.5/1의 범위에 있는 것이 바람직하다.
그 다음에, 본 발명에 따른 상기 피막 형성용 도포액(도포액A)의 조제방법에 대하여, 구체적으로 더 설명한다.
공정(a)
상기 공정(a)는, 이하와 같은 형태로 실시하는 것이 바람직하다. 이에 따라, 상기 테트라알킬오르소실리케이트(TAOS) 및 상기 알콕시실란(AS)의 가수분해물인 규소 화합물을 포함한 액상 조성물을 얻을 수 있다.
(i) 테트라알킬오르소실리케이트(TAOS) 및 상기 일반식(I)로 표시되는 알콕시실란(AS)을 상기 유기용매와 혼합한 후, 10∼30℃의 온도로 이들 성분이 충분히 혼합할 때까지 100∼200rpm의 속도로 교반한다.
(ⅱ) 다음에, 교반하에 있는 상기 혼합 용액중에 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)를 5∼20분에 걸쳐 적하한 후, 10∼30℃의 온도로 30∼90분간, 100∼200rpm의 속도로 더 교반한다.
(ⅲ) 그 다음에, 30∼80℃의 온도로 가열한 후, 이 온도로 유지하면서 1∼72시간, 100∼200rpm의 속도로 교반한다.
이 경우, 상기에 나타내는 적하방법(즉, 상기 (i)에서 조제된 TAOS, AS 및 유기용매로 이루어진 혼합 용액중에, 상기 (ⅱ)의 TAAOH의 수용액을 적하하는 방 법)에 대신하여, 상기 (i)에서 조제된 테트라알킬오르소실리케이트(TAOS), 알콕시실란(AS) 및 유기용매로 이루어진 혼합 용액을, 상기와 같은 조건하(온도 10∼30℃, 교반속도 100∼200rpm)에서, 상기 (ⅱ)의 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)안에 30∼90분에 걸쳐 천천히 적하하여도 좋다. 상기 테트라알킬오르소실리케이트(TAOS), 상기 알콕시실란(AS) 및 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물)는, 각각 상기의 몰비가 되도록 혼합 또는 첨가하여 사용된다.
또한, 상기의 혼합 용액중에 적하되는 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)은, 증류수 또는 초순수중에 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물)를 5∼40중량%, 바람직하게는 10∼30중량%의 비율로 포함하고 있는 것이 바람직하다. 그러나, 이 수용액중에 포함되는 물은, 테트라알킬오르소실리케이트(TAOS) 및 알콕시실란(AS)의 가수분해 반응을 발생시키기 위해서 사용되므로, 그 가수분해 반응에 필요한 양을 포함해야만 한다. 한편, 이 가수분해 반응을 촉진시키기 위한 촉매로서는, 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드 (TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH))가 그 기능을 가지고 있으 므로, 특별히 그 외의 촉매(예를 들어, 암모니아)를 외부로부터 첨가할 필요는 없다. 상기 가수분해의 반응 조건으로서는, 30∼80℃, 바람직하게는 35∼60℃의 온도로, 교반하면서 1∼72시간, 바람직하게는 10∼48시간에 걸쳐 실시하는 것이 바람직하다.
이렇게 해서 얻어진 액상 조성물중에 포함되는 규소 화합물(TAOS 및 AS의 가수분해물)의 수평균 분자량은, 폴리에틸렌옥사이드 환산으로 10000∼100000, 바람직하게는 20000∼60000의 범위에 있는 것이 바람직하다. 이 수평균 분자량이 10000 미만이면, 상기 도포면 전체에 균일한 피막을 형성하는 것이 어려워지고, 또 100000을 넘으면, 도포액의 안정성이 나빠진다.
공정(b)
상기 공정(b)는, 일반적으로 사용되고 있는 로터리 이베포레이터를 이용하여, 이하와 같은 형태로 실시하는 것이 바람직하다. 이에 따라, 상기 공정(a)에서 사용된 유기 용매를, 상기의 새로운 유기용매로 용매 치환한 상기 규소 화합물을 포함한 액상 조성물을 얻을 수 있다.
(i) 상기 공정(a)에서 얻어진 액상 조성물을, 로터리 이베포레이터의 플라스크안에 넣고, 프로필렌글리콜모노메틸에테르(PGME) 또는 프로필렌글리콜모노메틸에테르(PGME)와 물과의 혼합 용액을 플라스크안에 더 넣는다.
(ⅱ) 그 다음에, 로터리 이베포레이터를 구동하여, 50∼90℃, 바람직하게는 60∼80℃의 온도 조건하, -0.05∼-0.1MPa, 바람직하게는 -0.08∼-0.1MPa의 감압 조건하에서, 상기 플라스크를 30∼120rpm, 바람직하게는 60∼90rpm의 속도로 회전시 킨다.
그렇게 하면, 상기 공정(a)에서 사용된 유기용매(예를 들면, 에탄올)와 물이 증발해 나가므로, 이것을 냉각하여 계 외부로 배출한다.
(ⅲ) 상기 조작(ⅱ)을 필요시간, 계속해서 실시함으로써, 상기 유기용매와 프로필렌글리콜모노메틸에테르(PGME)가 용매 치환된 액상 조성물을 얻을 수 있다.
또한, 상기 조작(i)에 있어서, 상기 공정(a)에서 얻어진 액상 조성물만을, 로터리 이베포레이터의 플라스크안에 넣고, 상기 조작(ⅱ)을 실시해서, 증발해 나가는 상기 유기용매와 물을 계 외부로 배출시키고, 그 후에, 상기 프로필렌글리콜모노메틸에테르(PGME) 또는 프로필렌글리콜모노메틸에테르(PGME)와 물과의 혼합 용액을 더하여, 상기의 용매 치환을 실시할 수도 있다. 그러나, 이 경우는, 상기 액상 조성물중에 포함되는 규소 화합물이 변성하기도 하므로, 주의를 요한다.
이 공정(b)에서는, 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매나 물, 또는 알콕시실란(AS) 등의 가수분해로 부생되는 알코올류 등이 분리·제거된다. 이 공정의 조작을 로터리 이베포레이터를 이용하여 실시하면, 상기의 용매 치환을 거의 완전하게 실시할 수도 있지만, 본 발명에서는, 반드시 이것을 완전하게 실시할 필요는 없다.
공정(c)
상기 공정(c)는, 이하와 같은 형태로 실시하는 것이 바람직하다. 이에 따라, 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정한 액상 조성물을 얻을 수 있다.
(i) 상기 공정(b)에서 얻어진 액상 조성물의 조성을 측정한다.
(ⅱ) 그 다음에, 이 액상 조성물에, 교반하면서 순수 혹은 초순수, 또는 프로필렌글리콜모노메틸에테르(PGME)의 수용액을 첨가하고, 상기 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 조정한다.
이렇게 해서, 상기 액상 조성물중에 포함되는 물의 양은, 상기 액상 조성물에 대해 35∼65중량%, 바람직하게는 40∼60중량%의 범위가 되도록 조정된다. 여기서, 물의 함유량이 35중량% 미만이면, 도포액의 안정성이 나쁘기 때문에 그 수명이 짧아지고, 또한 65중량%를 넘으면, 도포액의 표면장력이 높아져 실리콘 웨이퍼나 층간절연막 등의 도포면에서 도포액이 튕겨나와 결과적으로 상기 도포면 전체에 균일한 피막을 형성할 수 없게 된다.
또한, 상기 규소 화합물의 양은, 상기 액상 조성물에 대해 0.1∼10중량%, 바람직하게는 0.5∼7중량%의 범위가 되도록 조제하는 것이 바람직하다. 여기서, 이 함유량이 0.1중량% 미만이면, 상기 도포면 전체에 균일한 피막을 원하는 막두께로 형성하는 것이 어려워진다. 한편, 이 함유량이 10중량%를 넘어도, 피막의 형성에는 특별히 문제는 없지만, 반도체 가공용 보호막으로서 필요한 막두께를 넘어 버리는 경우가 있다. 더 구체적으로는, CMP 희생막 형성용 도포액을 조제하는 경우에는, 상기 규소 화합물의 함유량은, 1∼7중량%의 범위에 있는 것이 바람직하고, 또 에칭·스토퍼막 형성용 도포액을 조제하는 경우에는, 상기 규소 화합물의 함유량 은, 0.1∼4중량%의 범위에 있는 것이 바람직하다.
또한, 상기 유기용매는, 상기 액상 조성물을 구성하는 잔여 성분(밸런스 성분)이며, 그 함유량은 특별히 제한되는 것은 아니지만, 상기 액상 조성물에 대해서 25∼64.9중량%의 범위로 포함되어 있는 것이 바람직하다. 한편, 여기서 말하는 유기용매의 함유량은, 상기 공정(b)에서 용매 치환용으로 사용된 유기용매와 용매 치환되지 않고 잔존하고 있는 유기용매(상기 공정(a)에서 사용)과의 합계량을 의미한다.
이에 따라, 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액A를 얻을 수 있다.
[도포액B]
본 발명에 따른 제2 반도체 가공용 보호막 형성용 도포액(도포액B)의 조제방법은,
높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액을 조제하는 방법으로서,
(a) 유기용매와 혼합된 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 유기용매와 혼합된 상기 일반식(I)로 표시되는 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 규소 화합물을 포함한 액상 조성물을 조제하는 공정,
(b) 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매의 적 어도 일부를 프로필렌글리콜모노메틸에테르(PGME)와 용매 치환하는 공정,
(c) 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정하는 공정
을 포함하는 것을 특징으로 하고 있다.
여기서, 상기의 테트라알킬오르소실리케이트(TAOS), 알콕시실란(AS) 및 테트라알킬암모늄하이드로옥사이드(TAAOH)는, 도포액A의 조제용으로 예시한 것과 동일한 것을 사용할 수 있다.
또한, 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)는, 도포액A의 경우와 마찬가지로, 시판의 테트라메틸암모늄하이드로옥사이드를 양이온 교환수지 처리공정 및 음이온 교환수지 처리공정에 제공함으로써, 그 중에 포함되는 나트륨(Na), 칼륨(K) 등의 알칼리 금속 원소의 화합물 및 브롬(Br), 염소(Cl) 등의 할로겐족원소의 화합물로 이루어지는 불순물을 실질적으로 제거해 둘 필요가 있다. 즉, 이 중에 포함되는 나트륨(Na)이나 칼륨(K) 등의 알칼리 금속 원소의 화합물로 이루어지는 불순물의 함유량을 각각 원소 기준으로 50중량ppb 이하로 하고, 또한 브롬(Br)나 염소(Cl) 등의 할로겐원소의 화합물로 이루어지는 불순물의 함유량을 각각 원소 기준으로 1중량ppm 이하로 할 필요가 있다.
이 액상 조성물(도포액B)의 조제는, 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물을 혼합 하고, 필요에 따라서 그들 일부 또는 전부를 더 가수분해시키는 형태로 이루어진다.
여기서, 상기 알콕시실란(AS)을 미리 가수분해(또는 부분 가수분해)한 후에 혼합하는 경우에는, 상기 테트라알킬오르소실리케이트(TAOS)의 가수분해(또는 부분 가수분해)의 경우와 마찬가지로, 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)의 존재하에서 실시하는 것이 바람직하다.
이와 같이, 이 액상 조성물(도포액B)의 조제에 있어서도, 도포액A의 경우와 마찬가지로, 테트라메틸암모늄하이드로옥사이드(TMAOH)가 사용되지만, 어느 일정량 이하라면, 테트라메틸암모늄하이드로옥사이드(TMAOH)에 더하여 테트라프로필암모늄하이드로옥사이드(TPAOH)를 사용할 수 있다. 즉, 상기 공정(a)에서 조제되는 액상 조성물은, 테트라메틸암모늄하이드로옥사이드(TMAOH), 테트라프로필암모늄하이드로옥사이드(TPAOH) 및 물의 존재하에서 가수분해하여 얻어지는 규소 화합물을 포함하는 것이어도 좋다. 이 경우, 상기 테트라프로필암모늄하이드로옥사이드(TPAOH)의 사용량은, 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)에 대한 중량비가 10/10 이하, 바람직하게는 5/10이하인 것이 바람직하다. 여기서, 상기 중량비가 10/10를 넘으면, 비유전율이 2.7 이하가 되지만, 피막의 막강도도 저하하여 반도체 가공용 보호막에 요구되는 영 탄성률을 달성하는 것이 어려워지기 때문에, 바람직하지 않다.
또한, 상기 테트라프로필암모늄하이드로옥사이드(TPAOH)에 대해서도, 테트라메틸암모늄하이드로옥사이드(TMAOH)의 경우와 마찬가지로, 그 중에 포함되는 나트 륨(Na), 칼륨(K) 등의 알칼리 금속 원소의 화합물 및 브롬(Br), 염소(Cl) 등의 할로겐족원소의 화합물로 이루어지는 불순물을 실질적으로 제거하여 고순도화한 것을 사용할 필요가 있다.
이 액상 조성물(도포액B)의 조제에 사용되는 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물(TMAOH+TPAOH))는, 도포액A의 경우와 마찬가지로, 각 실리카계 피막 형성 성분, 즉 테트라알킬오르소실리케이트(TAOS) 및 알콕시실란(AS)에 대한 몰비(TMAOH/TAOS 및 TMAOH/AS)(또는 몰비((TMAOH+TPAOH)/TAOS) 및 ((TMAOH+TPAOH)/AS))가, 각각 SiO2 환산 기준으로 1/10∼7/10, 바람직하게는 1/ 10∼6/10의 범위가 되도록 첨가하는 것이 바람직하다. 따라서, 이들을 혼합한 후의 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물(TMAOH+TPAOH) )과 실리카계 피막 형성 성분(TAOS+AS)과의 몰비(TMAOH/(TAOS+AS)) (또는 몰비((TMAOH+TPAOH)/(TAOS+AS)))는, 도포액A의 경우와 마찬가지로, SiO2 환산 기준으로 1/10∼7/10, 바람직하게는 1/10∼6/10의 범위가 된다.
또한, 이들 성분을 혼합하는 경우, 도포액A의 경우와 마찬가지로, 상기 테트라알킬오르소실리케이트(TAOS)와 상기 알콕시실란(AS)의 몰비(TAOS/AS)가, SiO2 환산 기준으로 6/4∼2/8, 바람직하게는 5/5∼3/7의 범위가 되도록 혼합하는 것이 바람직하다. 그 다음에, 본 발명에 따른 상기 피막 형성용 도포액(도포액B)의 조제 방법에 대해서, 구체적으로 더 설명한다.
공정(a)
상기 공정(a)는, 이하와 같은 형태로 실시하는 것이 바람직하다. 이에 따라, 상기 테트라알킬오르소실리케이트(TAOS) 및 상기 알콕시실란(AS)의 가수분해물인 규소 화합물을 포함한 액상 조성물을 얻을 수 있다. 한편, 이 실시형태에는, 이하에 나타내는 '규소 화합물 조제법(1)'과 '규소 화합물 조제법(2)'이 있다.
규소 화합물 조제법(1)
(i) 테트라알킬오르소실리케이트(TAOS)를 유기용매와 혼합한 후, 10∼30℃의 온도로 이들 성분이 충분히 혼합할 때까지 100∼200rpm의 속도로 교반한다.
(ⅱ) 다음에, 교반하에 있는 상기 혼합 용액중에 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)를 5∼20분에 걸쳐 적하한 후, 10∼30℃의 온도로 30∼90분간, 100∼200rpm의 속도로 더 교반한다.
(ⅲ) 그 다음에, 30∼80℃의 온도로 가열한 후, 이 온도로 유지하면서 0.5∼72시간, 100∼200rpm의 속도로 교반하여, 상기 테트라알킬오르소실리케이트(TAOS)의 가수분해물 및/또는 부분 가수분해물을 포함한 혼합 용액을 조제한다.
(ⅳ) 계속해서, 상기 일반식(Ⅰ)로 나타나는 알콕시실란(AS) 또는 이것을 유기용매와 혼합한 것을, 상기 (ⅲ)에서 얻어진 혼합 용액중에 혼합한 후, 10∼30℃의 온도로 이들 성분이 충분히 혼합할 때까지 100∼200rpm의 속도로 교반한다.
(v) 다음에, 교반하에 있는 상기 혼합 용액중에 테트라메틸암모늄하이드로옥 사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)를 5∼20분에 걸쳐 적하한 후, 10∼30℃의 온도로 30∼90분간, 100∼200rpm의 속도로 더 교반한다.
(ⅵ) 그 다음에, 상기 (v)에서 얻어진 혼합 용액을 30∼80℃의 온도로 가열한 후, 이 온도로 유지하면서 10∼30시간, 100∼200rpm의 속도로 교반한다.
이 경우, 상기에 나타내는 적하방법(즉, 상기 (i)에서 조제된 TAOS 및 유기용매로 이루어진 혼합 용액중에 상기 (i)의 TMAOH의 수용액을 적하하는 방법)에 대신하여, 상기 (i)에서 조제된 테트라알킬오르소실리케이트(TAOS) 및 유기용매로 이루어진 혼합 용액을, 상기와 같은 조건하(온도 10∼30℃, 교반속도 100∼200rpm)에서, 상기 (ⅱ)의 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)중에 30∼90분에 걸쳐 천천히 적하하여도 좋다.
규소 화합물 조제법(2)
(i) 테트라알킬오르소실리케이트(TAOS)를 유기용매와 혼합한 후, 10∼30℃의 온도로 이들 성분이 충분히 혼합할 때까지 100∼200rpm의 속도로 교반한다.
(ⅱ) 다음에, 교반하에 있는 상기 혼합 용액중에 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)를 5∼20분에 걸쳐 적하한 후, 10∼30℃의 온도로 30∼90분간, 100∼200rpm의 속도로 더 교반한다.
(ⅲ) 그 다음에, 30∼80℃의 온도로 가열한 후, 이 온도로 유지하면서 0.5∼ 72시간, 100∼200rpm의 속도로 교반하여, 상기 테트라알킬오르소실리케이트(TAOS)의 가수분해물 및/또는 부분 가수분해물을 포함한 혼합 용액을 조제한다.
(ⅳ) 상기 일반식(Ⅰ)로 표시되는 알콕시실란(AS)을 유기용매와 더 혼합한 후, 10∼30℃의 온도로 이들 성분이 충분히 혼합할 때까지 100∼200rpm의 속도로 교반한다.
(v) 다음에, 교반하에 있는 상기 혼합 용액중에 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)를 5∼20분에 걸쳐 적하한 후, 10∼30℃의 온도로 30∼90분간, 100∼200rpm의 속도로 더 교반한다.
(ⅵ) 그 다음에, 30∼80℃의 온도로 가열한 후, 이 온도로 유지하면서 0.5∼72시간, 100∼200rpm의 속도로 교반하여, 상기 알콕시실란(AS)의 가수분해물 및/또는 부분 가수분해물을 포함한 혼합 용액을 조제한다.
(ⅶ) 다음에, 상기 (ⅲ)에서 얻어진 혼합 용액과 상기 (ⅵ)에서 얻어진 혼합 용액을 혼합한 후, 10∼30℃의 온도로 이들 성분이 충분히 혼합할 때까지 100∼200rpm의 속도로 교반한다.
(ⅷ) 필요에 따라 상기 (ⅶ)에서 얻어진 용액을 30∼80℃의 온도로 더 가열한 후, 이 온도로 유지하면서 10∼30시간, 100∼200rpm의 속도로 교반한다.
이 경우, 상기에 나타내는 적하방법(즉, 상기 (ⅰ)에서 조제된 TAOS 및 유기용매로 이루어진 혼합 용액중에 상기 (ⅱ)의 TMAOH의 수용액을 적하함과 동시에, 상기 (ⅳ)에서 조제된 AS 및 유기용매로 이루어진 혼합 용액중에 상기 (v)의 TMAOH 의 수용액을 적하하는 방법)에 대신하여, 상기 (ⅰ)에서 조제된 테트라알킬오르소실리케이트(TAOS) 및 유기용매로 이루어진 혼합 용액을, 상기와 같은 조건하(온도 10∼30℃, 교반 속도 100∼200rpm)에서 상기 (ⅱ)의 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)중에 30∼90분에 걸쳐 천천히 적하함과 동시에, 상기 (ⅳ)에서 조제된 알콕시실란(AS) 및 유기용매로 이루어진 혼합 용액을, 상기와 같은 조건하(온도 10∼30℃, 교반속도 100∼200rpm)에서, 상기 (v)의 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)중에 30∼90분에 걸쳐 천천히 적하하여도 좋다. 여기서, 상기 테트라알킬오르소실리케이트(TAOS), 상기 알콕시실란(AS) 및 상기 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물))는, 각각 상기의 몰비가 되도록 혼합 또는 첨가하여 사용된다.
상기의 유기용매로서는, 도포액A의 조제용으로 예시한 것과 동일한 것을 사용할 수 있다. 여기서, 상기 테트라알킬오르소실리케이트(TAOS) 및 상기 알콕시실란(AS)과 혼합하는 각각의 유기용매는, 그 종류(예를 들어, 알코올류)가 동일하면 달라도 좋지만, 가능한 한 동일한 것임이 바람직하다.
또한, 이 유기용매의 사용량은, 특히 한정되는 것은 아니지만, 도포액A의 경우와 마찬가지로, 상기의 각 실리카계 피막 형성 성분(TAOS 및 AS)에 대한 중량 혼 합비(유기용매/(TAOS+AS))가 1/1∼3/1, 바람직하게는 1/1∼2.5/1의 범위에 있는 것이 바람직하다. 따라서, 이들을 혼합한 후의 유기용매와 실리카계 피막 형성 성분(TAOS+AS)의 중량 혼합비(유기용매/(TAOS+AS))는, 도포액A의 경우와 마찬가지로, 1/1∼3/1, 바람직하게는 1/1∼2.5/1의 범위가 된다.
또한, 상기의 혼합 유기용매중에 적하되는 테트라메틸암모늄하이드로옥사이드(TMAOH)의 수용액(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합 수용액)은, 도포액A의 경우와 마찬가지로, 증류수 또는 초순수중에 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH)의 혼합물)를 5∼40중량%, 바람직하게는 10∼30중량%의 비율로 포함하고 있는 것이 바람직하다.
상기 가수분해의 반응 조건으로서는, 도포액A의 경우와 마찬가지로, 30∼80℃, 바람직하게는 35∼60℃의 온도로, 교반하면서 0.5∼72시간, 바람직하게는 10∼48시간에 걸쳐 실시하는 것이 바람직하다. 이 경우, 상기 규소 화합물 조제법(1) 및 (2)에 있어서, 상기 테트라알킬오르소실리케이트(TAOS) 또는 알콕시실란(AS)을 단독으로 가수분해하는 시간은 짧아도 좋지만, 다음의 스텝에서는 이들이 완전하게 가수분해하는 정도의 시간(예를 들어, 10∼30시간)에 걸쳐 실시하는 것이 바람직하다.
이렇게 해서 얻어진 액상 조성물중에 포함되는 규소 화합물(TAOS 및 AS의 가수분해물)의 수평균 분자량은, 도포액A의 경우와 마찬가지로, 폴리에틸렌옥사이드 환산으로 10000∼100000, 바람직하게는 20000∼60000의 범위에 있는 것이 바람직하다.
공정(b)
상기 공정(b)는, 도포액A의 경우와 마찬가지로, 이하와 같은 형태로 실시하는 것이 바람직하다. 이에 따라, 상기 공정(a)에서 사용된 유기용매를, 상기의 새로운 유기용매로 용매 치환한 상기 규소 화합물을 포함한 액상 조성물을 얻을 수 있다.
(ⅰ) 상기 공정(a)에서 얻어진 액상 조성물을, 로터리 이베포레이터의 플라스크안에 넣고, 프로필렌글리콜모노메틸에테르(PGME), 또는 프로필렌글리콜모노메틸에테르(PGME)와 물과의 혼합 용액을 플라스크안에 더 넣는다.
(ⅱ) 그 다음에, 로터리 이베포레이터를 구동하여, 50∼90℃, 바람직하게는 60∼80℃의 온도 조건하, -0.05∼-0.1MPa, 바람직하게는 -0.08∼-0.1MPa의 감압 조건하에서, 상기 플라스크를 30∼120rpm, 바람직하게는 60∼90rpm의 속도로 회전시킨다. 그렇게 하면, 상기 공정(a)에서 사용된 유기용매(예를 들면, 에탄올)와 물이 증발해 나가므로, 이것을 냉각하여 계 외부로 배출한다.
(ⅲ) 상기 조작(ⅱ)를 필요 시간, 계속해서 실시함으로써, 상기 유기용매와 프로필렌글리콜모노메틸에테르(PGME)가 용매 치환된 액상 조성물을 얻을 수 있다.
또한, 상기 조작(i)에 있어서, 상기 공정(a)에서 얻어진 액상 조성물만을, 로터리 이베포레이터의 플라스크안에 넣고, 상기 조작(ⅱ)을 실시해서, 증발해 나가는 상기 유기용매와 물을 계 외부로 배출시키고, 그 후에, 상기 프로필렌글리콜 모노메틸에테르(PGME), 또는 프로필렌글리콜모노메틸에테르(PGME)와 물과의 혼합 용액을 더하여, 상기의 용매 치환을 실시할 수도 있다. 그러나, 이 경우는, 상기 액상 조성물중에 포함되는 규소 화합물이 변성하기도 하므로, 주의를 요한다.
이 공정(b)에서는, 도포액A의 경우와 마찬가지로, 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매나 물, 또는 알콕시실란(AS) 등의 가수분해로 부생되는 알코올류 등이 분리·제거된다. 이 공정의 조작을 로터리 이베포레이터를 이용하여 실시하면, 상기의 용매 치환을 거의 완전하게 실시할 수도 있지만, 본 발명에서는, 반드시 이것을 완전하게 실시할 필요는 없다.
공정(c)
상기 공정(c)은, 도포액A의 경우와 마찬가지로, 이하와 같은 형태로 실시하는 것이 바람직하다. 이에 따라, 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정한 액상 조성물을 얻을 수 있다.
(i) 상기 공정(b)에서 얻어진 액상 조성물의 조성을 측정한다.
(ⅱ) 그 다음에, 이 액상 조성물에, 교반하면서 순수 혹은 초순수, 또는 프로필렌글리콜모노메틸에테르(PGME)의 수용액을 첨가하고, 상기 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 조정한다.
이렇게 해서, 상기 액상 조성물중에 포함되는 물의 양은, 도포액A의 경우와 마찬가지로, 상기 액상 조성물에 대해 35∼65중량%, 바람직하게는 40∼60중량%의 범위가 되도록 조정된다.
또한, 상기 규소 화합물의 양은, 도포액A의 경우와 마찬가지로, 상기 액상 조성물에 대해 0.1∼10중량%, 바람직하게는 0.5∼7중량%의 범위가 되도록 조제하는 것이 바람직하다. 더 구체적으로는, CMP 희생막 형성용 도포액을 조제하는 경우에는, 상기 규소 화합물의 함유량은, 1∼7중량%의 범위에 있는 것이 바람직하고, 또 에칭·스토퍼막 형성용 도포액을 조제하는 경우에는, 상기 규소 화합물의 함유량은, 0.1∼4중량%의 범위에 있는 것이 바람직하다.
또한, 상기 유기용매는, 도포액A의 경우와 마찬가지로, 상기 액상 조성물을 구성하는 잔여 성분(밸런스 성분)으로서, 그 함유량은 특별히 제한되는 것은 아니지만, 상기 액상 조성물에 대해 25∼64.9중량%의 범위에서 포함되어 있는 것이 바람직하다.
이에 따라, 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액B를 얻을 수 있다.
〔반도체 가공용 보호막의 형성 방법〕
본 발명에 따른 반도체 가공용 보호막의 형성 방법으로서는,
(1) 상기의 반도체 가공용 보호막 형성용 도포액을, 반도체 기판 또는 반도체 기판상에 형성된 층간절연막 등의 상부에 도포한 후, 상기 기판을 80∼350℃의 온도로 가열 처리하고, 350∼450℃의 온도로 더 소성하는 방법(피막 형성 방법 A),
(2) 상기의 반도체 가공용 보호막 형성용 도포액을, 반도체 기판 또는 반도 체 기판상에 형성된 층간절연막 등의 상부에 도포한 후, 상기 기판을 80∼350℃의 온도로 가열 처리하고, 일렉트론 빔을 더 조사하여 큐어하는 방법(피막 형성 방법 B)등이 있다.
이하에, 이러한 피막 형성 방법에 대하여, 구체적으로 설명한다.
[피막 형성 방법 A]
도포공정
일반적으로, 피막 형성용 도포액을 기판상에 도포하기 위해서는, 스핀 코트법, 딥 코트법, 롤 코트법, 전사법 등의 도포 방법이 채용되고 있지만, 본 발명에서도, 이러한 종래 공지의 방법을 이용하여 반도체 가공용 보호막 형성용 도포액을 도포할 수 있다. 이 중에서도, 반도체 기판상 등에 피막 형성용 도포액을 도포하는 경우에는, 스핀 코트법이 적합하고, 도포 막두께의 균일성이나 저발진성 등에 우수하다. 따라서, 본 발명에서는, 이 스핀 코트법에 의한 도포법을 채택하는 것이 바람직하지만, 대구경의 반도체 기판상 등에 도포하는 경우에는, 전사법 등을 채택해도 좋다.
가열공정
이렇게 해서 반도체 기판상에 도포된 피막은, 80∼350℃의 온도에서 가열 처리된다.
여기서, 이 가열 처리를, 350℃를 넘은 온도로 실시하면, 상기의 도포 피막중에 포함되는 유기용매가 급격하게 증발하고, 피막중에 비교적, 큰구멍지름의 세공이나 공극을 형성해 버리기도 하므로, 그 피막 강도가 저하하는 경우가 있다. 따라서, 이 가열 처리는, 필요에 따라 그 온도를 80∼350℃의 범위에서 단계적으로 높여 실시하는 것이 바람직하다. 예를 들면, 150℃의 온도로 1분간, 250℃의 온도에서 1분간, 350℃의 온도에서 1분간 등의 단계적 온도로 더 가열 처리하는 방법 등이다. 또한, 이 가열 처리를 80℃ 미만의 온도로 실시하면, 상기의 도포 피막중에 포함되는 유기용매의 대부분이 증발하지 않고 그대로 피막중에 남아 버리는 경우가 많아, 이 가열 처리의 목적을 달성할 수 없을 뿐만 아니라, 형성되는 피막의 막두께에 불균일이 발생하는 경우가 있다.
또한, 이 가열 처리는, 피막의 막두께 등에 따라서 다르지만, 1∼10분, 바람직하게는 2∼5분에 걸쳐 실시하는 것이 바람직하다.
또한, 이 가열 처리는, 불활성 가스로서의 질소 가스 분위기하 또는 공기 분위기하에서 실시할 수 있다. 이것은, 이 처리가 350℃이하와 같은 비교적, 낮은 온도 조건하에서 단시간에 이루어지므로, 비록 산소를 비교적 다량으로 포함하고 있는 공기 분위기하에서 가열 처리하더라도 반도체 기판상에 배치된 금속 배선에 대해 금속 산화 등에 의해 손상이 되지 않기 때문이다. 또한, 미량의 산소가 피막중에 들어갈 가능성이 높아지므로, 후단의 소성처리 공정에서 처리하는 과정에서 Si-O-Si결합의 가교가 진행된 실리카계 피막이 생성되어 내흡습성(소수성)과 높은 막강도를 가진 반도체 가공용 보호막을 형성하기 쉬워진다.
이렇게 해서 가열 처리를 실시하면, 상기의 도포 피막중에 포함되는 유기용매가 증발하는 동시에, 상기 피막중에 포함되는 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하 이드로옥사이드(TPAOH))가 분해하여 이탈하고, 또 한편으로는 고형 성분인 실리카계 피막 형성 성분의 중합이 진행되어 경화하는 동시에, 가열의 과정에서 집합체의 용해 점도가 저하하여 피막의 리플로우성이 증대하여, 얻어지는 피막의 평탄성이 향상하는 결과가 된다. 한편, 이 가열 처리는, 상기의 도포 공정으로 얻어진 기판을 낱장식의 핫 플레이트상에 얹어 놓고 실시하는 것이 바람직하다.
소성공정
이어서, 상기의 가열 처리가 실시된 피막은, 불활성 가스의 분위기하에서, 350∼450℃의 온도에서 소성처리된다.
상기 불활성 가스로서는, 질소 가스를 이용하는 것이 바람직하고, 필요에 따라서, 여기에 산소 가스 또는 공기를 더 첨가하여, 소량의 산소(예를 들면, 500∼10000용량ppm 정도의 산소)를 포함한 불활성 가스를 이용하여도 좋다.(국제 출원 공개 WO 01/48806 A1공보 등에 기재.)
상기 소성온도는, 상기의 피막 형성용 도포액의 조제시에 사용되는 테트라메틸암모늄하이드로옥사이드(TMAOH)(또는 테트라메틸암모늄하이드로옥사이드(TMAOH)와 테트라프로필암모늄하이드로옥사이드(TPAOH))의 양이나 그 도포액의 조성, 또는 형성해야 할 보호막의 종류(CMP 희생막이나 에칭·스토퍼막 등) 등에 따라서도 다르지만, 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 얻기 위해서는, 350∼450℃의 온도 범위로부터 선택하는 것이 바람직하다.
여기서, 소성처리의 온도가 350℃ 미만이면, 실리카계 피막 형성 성분의 전구체의 가교가 진행되기 어렵기 때문에 충분한 피막 강도를 가진 피막을 얻을 수 없고, 또한 이 소성처리의 온도가 450℃를 넘으면, 반도체 기판을 구성하는 알루미늄 배선이나 구리배선 등이 산화되거나 혹은 용해되거나 하여, 해당 배선층에 치명적인 손상을 가하는 경우가 있다.
또한, 이 소성처리는, 피막 형성용 도포액의 조성이나 형성해야 할 보호막의 종류(CMP희생막이나 에칭·스토퍼막 등)나 피막의 막두께 등에 따라서 다르지만, 5∼90분, 바람직하게는 10∼60분에 걸쳐 실시하는 것이 바람직하다.
또한, 이 소성처리는, 상기 가열 공정의 경우와 마찬가지로, 낱장식의 핫 플레이트상에 기판을 얹어 실시하는 것이 바람직하다.
이렇게 해서 얻어지는 반도체 가공용 보호막의 막두께는, 형성해야 할 보호막의 종류 등에 따라서 다르고, CMP 희생막에서는 50∼200nm의 범위에 있고, 또 에칭·스토퍼막에서는 20∼100nm의 범위에 있는 것이 바람직하다.
[피막 형성 방법 B]
도포공정
본 발명에 따른 상기 도포액은, 상기 피막 형성 방법 A의 경우와 마찬가지로, 기판상에 도포된다.
가열공정
이렇게 해서 기판상에 도포된 피막은, 상기 피막 형성 방법 A의 경우와 마찬가지로, 80∼350℃의 온도에서 가열 처리된다.
큐어공정
그 다음에, 상기의 가열 처리가 실시된 피막은, 불활성 가스 분위기하에서 일렉트론 빔을 조사함으로써 큐어(경화 처리)된다.
조사되는 일렉트론 빔은, 가속 전압이 10∼26kV의 범위에 있는 것이 바람직하다. 여기서, 가속 전압이 26kV를 넘으면, 실리콘 기판(실리콘 웨이퍼)이나 그 위에 형성되는 실리카계 피막 등에의 손상이 커지거나, 또는 상기 피막의 비유전율이 소망치(3.0 이하)보다 커져 버리는 경우가 있다. 또한, 가속 전압이 10kV 미만이면, 원하는 피막 강도(예를 들면, 영 탄성률이 10GPa 이상)를 가진 실리카계 피막을 얻을 수 없는 경우가 있다.
또한, 일렉트론 빔의 조사선량은, 50∼1000μC/cm2, 바람직하게는 300∼600μC/cm2의 범위에 있는 것이 바람직하다. 여기서, 조사선량이 1000μC/cm2를 넘으면, 형성되는 실리카계 피막의 비유전율이 소망치(3.0 이하)보다 커져 버리는 경우가 있고, 또 50μC/cm2 미만이면, 원하는 피막 강도(예를 들면, 영 탄성률이 10GPa 이상)를 가진 실리카계 피막을 얻을 수 없는 경우가 있다.
또한, 이 일렉트론 빔의 조사는, 280∼410℃, 바람직하게는 300∼400℃의 온도로 가열된 불활성 가스, 예를 들어 질소 가스의 분위기하에서 실시하는 것이 바람직하다. 여기서, 이 온도가 410℃를 넘으면, 반도체 기판을 구성하는 알루미늄 배선이나 구리배선 등이 산화되거나 혹은 용해되거나 하여, 상기 배선층에 치명적인 손상을 가하는 경우가 있다. 또한, 이 온도가 280℃미만이면, 실리카계 피막 형성 성분의 전구체의 가교가 진행되기 어렵기 때문에 충분한 피막 강도를 가진 피막을 얻을 수 없는 경우가 있다.
또한, 이 큐어 처리는, 피막 형성용 도포액의 종류나 피막의 막두께 등에 따라서 다르지만, 5∼90분, 바람직하게는 10∼60분에 걸쳐 실시하는 것이 바람직하다. 또한, 이 큐어 처리는, 상기 가열 공정의 경우와 마찬가지로, 낱장식의 핫 플레이트상에 기판을 실어 실시하는 것이 바람직하다.
이렇게 해서 얻어지는 반도체 가공용 보호막의 막두께는, 형성해야 할 보호막의 종류 등에 따라 다르고, CMP 희생막에서는 50∼200nm의 범위에 있고, 또 에칭·스토퍼막에서는 20∼100nm의 범위에 있는 것이 바람직하다.
〔반도체 가공용 보호막〕
본 발명에 따른 반도체 가공용 보호막은, 상기의 피막 형성 방법으로부터 얻어지는 피막으로, 영 탄성률이 8.0GPa 이상, 더 상세하게는 10.0 GPa 이상의 높은 막강도를 가지며, 또는 비유전율이 3.0 이하, 더 상세하게는 2.7∼3.0의 저유전율 특성을 구비하고 있다.
즉, 본 발명에 따른 반도체 가공용 보호막 형성용 도포액에 의하면, 피막중에 포함되는 세공의 평균 세공 지름이 3nm이하이고, 또한 2nm이하의 마이크로포어의 세공 용적율이 75%이상인 세공을 포함한 피막을 형성할 수 있으며, 또한 최대 세공 지름이 10nm이하이고, 또한 2nm이상의 세공 지름을 가진 메소포어의 평균 세공 지름이 4nm이하인 세공을 포함한 피막을 형성할 수 있다. 이에 따라, 상기의 같은 특성을 구비한 반도체 가공용 보호막을 얻을 수 있다.
이에 더하여, 본 발명에 따른 상기 도포액에 의하면, 이하에 나타내는 특성을 가진 반도체 가공용 보호막을 형성할 수 있다.
(1) 상기 보호막은, 피막 표면의 거칠기(Rms)가 1nm이하인 평활한 표면을 가지고 있다(이 표면 거칠기는, 원자간력 현미경 AFM로 측정된 값의 제곱 평균 거칠기이다). 이것은, 제올라이트 피막이 가진 MFI 결정 구조 등의 X선회절 피크를 갖지 않는 비정질의 실리카계 피막인 것에 의한다.
(2) 상기 보호막은, 그 자체가 내흡습성(소수성)이 뛰어난 피막이므로, 비록 포화 수증기를 포함한 공기 분위기하에 방치해도, 제올라이트 피막과 같이 비유전율의 악화(즉, 비유전율의 증가)를 초래하는 경우가 없다.
(3) 상기 보호막은, 층간절연막 등의 피막 형성면과의 밀착성, 내알칼리성 등의 내약품성이나 내크랙성이 뛰어나고, 또는 레지스터 처리시의 내애싱성이나 비어 홀 작성시의 내플라즈마성(내열성) 등에도 뛰어난 특성을 구비하고 있다.
따라서, 본 발명에서는, 오늘날의 반도체 제조업계로부터의 요구에 합치한 CMP 희생막이나 에칭·스토퍼막 등의 반도체 가공용 보호막을 제공할 수 있다.
이하에, 본 발명을 실시예에 기초하여 상세하게 설명하는데, 본 발명은 이러한 실시예에 한정되는 것은 아니다.
실시예 1
테트라에틸오르소실리케이트(TEOS, 타마 화학공업(주) 제조), 메틸트리메톡시실란(MTMS, 신에츠 화학공업(주) 제조) 및 99.5중량%농도의 에탄올(ETOH, 와코순약(주) 제조)을 표 1에 나타내는 비율로 혼합하고, 이 혼합 용액을 20℃의 온도로 유지하여, 150rpm의 속도로 30분간교반하였다.
이들 혼합 용액에, 표 1에 나타내는 테트라메틸암모늄하이드로옥사이드((TMAOH, 타마 화학(주) 제조))의 수용액을 10분에 걸쳐 적하하고, 20℃의 온도로 200rpm의 속도로 1시간 더 교반하였다. 그 후, 50℃의 온도로 가열하고, 이 온도 조건하에서 200rpm의 속도로 교반하면서 20시간, 상기의 실리카계 피막 형성 성분(TEOS 및 MTMS)의 가수분해를 실시하였다. 한편, 여기서 사용한 테트라메틸암모늄하이드로옥사이드(TMAOH) 중의 불순물의 함유량은, 원소 기준으로 나트륨 10중량ppb이하(검출 한계), 칼륨 10중량ppb(검출 한계), 브롬 1중량ppm 이하 및 염소 1중량ppm 이하였다.
그 다음에, 이렇게 해서 얻어진 실리카계 피막 형성 성분의 가수분해물(규소 화합물)을 포함한 혼합 용액을 로터리 이베포레이터(시바타 과학(주) 제 R-114)의 플라스크안에 넣고, 순수 50중량% 및 프로필렌글리콜모노메틸에테르 50중량%를 포함한 혼합 용매를 표 1에 나타내는 비율로 더 넣어, 상기 혼합 용액에 포함되는 에탄올을 프로필렌글리콜모노메틸에테르(PGME, 교와 발효 케미컬(주) 제조)와 용매 치환하는 공정에 제공하였다. 이 때, 로터리 이베포레이터는, 온도 70℃, 압력 0.09MPa(감압 상태)의 조건하에서, 상기 플라스크를 70rpm의 속도로 회전시키면서 조작하였다.
그 결과, 상기의 규소 화합물, 프로필렌글리콜모노메틸에테르, 에탄올 및 물을 표 1에 나타내는 비율로 포함한 액상 조성물을 얻을 수 있었다.
그 다음에, 이러한 액상 조성물로부터 100g씩 꺼내고, 이들에 순수 및/또는 프로필렌글리콜모노메틸에테르를 첨가하여, 각각의 액상 조성물중에 포함되는 물의 양과 규소 화합물의 양을 조정한 후, 200rpm의 속도로 1시간 교반하였다. 이에 따라, 표 2에 나타내는 조성으로 이루어진 액상 조성물(피막 형성용 도포액)을 얻었다. 한편, 표 2에 나타내는 규소 화합물의 함유율(중량%)은, 상기 액상 조성물의 일부를 150℃의 온도 조건하에서 건조하여 얻어지는 잔류 고형물의 양으로부터 환산한 것이다.(상기 액상 조성물을 150℃의 온도 조건하에서 건조하면, 상기 액상 조성물중에 포함되는 유기용매와 물은 그대로 증발하고, 테트라메틸암모늄하이드로옥사이드(TMAOH) 등은 분해하여 더 증발하므로, 규소 화합물만이 고형분으로서 남게 된다. 한편, 이하도 동일하다.) 또한, 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 나타낸 것이다.
이렇게 해서 얻어진 피막 형성용 도포액 5ml를, 종래 공지의 스핀 코트법(동경 엘렉트론(주) 제조 ACT-8)을 이용하여 8인치 사이즈의 실리콘 웨이퍼 상에 적하하여, 2000rpm의 속도로 20초간, 도포 처리를 실시하였다. 이러한 조작을 반복하여 실시하여, 도포 처리를 실시한 복수매의 기판을 얻었다.
다음에, 이들 기판을 낱장식의 핫 플레이트(동경 일렉트론(주) 제조) 상에 얹어놓고, 질소 가스 분위기하에서, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올) 등이 증발해 나가므로, 이들을 계 외부로 배출하였다.
또한, 이들 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하에서, 400℃의 온도에서 30분간, 소성처리를 실시하였다. 다음에, 이들 기판(실시예 기판(1)∼(5))를 실온 가까이의 온도까지 냉각한 후, 계 외부로 꺼냈다.
이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 기판상에 형성된 실리카계 피막의 (i) 평균 세공 지름(질소 흡착법, Quantachrome 사제, Autosorb-l), (ⅱ) 세공 분포(2nm미만의 마이크로포어 및 2nm이상의 메소포어의 세공 용적율, 질소 흡착법, Quantachrome 사제, Autosorb-l), (ⅲ) 피막 강도(영 탄성률 Young's Modulus, 나노 인덴테이션법, MTS Systems 사제 나노인덴터-DCM), (ⅳ) 비유전율(수은 프로브법, 주파수 1MHz, Solid State Measurements 사제 SSM495) 및 (V) 산소 플라즈마 조사 전후에 있어서의 피막의 수분 흡착량 변화(TDS법:Desorption Mass-Spectroscopy, 전자 과학(주) 제조 EMD-1000)를 측정하였다. 그 결과를 표 3에 나타낸다.
한편, 이 실시예 1에서 사용된 상기의 처리 장치 및 측정·분석 장치에 대해서는, 이하에 나타내는 실시예 2∼4 및 비교예 1∼2에서도 동일한 것을 사용하였다.
[표 1] 액상 조성물의 조제
Figure 112007034709936-PCT00001
실시예 2
테트라메틸오르소실리케이트 41.4g(TMOS, 타마 화학공업(주) 제조), 메틸트리메톡시실란 85.5g(MTMS, 신에츠 화학공업(주) 제조) 및 99.5중량% 농도의 에탄올 476.6g(ETOH, 와코순약(주) 제조)을 혼합하고, 이 혼합 용액을 20℃의 온도로 유지하여, 150rpm의 속도로 30분간 교반하였다.
이 혼합 용액에, 실시예 1에서 사용한 테트라메틸암모늄하이드로옥사이드 수용액 186.2g(7.8중량%의 TMAOH를 포함한다)를 10분에 걸쳐 적하하고, 20℃의 온도로 150rpm의 속도로 1시간 더 교반하였다. 그 후, 50℃의 온도로 가열하고, 이 온도 조건하에서 200rpm의 속도로 교반하면서 20시간, 상기의 실리카계 피막 형성 성분(TMOS 및 MTMS)의 가수분해를 실시하였다.
그 다음에, 실시예 1과 동일한 조건하에서, 이렇게 해서 얻어진 실리카계 피막 형성 성분의 가수분해물(규소 화합물)을 포함한 혼합 용액을 로터리 이베포레이터(시바타 과학(주) 제조 R-114)의 플라스크안에 넣고, 순수 50중량% 및 프로필렌글리콜모노메틸에테르 50중량%를 포함한 혼합 용매 789.59g를 더 넣어, 상기 혼합 용액에 포함되는 에탄올을 프로필렌글리콜모노메틸에테르(PGME, 교와 발효 케미컬(주) 제조)과 용매 치환하는 공정에 제공하였다.
그 결과, 상기 규소 화합물을 약 16중량%, 프로필렌글리콜모노메틸에테르를 약 34중량%, 에탄올을 약 12중량% 및 물을 약 38중량%를 포함한 액상 조성물을 얻을 수 있었다.
이어서, 이 액상 조성물 100g를 꺼내어, 여기에 순수 50중량%, 프로필렌글리 콜모노메틸에테르 50중량%를 포함한 혼합 용매를 첨가하여, 각각의 액상 조성물중에 포함되는 물의 양과 규소 화합물의 양을 조정한 후, 200rpm의 속도로 1시간 교반하였다. 이에 따라, 표 2에 나타내는 조성으로 이루어진 액상 조성물(피막 형성용 도포액)을 얻었다. 한편, 표 2에 나타내는 규소 화합물의 함유율(중량%)은, 상기 액상 조성물의 일부를 150℃의 온도 조건하에서 건조하여 얻어지는 잔류 고형물의 양으로부터 환산한 것이다. 또한, 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 나타낸 것이다.
이렇게 해서 얻어진 피막 형성용 도포액 5ml를, 실시예 1과 동일한 조건하에서, 스핀 코트법을 이용하여 8인치 사이즈의 실리콘 웨이퍼 기판상에 도포하였다.
다음에, 이 기판을 낱장식의 핫 플레이트상에 얹어놓고, 질소 가스 분위기하에서, 150℃의 온도로 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올) 등이 증발해 나가므로, 이들을 계 외부로 배출하였다.
또한, 이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하에서, 400℃의 온도로 30분간, 소성처리를 실시하였다. 다음에, 이 기판(실시예 기판(6))을 실온 가까이의 온도까지 냉각한 후, 계 외부로 꺼냈다.
이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 실시예 1의 경우와 마찬가지로, 기판상에 형성된 실리카계 피막의 (i) 평균 세공 지름, (ⅱ) 세공 분포, (ⅲ) 피막 강도, (ⅳ) 비유전율 및 (v) 산소 플라즈마 조사 전후에 있어서의 피막의 수분 흡착량 변화를 측정하였다. 그 결과를 표 3에 나타낸다.
실시예 3
테트라에틸오르소실리케이트 96.0g(TEOS, 타마 화학공업(주) 제조), 메틸트리에톡시실란 79.77g(MTES, 신에츠 화학공업(주) 제조) 및 99.5중량% 농도의 에탄올 463.1g(ETOH, 와코순약(주) 제조)을 혼합하고, 이 혼합 용액을 20℃의 온도로 유지하고, 150rpm의 속도로 30분간 교반하였다.
이 혼합 용액에, 실시예 1에서 사용한 테트라메틸암모늄하이드로옥사이드 수용액 58.2g(25중량%의 TMAOH를 포함한다), 후기하는 비교예 2에 기재된 방법으로 정제한 테트라프로필암모늄하이드로옥사이드 수용액 54.2g(15중량%의 TPAOH를 포함한다) 및 순수 93.9g로 이루어진 혼합액을 10분에 걸쳐 적하하고, 20℃의 온도로 150rpm의 속도로 1시간 더 교반하였다. 그 후, 50℃의 온도로 가열해, 이 온도 조건하에서 200rpm의 속도로 교반하면서 20시간, 상기의 실리카계 피막 형성 성분(TEOS 및 MTES)의 가수분해를 실시하였다.
그 다음에, 실시예 1과 같은 조건하에서, 이렇게 해서 얻어진 실리카계 피막 형성 성분의 가수분해물(규소 화합물)을 포함한 혼합 용액을 로터리 이베포레이터(시바타 과학(주) 제 R-114)의 플라스크안에 넣고, 순수 50중량% 및 프로필렌글리콜모노메틸에테르 50중량%를 포함한 혼합 용매 845.23g를 더 넣어, 상기 혼합 용액에 포함되는 에탄올을 프로필렌글리콜모노메틸에테르(PGME, 교와 발효 케미컬(주) 제조)과 용매 치환하는 공정에 제공하였다.
그 결과, 상기 규소 화합물을 약 16중량%, 프로필렌글리콜모노메틸에테르를 약 35중량%, 에탄올을 약 12중량% 및 물을 약 37중량%를 포함한 액상 조성물을 얻을 수 있었다.
그 다음에, 이 액상 조성물 100g를 꺼내어, 여기에 순수 50중량%, 프로필렌글리콜모노메틸에테르 50중량%를 포함한 혼합 용매를 첨가하여, 각각의 액상 조성물중에 포함되는 물의 양과 규소 화합물의 양을 조정한 후, 200rpm의 속도로 1시간 교반하였다. 이에 따라, 표 2에 나타내는 조성으로 이루어진 액상 조성물(피막 형성용 도포액)을 얻었다. 한편, 표 2에 나타내는 규소 화합물의 함유율(중량%)은, 상기 액상 조성물의 일부를 150℃의 온도 조건하에서 건조하여 얻어지는 잔류 고형물의 양으로부터 환산한 것이다.
또한, 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 나타낸 것이다.
이렇게 해서 얻어진 피막 형성용 도포액 5ml를, 실시예 1과 같은 조건하에서, 스핀 코트법을 이용하여 8인치 사이즈의 실리콘 웨이퍼 기판상에 도포하였다.
다음에, 이들 기판을 낱장식의 핫 플레이트상에 얹어놓고, 질소 가스 분위기하에서, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올) 등이 증발해 나가므로, 이들을 계 외부로 배출하였다.
이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하에서, 400℃의 온도에서 30분간, 소성처리를 더 실시하였다. 다음에, 이 기판(실시예 기 판(7))을 실온 가까이의 온도까지 냉각한 후, 계 외부로 꺼냈다.
이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 실시예 1의 경우와 마찬가지로, 기판상에 형성된 실리카계 피막의 (i) 평균 세공 지름, (ⅱ) 세공 분포, (ⅲ) 피막 강도, (ⅳ) 비유전율 및 (v) 산소 플라즈마 조사 전후에 있어서의 피막의 수분 흡착량 변화를 측정하였다. 그 결과를 표 2에 나타낸다.
실시예 4
테트라에틸오르소실리케이트 96.0g(TEOS, 타마 화학공업(주) 제조) 및 99.5중량% 농도의 에탄올 262g(ETOH, 와코순약(주) 제조)을 혼합하고, 이 혼합 용액을 20℃의 온도로 유지하여, 150rpm의 속도로 30분간 교반하였다. 다음에, 실시예 1에서 사용한 테트라메틸암모늄하이드로옥사이드의 수용액 112g(6.5중량%의 TPAOH를 포함한다)를 10분에 걸쳐 적하하고, 20℃의 온도에서 150rpm의 속도로 2시간 더 교반하였다. 그 후, 50℃의 온도로 가열하고, 이 온도 조건하에서 200rpm의 속도로 교반하면서 40시간, 테트라에틸오르소실리케이트의 가수분해를 실시하였다.
그 다음에, 이 혼합 용액에, 메틸트리메톡시실란 61.1g(MTMS, 신에츠 화학공업(주) 제조)과 99.5중량% 농도의 에탄올 262g(ETOH, 와코순약(주) 제조)을 혼합한 용액을 혼합하여, 20℃의 온도로 유지하면서, 150rpm의 속도로 10분간, 교반하였다. 다음에, 상기 테트라메틸암모늄하이드로옥사이드의 수용액 112g(6.5중량%의 TPAOH를 포함한다)를 10분에 걸쳐 적하하고, 20℃의 온도로 150rpm의 속도로 1시 간, 더 교반하였다. 그 후, 50℃의 온도로 가열하고, 이 온도 조건하에서 200rpm의 속도로 교반하면서 25시간, 메틸트리메톡시실란 및 그 외의 피가수분해 성분(테트라에틸오르소실리케이트의 부분 가수분해물 등)의 가수분해를 실시하였다.
다음에, 실시예 1과 같은 조건하에서, 이렇게 해서 얻어진 실리카계 피막 형성 성분의 가수분해물(규소 화합물)을 포함한 혼합 용액을 로터리 이베포레이터(시바타 과학(주) 제조 R-114)의 플라스크안에 넣고, 순수 50중량% 및 프로필렌글리콜모노메틸에테르 50중량%를 더 포함한 혼합 용매 905.1g를 넣어, 상기 혼합 용액에 포함되는 에탄올을 프로필렌글리콜모노메틸에테르(PGME, 교와 발효 케미칼(주) 제조)와 용매 치환하는 공정에 제공하였다.
그 결과, 상기 규소 화합물을 약 15중량%, 프로필렌글리콜모노메틸에테르를 약 36중량%, 에탄올을 약 16중량% 및 물을 약 34중량%를 포함한 액상조성물을 얻을 수 있었다.
그 다음에, 이 액상 조성물 100g를 꺼내어, 여기에 순수 50중량%, 프로필렌글리코노레모노메틸에테르 50중량%를 포함한 혼합 용매를 첨가하고, 각각의 액상 조성물중에 포함되는 물의 양과 규소 화합물의 양을 조정한 후, 200rpm의 속도로 1시간 교반하였다. 이에 따라, 표 2에 나타내는 조성으로 이루어진 액상 조성물(피막 형성용 도포액)을 얻었다. 한편, 표 2에 나타내는 규소 화합물의 함유율(중량%)은, 상기 액상 조성물의 일부를 150℃의 온도 조건하에서 건조하여 얻어지는 잔류 고형물의 양으로부터 환산한 것이다. 또한, 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 표시한 것이다.
이렇게 해서 얻어진 피막 형성용 도포액 5ml를, 실시예 1과 동일한 조건하에서, 스핀코트법을 이용하여 8인치 사이즈의 실리콘 웨이퍼 기판상에 도포하였다.
다음에, 이 기판을 낱장식의 핫 플레이트상에 얹어놓고, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올)등이 증발해 나가므로, 이들을 계 외부로 배출하였다.
또한, 이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하, 300℃의 온도에서 30분간, 가속 전압 13kV의 일렉트론 빔(우시오전기 (주) 제조, miniEB)를 500μC/cm2, 조사하여, 큐어 처리를 실시하였다. 다음에, 이 기판(실시예 기판(8))을 실온 가까이의 온도까지 냉각한 후, 계 외부로 꺼냈다.
이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 실시예 1의 경우와 마찬가지로, 기판상에 형성된 실리카계 피막의 (i) 평균 세공 지름, (ⅱ) 세공 분포, (ⅲ) 피막 강도, (ⅳ) 비유전율 및 (v) 산소 플라즈마 조사 전후에 있어서의 피막의 수분 흡착량 변화를 측정하였다. 그 결과를 표 3에 나타낸다.
비교예 1
실시예 1에서 조제된 액상 조성물로부터 100g씩 꺼내어, 이들에 순수 및/또는 프로필렌글리콜모노메틸에테르를 첨가하여, 각각의 액상 조성물중에 포함되는 물의 양과 규소 화합물의 양을 조정한 후, 200rpm의 속도로 1시간 교반하였다. 이 에 따라, 표 2에 나타내는 조성으로 이루어진 액상 조성물(피막 형성용 도포액)을 얻었다. 한편, 표 2에 나타내는 규소 화합물의 함유율(중량%)은, 상기 액상 조성물의 일부를 150℃의 온도 조건하에서 건조하여 얻어지는 잔류 고형물의 양으로부터 환산한 것이다. 또한, 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 나타낸 것이다.
이렇게 해서 얻어진 피막 형성용 도포액 5ml를, 실시예 1과 동일한 조건하에서, 스핀 코트법을 이용하여 8인치 사이즈의 실리콘 웨이퍼 기판상에 도포하였다. 이들 조작을 반복하여 실시하여, 도포 처리를 실시한 복수매의 기판을 얻었다.
다음에, 이들 기판을 낱장식의 핫 플레이트상에 얹어놓고, 실시예 1과 동일한 조건하에서, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올)등이 증발해 나가므로, 이들을 계 외부로 배출하였다.
이들 기판을 낱장식의 핫 플레이트위에 얹은 채로, 실시예 1과 동일한 조건하에서, 가열 처리를 더 실시하였다. 이어서, 이들 기판(비교예 기판(1)∼(2))을 실온 가까이의 온도까지 냉각한 후, 계 외부로 꺼냈다.
이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 실시예 1의 경우와 마찬가지로, 기판상에 형성된 실리카계 피막의 (i) 평균세공 지름, (ⅱ) 세공 분포, (ⅲ) 피막 강도, (ⅳ) 비유전율 및 (v) 산소 플라즈마 조사 전후에 있어서의 피막의 수분 흡착량 변화를 측정하였다. 그 결 과를 표 3에 나타낸다.
비교예 2
테트라프로필암모늄하이드로옥사이드를 40중량% 포함한 수용액 lkg(TPAOH, 라이온(주) 제조)에, 양이온 교환 수지의 분말 300g(WK-40, 미츠비시 화학(주) 제조)을 첨가하고, 실온 조건하에서, 100rpm의 속도로 1시간 교반한 후, 첨가한 양이온 교환 수지 분말을 여과하여 제거하였다. 다음에, 음이온 교환 수지의 분말 2100g(SAT-10, 미츠비시 화학(주) 제조)을 첨가하고, 실온 조건하, 100rpm의 속도로 1시간 교반한 후, 첨가한 음이온 교환 수지 분말을 여과하여 제거하였다.
얻어진 테트라프로필암모늄하이드로옥사이드(TPAOH)의 수용액에 초순수를 가하고, 10중량%의 농도로 조정하여, 상기 수용액중에 불순물로서 포함되는 나트륨(Na) 및 칼륨(K)의 알칼리 금속 원소의 화합물, 및 브롬(Br) 및 염소(Cl)의 할로겐족원소의 화합물의 양을 각각 원자 흡광법(AAS법, (주) 히타치 제작소제 편광 제먼 원자 흡광 광도계 Z-5710) 및 이온 크로마토법(DIONEX제 2020i)으로 측정하였다.
상기의 이온 교환 처리를 실시하기 전의 상기 테트라프로필암모늄하이드로옥사이드의 수용액(시판품)에 초순수를 더 첨가하여, 10중량%의 농도로 조정한 후, 마찬가지로 그 중에 포함되는 불순물의 함유량을 측정하였다.
그 결과, 이온 교환 처리전의 수용액중에 포함되어 있던 불순물량이 원소 기준으로 나트륨 50중량ppm, 칼륨 2500중량ppm, 브롬 2250중량ppm 및 염소 13중량ppm인 것에 비해, 이온 교환 처리 후의 수용액중에 포함한 불순물의 함유량은, 원소 기준으로, 나트륨 10중량ppb 이하(검출 한계), 칼륨 10중량ppb(검출 한계), 브롬 1중량ppm 이하 및 염소 1중량ppm 이하였다. 즉, 본 발명에서 요구되는 허용 불순물 레벨까지, 테트라프로필암모늄하이드로옥사이드 수용액(시판품)의 고순도화를 실시할 수 있었다.
다음에, 테트라에틸오르소실리케이트 85.71g(TEOS, 타마 화학공업(주) 제조), 메틸트리메톡시실란 127.27g(MTMS, 신에츠 화학공업(주) 제조) 및 99.5중량% 농도의 에탄올 467.9g(ETOH, 와코순약(주) 제조)을 혼합하고, 이 혼합 용액을 20℃의 온도로 유지하여, 150rpm의 속도로 30분간 교반하였다.
이 혼합 용액에, 고순도화된 상기 테트라프로필암모늄하이드로옥사이드 수용액 298.3g(10중량%의 TPAOH를 포함한다)를 10분에 걸쳐 적하하고, 20℃의 온도로 200rpm의 속도로 1시간 더 교반하였다. 그 후, 50℃의 온도로 가열하여, 이 온도 조건하에서 200rpm의 속도로 교반하면서 20시간, 상기의 실리카계 피막 형성 성분(TEOS 및 MTMS)의 가수분해를 실시하였다.
그 다음에, 실시예 1과 동일한 조건하에서, 이렇게 해서 얻어진 실리카계 피막 형성 성분의 가수분해물(규소 화합물)을 포함한 혼합 용액을 로터리 이베포레이터(시바타 과학(주) 제 R-114)의 플라스크안에 넣고, 순수 50중량% 및 프로필렌글리콜모노프로필에테르 50중량%를 포함한 혼합 용매 1000g를 더 넣어, 상기 혼합 용액에 포함되는 에탄올을 프로필렌글리콜모노프로필에테르(PGP, 일본 유화제(주) 제조)와 용매 치환하는 공정에 제공하였다.
그 결과, 상기 규소 화합물을 약 16중량%, 프로필렌글리콜모노프로필에테르 를 약 43중량%, 에탄올을 약 8중량% 및 물을 약 33중량%를 포함한 액상 조성물을 얻을 수 있었다.
그 다음에, 이 액상 조성물 100g를 꺼내어, 여기에 순수 50중량%, 프로필렌글리콜모노프로필에테르 50중량%를 포함한 혼합 용매를 첨가하고, 각각의 액상 조성물중에 포함되는 물의 양과 규소 화합물의 양을 조정한 후, 200rpm의 속도로 1시간 교반하였다. 이에 따라, 표 2에 나타내는 조성으로 이루어진 액상 조성물(피막 형성용 도포액)을 얻었다. 한편, 표 2에 나타내는 규소 화합물의 함유율(중량%)은, 상기 액상 조성물의 일부를 150℃의 온도 조건하에서 건조하여 얻어지는 잔류 고형물의 양으로부터 환산한 것이다. 또한, 규소 화합물의 수평균 분자량은, 폴리에틸렌옥사이드 환산 기준으로 나타낸 것이다.
이렇게 해서 얻어진 피막 형성용 도포액 5ml를, 종래 공지의 스핀 코트법(동경 엘렉트론(주) 제조 ACT-8)을 이용하여 8인치 사이즈의 실리콘 웨이퍼 기판상에 적하하여, 2000rpm의 속도로 20초간, 도포 처리를 실시하였다.
다음에, 이 기판을 낱장식의 핫 플레이트상에 얹어놓고, 질소 가스 분위기하, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함된 유기용매(PCP 및 에탄올)등이 증발해 나가므로, 이들을 계 외부로 배출하였다.
또한, 이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하에서, 400℃의 온도로 30분간, 소성처리를 실시하였다. 다음에, 이 기판(비교예 기판(3))을 실온 가까이의 온도까지 냉각한 후, 계 외부로 꺼냈다.
이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVC)는, 약 100nm였다.
그 다음에, 실시예 1의 경우와 마찬가지로, 기판상에 형성된 실리카계 피막의 (i) 평균 세공 지름, (ⅱ) 세공 분포, (ⅲ) 피막 강도, (ⅳ) 비유전율 및 (v) 산소 플라즈마 조사 전후에 있어서의 피막의 수분 흡착량 변화를 측정하였다. 그 결과를 표 2에 나타낸다.
한편, 이 비교예 2에 나타내는 피막 형성용 도포액은, 상기의 특허 문헌 1에 기재된 저유전율 비정질 실리카계 도포액에 관한 것으로, 본 발명자들에 의해서 주로 층간절연막의 형성을 목적으로 하여 개발된 것이다.
[표 2] 액상 조성물(피막 형성용 도포액)의 성상
Figure 112007034709936-PCT00002
[표 3] 피막의 물리적 성상
Figure 112007034709936-PCT00003
(주 1) 액상 조성물중에 포함되는 실리카계 성분(규소 화합물)의 분산성이 나쁘기 때문에, 원하는 피막을 형성할 수 없었다.
(주 2) 액상 조성물의 표면장력이 높기 때문에, 기판의 도포면 위에 도포액이 튕겨나와, 원하는 피막을 형성할 수 없었다.
표 3으로부터도 명백하듯이, 본 발명에 관한 반도체 가공용 보호막 형성용 도포액을 이용하여 형성된 실리카계 피막에서는, 영 탄성률이 8.0GPa 이상, 더 상세하게는 10.0GPa 이상의 높은 막강도와 3.0 이하, 더 상세하게는 2.7∼3.0의 낮은 비유전율을 가지고 있는 것을 알 수 있다. 또한, 본 발명에 따른 반도체 가공용 보호막은, 상기 보호막중에 포함되는 세공의 평균 세공 지름이 3nm이하이고, 또한 2nm미만의 세공 지름을 가진 마이크로포어의 세공 용적율이 75%이상인 세공을 포함하고, 또한 최대 세공 지름이 10nm 이하이며, 2nm이상의 세공 지름을 가진 메소포어의 평균 세공 지름이 4nm이하인 세공을 포함하고 있는 것을 알수 있다. 한편, 표 3에는 기재되지 않지만, 실시예 기판상에 형성된 피막중에는, 10nm를 넘는 세공 지름을 가진 세공은 인정되지 않았다.
이에 대해, 비교예에 나타내는 실리카계 피막에서는, 반도체 가공용 보호막에 요구되는 높은 피막 강도와 낮은 비유전율을 얻을 수 없는 것을 알 수 있다. 더 상세하게는, 비교예 1에 나타내는 기판(비교예 기판(1) 및(2))에서는, 아래와 같은 문제가 발생하여 실용적이지 않은 것을 알 수 있다. 즉, 비교예 기판(1)에서는, 수분 함유량 32.4중량%의 상기 액상 조성물(도포액) 중에 포함되는 실리카계 성분의 분산성이 나쁘기 때문에, 원하는 피막을 형성할 수 없었다. 또한, 이 도포액을 방치해 둔 바, 시간 경과에 따라 분자량이 증대하는 등의 변화가 일어나, 결과적으로 도포액 수명이 극단적으로 짧은 것을 알 수 있다. 또한, 비교예 기판(2)에서는, 수분 함유량 66.3중량%의 상기 액상 조성물(도포액)의 표면장력이 높기 때문에(즉, 젖음성이 나쁘다), 기판의 도포면 위에서 상기 도포액이 튕겨나와 결과적으로 피막중에 핀홀이 발생하거나 하여 균일한 피막을 형성할 수 없었다.
또한, 비교예 2에 나타내는 기판(즉 비교예기판(3))에서는, 층간절연막에 요구되는 낮은 비유전율은 얻을 수 있지만, 피막의 소성(큐어)을 가열법으로 실시하는 한에 있어서는, 2nm미만의 세공 지름을 가진 마이크로포어의 세공 용적율이 70% 전후이고, 또한 영 탄성률이 7.0GPa 전후인 피막이 얻어지는 것을 알 수 있다.
실시예 5
상기의 실시예 기판(1)용으로 조제된 피막 형성용 도포액 5ml를, 종래 공지의 스핀 코트법(동경 엘렉트론(주) 제조 ACT-B)을 이용하여 8인치 사이즈의 실리콘 웨이퍼 기판(1)상에 적하하고, 2000rpm의 속도로 20초간, 도포 처리를 실시하였다. 다음에, 이 기판을 낱장식의 핫 플레이트상에 얹어놓고, 질소 가스 분위기하에서, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올)등이 증발해 나가므로, 이들을 계 외부로 배출하였다. 또한, 이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하에서, 400℃의 온도에서 30분간, 소성처리를 실시하여, 에칭·스토퍼막(2)를 형성하였다. 이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 상기의 비교예 기판(3)용으로 조제된 피막 형성용 도포액 5ml를, 상기의 경우와 마찬가지로, 스핀 코트법(동경 엘렉트론(주) 제 ACT-B)을 이용하여 상기 에칭·스토퍼막(2)이 형성된 기판상에 적하하여, 2000rpm의 속도로 20초간, 도포 처리를 실시하였다. 다음에, 이 기판을 낱장식의 핫 플레이트상에 얹어놓고, 질소 가스 분위기하에서, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGP 및 에탄올) 등이 증발해 나가므로, 이들을 계 외부로 배출하였다. 또한, 이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소가스 분위기하에서, 400℃의 온도에서 30분간, 소성처리를 실시하여, 층간절연막(3)을 형성하였다. 이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 200nm였다.
그 다음에, 상기의 실시예 기판(2)용으로 조제된 피막 형성용 도포액 5ml를, 상기의 경우와 마찬가지로, 스핀 코트법(동경 엘렉트론(주) 제조 ACT-8)을 이용하여 상기 층간절연막(3)이 형성된 기판상에 적하하여, 2000rpm의 속도로 20초간, 도 포 처리를 실시하였다. 다음에, 이 기판을 낱장식의 핫 플레이트상에 얹어놓고, 질소 가스 분위기하에서, 150℃의 온도에서 3분간, 가열 처리를 실시하였다. 이 가열 처리 공정에서는, 피막중에 포함되는 유기용매(PGME 및 에탄올)등이 증발해 나가므로, 이들을 계 외부로 배출하였다. 이 기판을 낱장식의 핫 플레이트위에 얹은 채로, 질소 가스 분위기하에서, 400℃의 온도에서 30분간, 소성처리를 더 실시하여, CMP 희생막(4)을 형성하였다. 이렇게 해서 얻어진 기판상에 형성된 실리카계 피막의 막두께(SOPRA제 분광 엘립소미터 ESVG)는, 약 100nm였다.
그 다음에, 종래 공지의 불소계 가스(CF4, O2)에 의한 플라즈마 에칭법(ANELVA사 제조 Reactⅳe Ion Etching 장치 DEM-451T)을 이용하여 상기 기판에 에칭을 실시하여, 비어 홀을 형성하였다. 이 경우, 비어 홀 형성을 위한 에칭은, 상기 에칭·스토퍼막(2)에 도달하는 부분까지 실시하였다.
그 다음에, 종래 공지의 스퍼터링법(PVD, 노베라스사 제조 INOVA)을 이용하여 상기 비어 홀내에 구리제의 배리어 메탈층(5)을 형성하였다. 다음에, 종래 공지의 전해 도금법(노베라스사 제조 SABER)을 이용하여 상기 배리어 메탈층(5)내에 배선용의 Cu층(6)을 채워 넣었다. 또한, 종래 공지의 콜로이달 실리카를 이용한 CMP 장치(스피드 팜 IPAC 사제 AVANTI 472)를 이용하여 상기 기판상에 형성된 Cu도금층과 배리어 메탈층을 깎아내었다. 이 경우, CMP(화학 기계 연마 가공)에 의한 연마는, 상기 CMP 희생막(3)의 일부를 깎아내는 부분까지 실시하였다.
이렇게 해서 얻어진 반도체 기판의 개념적인 단면도를 나타내면, 도 1과 같 다.
상기 반도체 기판의 제작시 및 제작후에 있어서, 에칭·스토퍼막(2) 및 CMP 희생막(4)의 물리 특성을 측정한 결과를 나타내면, 이하와 같다.
에칭·스토퍼막
불소계 플라즈마 가스(CF4:45sccm, O2:5sccm)를 이용하여, 고주파 전력 250W, 조작 압력(감압) 10Pa의 조작 조건하에서 측정한 상기 에칭·스토퍼막의 에칭 레이트는, 28nm/min였다. 이에 대해서, 상기 층간절연막의 에칭 레이트는, 83nm/min였다. 즉, 상기 에칭·스토퍼막의 에칭 레이트는, 상기 층간절연막의 에칭 레이트의 약 1/3배였다.
CMP 희생막
a) 연마 레이트
콜로이달 실리카를 포함한 슬러리를 이용하여, 슬러리 유량 150cc/min, 하중 압력 2psi, 테이블 회전수 28rpm, 연마 시간 60초의 조작 조건하에서 측정한 상기 CMP 희생막의 연마 레이트는, 19.6nm/min였다. 이에 대해서, 비교용으로 시험제작한 탄탈(Ta)에 의한 CMP 희생막의 연마 레이트는, 22.5nm/min였다.
b) 밀착성
상기 a)에 나타내는 조건하에서 연마한 상기 CMP 희생막의 표면을 눈 및 현미경으로 관측한 바, 이 피막의 벗겨짐은 확인되지 않았다. 또한, 커터를 이용하여 상기 CMP 희생막에 절취선을 넣어 약 3mm×3mm의 격자를 25개 작성하여, 이 위 에 시판의 접착용 테이프를 붙이고, 재빠르게 테이프를 벗겨내어, 현미경으로 관측하였다. 그 결과, 이 테이프법에 의한 관측에서도, 피막의 벗겨짐은 확인되지 않았다.
c) 내플라즈마성
CMP 처리를 실시한 상기 반도체 기판에, 불소계 플라즈마 가스(CF4:45sccm, H2:5sccm)를 이용하고, 고주파 전력 250W, 조작 압력(감압) 10Pa의 조작 조건하에서 플라즈마 처리를 실시하여, 막두께, 굴절률, 비유전율, 리크(leak) 전류량, 막조성비 등에 있어서의 막질의 변화를 측정한 바, 어느 것에도 변화가 없었다.
d) 내약품성
CMP 처리를 실시한 상기 반도체 기판의 표면을, 약산성 세정액(구연산, 옥살산 등을 포함한 약액)을 이용하여 세정 처리를 실시하고, 막두께, 굴절률, 비유전율, 리크 전류량, 막조성비 등에 있어서의 막질의 변화를 측정한 바, 어느 것에도 변화가 없었다.
이상의 결과로부터도 명백하듯이, 본 발명에 따른 반도체 가공용 보호막 형성용 도포액을 이용하여 형성된 실리카계 피막, 즉 에칭·스토퍼막 및 CMP 희생막은, 오늘날의 반도체 제조업계로부터의 요구에 충분히 응할 수 있는 것이다.

Claims (23)

  1. 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액으로서,
    (a) 테트라알킬오르소실리케이트(TAOS) 및 하기 일반식(I)로 표시되는 알콕시실란(AS)을 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 얻어지는 규소 화합물,
    XnSi(OR)4-n (I)
    (식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
    (b) 유기용매, 및
    (c) 물
    을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  2. 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액으로서,
    (a) 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 하기 일반식(I)로 표시되는 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 얻어지는 규소 화합물,
    XnSi(OR)4-n (I)
    (식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
    (b) 유기용매, 및
    (c) 물
    을 포함한 액상 조성물이며, 또한 상기 액상 조성물중에 포함되는 물의 양이 35∼65중량%의 범위에 있는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 테트라알킬오르소실리케이트(TAOS)가, 테트라에틸오르소실리케이트(TEOS), 테트라메틸오르소실리케이트(TMOS) 또는 그 혼합물인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  4. 제 1 항 내지 제 3 항중의 어느 한 항에 있어서, 상기 알콕시실란(AS)이, 메틸트메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 또는 그 혼합물인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  5. 제 1 항 내지 제 4 항중의 어느 한 항에 있어서, 상기 규소 화합물이, 테트라메틸암모늄하이드로옥사이드(TMAOH)와 물에 더하여, 테트라프로필암모늄하이드로옥사이드(TPAOH)의 존재하에서 가수분해하여 얻어진 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  6. 제 1 항 내지 제 5 항중의 어느 한 항에 있어서, 상기 유기용매가, 프로필렌글리콜모노메틸에테르(PGME)를 포함한 유기용매인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  7. 제 1 항 내지 제 6 항중의 어느 한 항에 있어서, 상기 규소 화합물의 수평균 분자량이, 폴리에틸렌옥사이드 환산 기준으로 10000∼100000의 범위에 있는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액.
  8. 제 1 항 내지 제 7 항중의 어느 한 항에 있어서, 상기 규소 화합물의 함유량이, 상기 액상 조성물에 대해 0.1∼10중량%의 범위에 있는 것을 특징으로 하는 반 도체 가공용 보호막 형성용 도포액.
  9. 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액을 조제하는 방법으로서,
    (a) 유기용매와 혼합된 테트라알킬오르소실리케이트(TAOS) 및 하기 일반식(I)로 표시되는 알콕시실란(AS)을, 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해하여 규소 화합물을 포함한 액상 조성물을 조제하는 공정,
    XnSi(OR)4-n (I)
    (식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
    (b) 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매의 적어도 일부를 프로필렌글리콜모노메틸에테르(PGME)와 용매 치환하는 공정,
    (c) 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정하는 공정
    을 포함하는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  10. 높은 막강도와 낮은 비유전율을 가진 반도체 가공용 보호막을 형성하기 위한 도포액을 조제하는 방법으로서,
    (a) 유기용매와 혼합된 테트라알킬오르소실리케이트(TAOS)를 테트라메틸암모늄하이드로옥사이드(TMAOH) 및 물의 존재하에서 가수분해 또는 부분 가수분해한 후, 유기용매와 혼합된 하기 일반식(I)로 표시되는 알콕시실란(AS) 또는 그 가수분해물 혹은 부분 가수분해물과 혼합하고, 필요에 따라서 이들의 일부 또는 전부를 더 가수분해하여 규소 화합물을 포함한 액상 조성물을 조제하는 공정,
    XnSi(OR)4-n (I)
    (식중, X는 수소 원자, 불소 원자, 또는 탄소수 1∼8의 알킬기, 불소 치환 알킬기, 아릴기 혹은 비닐기를 나타내고, R은 수소 원자, 또는 탄소수 1∼8의 알킬기, 아릴기 혹은 비닐기를 나타낸다. 또한, n은 0∼3의 정수이다.)
    (b) 상기 공정(a)로부터 얻어지는 액상 조성물중에 포함되는 유기용매의 적어도 일부를 프로필렌글리콜모노메틸에테르(PGME)와 용매 치환하는 공정,
    (c) 상기 공정(b)로부터 얻어지는 액상 조성물중에 포함되는 규소 화합물의 양을 형성해야 할 반도체 가공용 보호막의 종류나 용도에 따라 조정함과 동시에, 물의 양을 35∼65중량%의 범위로 조정하는 공정
    을 포함하는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  11. 제 9 항 또는 제 10 항에 있어서, 상기 공정(a)에서 사용되는 유기용매가, 메탄올, 에탄올, 프로판올 등의 알코올류인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  12. 제 9 항 내지 제 11 항중의 어느 한 항에 있어서, 상기 공정(a)에서 사용되는 테트라알킬오르소실리케이트(TAOS)가, 테트라에틸오르소실리케이트(TEOS), 테트라메틸오르소실리케이트(TMOS) 또는 그 혼합물인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  13. 제 9 항 내지 제 12 항중의 어느 한 항에 있어서, 상기 공정(a)에서 사용되는 알콕시실란(AS)이 메틸트리메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 또는 그 혼합물인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  14. 제 9 항 내지 제 13 항중의 어느 한 항에 있어서, 상기 공정(a)에서 조제되는 액상 조성물이, 테트라메틸암모늄하이드로옥사이드(TMAOH)와 물에 더하여, 테트라프로필암모늄하이드로옥사이드(TPAOH)의 존재하에서 가수분해하여 얻어지는 규소 화합물을 포함하는 것인 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  15. 제 9 항 내지 제 14 항중의 어느 한 항에 있어서, 상기 공정(b)에 있어서의 용매 치환을, 로터리 이베포레이터를 이용하여 실시하는 것을 특징으로 하는 반도체 가공용 보호막 형성용 도포액의 조제방법.
  16. 제 1 항 내지 제 8 항중의 어느 한 항에 기재된 반도체 가공용 보호막 형성용 도포액을, 반도체 기판 또는 반도체 기판상에 형성된 층간절연막등의 상부에 도포한 후, 상기 기판을 80∼350℃의 온도로 가열 처리하고, 350∼450℃의 온도로 더 소성함으로써 얻어지는 반도체 가공용 보호막.
  17. 제 1 항 내지 제 8 항중의 어느 한 항에 기재된 반도체 가공용 보호막 형성용 도포액을, 반도체 기판 또는 반도체 기판상에 형성된 층간절연막등의 상부에 도포한 후, 상기 기판을 80∼350℃의 온도로 가열 처리하고, 일렉트론 빔을 더 조사하여 큐어함으로써 얻어지는 반도체 가공용 보호막.
  18. 제 16 항 또는 제 17 항에 있어서, 상기 보호막중에 포함되는 세공의 평균 세공 지름이 3nm이하이고, 또한 2nm미만의 세공 지름을 가진 마이크로포어의 세공 용적율이 75%이상인 것을 특징으로 하는 반도체 가공용 보호막.
  19. 제 16 항 내지 제 18 항중의 어느 한 항에 있어서, 상기 보호막중에 포함되 는 세공의 최대 세공 지름이 10nm이하이고, 또한 2nm이상의 세공 지름을 가진 메소포어의 평균 세공 지름이 4nm이하인 것을 특징으로 하는 반도체 가공용 보호막.
  20. 제 16 항 내지 제 19 항중의 어느 한 항에 있어서, 상기 보호막의 영 탄성률이 8.0GPa 이상인 것을 특징으로 하는 반도체 가공용 보호막.
  21. 제 16 항 내지 제 20 항중의 어느 한 항에 있어서, 상기 보호막의 비유전율이 2.7∼3.0의 범위에 있는 것을 특징으로 하는 반도체 가공용 보호막.
  22. 제 16 항 내지 제 21 항중의 어느 한 항에 있어서, 상기 보호막이, 층간절연막의 화학 기계 연마시에 이용되는 CMP 희생막인 것을 특징으로 하는 반도체 가공용 보호막.
  23. 제 16 항 내지 제 22 항중의 어느 한 항에 있어서, 상기 보호막이, 층간절연막의 에칭 가공시에 이용되는 에칭·스토퍼막인 것을 특징으로 하는 반도체 가공용 보호막.
KR1020077010607A 2004-10-20 2005-10-11 반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및이로부터 얻어지는 반도체 가공용 보호막 KR101225277B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004305662A JP4756128B2 (ja) 2004-10-20 2004-10-20 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
JPJP-P-2004-00305662 2004-10-20
PCT/JP2005/018668 WO2006043439A1 (ja) 2004-10-20 2005-10-11 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜

Publications (2)

Publication Number Publication Date
KR20070084144A true KR20070084144A (ko) 2007-08-24
KR101225277B1 KR101225277B1 (ko) 2013-01-22

Family

ID=36202856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010607A KR101225277B1 (ko) 2004-10-20 2005-10-11 반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및이로부터 얻어지는 반도체 가공용 보호막

Country Status (6)

Country Link
US (1) US7998567B2 (ko)
EP (1) EP1814150B1 (ko)
JP (1) JP4756128B2 (ko)
KR (1) KR101225277B1 (ko)
TW (1) TWI389993B (ko)
WO (1) WO2006043439A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230552A1 (ko) * 2020-05-14 2021-11-18 삼성에스디아이 주식회사 경화형 수지 조성물, 그로부터 형성된 경화막, 및 상기 경화막을 갖는 전자 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014709B2 (ja) * 2006-08-28 2012-08-29 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
WO2008081890A1 (ja) * 2006-12-28 2008-07-10 Dow Corning Toray Co., Ltd. 脱アルコール縮合反応用触媒及びそれを用いたオルガノポリシロキサンの製造方法
JP2008201833A (ja) * 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd 膜形成用組成物、低誘電率絶縁膜、低誘電率絶縁膜の形成方法及び半導体装置
JP2008201832A (ja) * 2007-02-16 2008-09-04 Shin Etsu Chem Co Ltd シロキサン重合体とその製造方法、該重合体を含有する多孔質膜形成用塗布液ならびに多孔質膜と、該多孔質膜を用いた半導体装置
TWI439494B (zh) * 2007-02-27 2014-06-01 Braggone Oy 產生有機矽氧烷聚合物的方法
US8765899B2 (en) * 2007-11-06 2014-07-01 Braggone Oy Carbosilane polymer compositions for anti-reflective coatings
JP5170396B2 (ja) * 2007-11-28 2013-03-27 信越化学工業株式会社 ガスバリア膜用コーティング剤及びガスバリア膜
US20120153285A1 (en) * 2009-09-05 2012-06-21 Merck Patent Gesellschaft Mit Beschrankter Haftung Solution processable passivation layers for organic electronic devices
CN104419237A (zh) * 2013-08-22 2015-03-18 3M创新有限公司 防腐液、防腐件及其制备方法
US9969756B2 (en) 2014-09-23 2018-05-15 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés George Claude Carbosilane substituted amine precursors for deposition of Si-containing films and methods thereof
TWI716333B (zh) 2015-03-30 2021-01-11 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 碳矽烷與氨、胺類及脒類之觸媒去氫耦合
TWI753794B (zh) 2016-03-23 2022-01-21 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 形成含矽膜之組成物及其製法與用途
US10377907B2 (en) 2017-11-08 2019-08-13 King Fahd University Of Petroleum And Minerals Substrate with a superhydrophobic coating and a method of fabricating thereof
KR102480348B1 (ko) * 2018-03-15 2022-12-23 삼성전자주식회사 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
WO2024006254A2 (en) * 2022-06-28 2024-01-04 Bowling Green State University Tri-cure hybrid organo-silicon coatings

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813268B2 (ja) * 1996-03-25 2006-08-23 触媒化成工業株式会社 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
JP3998979B2 (ja) 1999-12-28 2007-10-31 触媒化成工業株式会社 低誘電率シリカ系被膜の形成方法および低誘電率被膜付半導体基板
US6406794B1 (en) * 2001-02-08 2002-06-18 Jsr Corporation Film-forming composition
JP2003041191A (ja) * 2001-07-30 2003-02-13 Jsr Corp 膜形成用組成物、膜の形成方法およびシリカ系膜
JP2003100738A (ja) * 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
US6599976B2 (en) * 2001-11-26 2003-07-29 Mitsubishi Chemical Corporation Coating process and silicon-containing liquid composition
JP3702842B2 (ja) * 2001-12-04 2005-10-05 日立化成工業株式会社 シリカ系被膜形成用組成物、シリカ系被膜、シリカ系被膜の製造方法及び電子部品
JP3631236B2 (ja) * 2002-07-12 2005-03-23 東京応化工業株式会社 シリカ系有機被膜の製造方法
JP3949045B2 (ja) 2002-10-23 2007-07-25 株式会社リコー 機能性素子シートおよびその製造方法
JP4225765B2 (ja) * 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP4471564B2 (ja) * 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
JP3918933B2 (ja) 2002-12-06 2007-05-23 Ｊｓｒ株式会社 化学機械研磨ストッパー、その製造方法および化学機械研磨方法
JP2004277463A (ja) * 2003-03-12 2004-10-07 Fujitsu Ltd 低誘電率膜用組成物
JP4681822B2 (ja) 2004-05-12 2011-05-11 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230552A1 (ko) * 2020-05-14 2021-11-18 삼성에스디아이 주식회사 경화형 수지 조성물, 그로부터 형성된 경화막, 및 상기 경화막을 갖는 전자 장치

Also Published As

Publication number Publication date
US20090061199A1 (en) 2009-03-05
EP1814150A1 (en) 2007-08-01
EP1814150B1 (en) 2012-01-25
KR101225277B1 (ko) 2013-01-22
TWI389993B (zh) 2013-03-21
WO2006043439A1 (ja) 2006-04-27
TW200628573A (en) 2006-08-16
US7998567B2 (en) 2011-08-16
JP2006120783A (ja) 2006-05-11
JP4756128B2 (ja) 2011-08-24
EP1814150A4 (en) 2010-05-26

Similar Documents

Publication Publication Date Title
KR101225277B1 (ko) 반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및이로부터 얻어지는 반도체 가공용 보호막
JP4225765B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
KR101285471B1 (ko) 저유전율 비정질 실리카계 피막 형성용 도포액 및 이 도포액으로부터 얻어지는 저유전율 비정질 실리카계 피막
JP4471564B2 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
WO2006043438A1 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液、その調製方法およびこれより得られる低誘電率非晶質シリカ系被膜
US8227028B2 (en) Method for forming amorphous silica-based coating film with low dielectric constant and thus obtained amorphous silica-based coating film
JP4681822B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 8