KR20070081537A

KR20070081537A - 칩형 수동 소자

Info

Publication number: KR20070081537A
Application number: KR1020060013498A
Authority: KR
Inventors: 유광수; 한성찬; 방효재; 이동춘
Original assignee: 삼성전자주식회사
Priority date: 2006-02-13
Filing date: 2006-02-13
Publication date: 2007-08-17

Abstract

본 발명은 칩형 수동 소자에 관한 것으로, 수동 소자의 외부 전극이 칩형 수동 소자의 단부의 크기보다 작은 크기를 갖도록 형성하거나, 외부 전극을 칩형 수동 소자의 몸체부의 일 측면에 형성함으로써, 회로 기판 상에 수동 소자들을 실장함에 있어 실장되는 수동 소자들 사이의 실장 간격을 최소화할 수 있는 칩형 수동 소자에 관한 것이다.

칩형, 수동 소자, 외부 전극, 저항기, 커패시터, 인덕터

Description

칩형 수동 소자{Chip-type passive device}

도 1a는 종래 칩형 저항기의 단면도이다.

도 1b는 종래 칩형 수동 소자가 회로 기판 상에 실장된 모습의 일부를 도시하는 사시도이다.

도 2a는 본 발명의 제1 실시예에 따른 칩형 수동 소자의 사시도이다.

도 2b는 본 발명의 제1 실시예에 따른 칩형 수동 소자들이 회로 기판 상에 실장된 모습의 일부를 도시하는 사시도이다.

도 3은 본 발명의 제1 변형예에 따른 칩형 수동 소자의 사시도이다.

도 4a는 본 발명의 제2 실시예에 따른 칩형 수동 소자의 사시도이다.

도 4b는 본 발명의 제2 실시예에 따른 칩형 수동 소자들이 회로 기판 상에 실장된 모습의 일부를 도시하는 사시도이다.

<도면의 주요 부분에 대한 부호 설명>

1, 300 : 칩형 저항기

10, 100, 200 : 칩형 커패시터

3, 11, 110, 310 : 몸체부

2, 120, 220 : 외부 전극

121, 221 : 제1 부분 122, 222 : 제2 부분

111 : 제1 측면 112 : 제2 측면

311 : 실장 측면

본 발명은 칩형 수동 소자에 관한 것으로, 보다 상세하게는 회로 기판 상에 실장되는 경우, 실장된 수동 소자들 사이의 실장 간격을 최소화할 수 있는 외부 전극 구조를 갖는 칩형 수동 소자에 관한 것이다.

오늘날 전자 장치에 있어서 널리 사용되고 있는 표면 실장형 부품(Surface Mount Type Device; SMT)들은 날로 경박단소화 되고 있기는 하나, 보다 많은 수의 SMT 부품들이 보다 작은 공간에 실장되어야만 하는 환경이 요구되고 있어, 이러한 SMT 부품들 자체의 소형화와 더불어 이들이 특정 회로 기판에 실장되는 경우, 이들 사이의 실장 간격의 최소화 역시 중요한 기술적 과제가 되고 있다.

특히, 저항기나 커패시터와 같은 수동 소자들의 사용량은 증가 일로에 있어, 이들 수동 소자들의 소형화와 실장 간격의 최소화는 전체 전자 장치에 있어서의 고밀도 실장의 중요한 척도가 되고 있다.

현재까지 다양한 형태의 칩형 수동 소자들이 개발되어 있는데, 도 1a는 이러한 종래 칩형 저항기의 단면을 도시하는 단면도이다.

도 1a에서 도시하는 바와 같이, 일반적으로 사용되고 있는 칩형 저항기(1)는 절연 물질로 형성되는 절연체 부분(4)과 절연체 부분(4)의 상부면에 페이스트 형태 의 저항 물질을 도포하여 형성하는 저항체(5)로 구성되는 몸체부(3)와 몸체부(3)의 양 단부에 캡(cap) 형태로 형성되는 외부 전극(2)을 포함하여 구성된다.

한편, 도 1b에서 종래의 칩형 커패시터(10)는 유전체로 형성되는 몸체부(11)의 양단에 외부 전극(12)을 구비하는 것으로 도시되는데, 도 1b에서는 종래 칩형 커패시터(10)의 다른 구체적인 구성들에 대한 도시는 생략하고 있다. 이는 본 발명의 종래 기술에 대한 설명에 있어서 필요한 부분이 아니므로, 보다 간략한 설명을 위해 생략하는 것이다.

도 1b는 이러한 종래의 칩형 저항기(1)와 칩형 커패시터(10)가 회로 기판(30) 상에 실장되어 있는 모습을 도시하는 사시도이다.

도 1b에 도시되는 바와 같이, 종래의 칩형 저항기(1)와 칩형 커패시터(10)들은 몸체부(3, 11)의 양 단부 전체에 걸쳐 외부 전극(12)들이 형성됨으로 인해, 실장 과정에서, 외부 전극(12) 간의 전기적 단락을 방지하기 위해서는, 소정의 간격(D)을 확보할 필요가 있다. 개별 수동 소자의 실장에 필요한 영역은 각 소자의 크기보다 더 큰 공간이 필요하게 되는데, 통상 각 소자의 크기의 30% 정도의 여유 면적을 가지고 실장하게 된다.

이에 따라, 종래의 칩형 수동 소자의 구조로는 각 수동 소자의 크기를 최대한으로 줄이더라도, 실장된 수동 소자들 사이의 전기적 단락 방지를 위해, 소자들 간의 실장 간격을 어느 정도 확보해야 하는 문제점이 있었다.

이에 따라, 본 발명의 목적은 이러한 종래 칩형 수동 소자에 있어서의 문제 점을 해결하여, 회로 기판에 실장되는 경우, 각 수동 소자들 사이의 실장 간격을 최소화하여 실장 밀도를 제고할 수 있는 칩형 수동 소자를 제공하는 것이다.

상기한 바와 같은 기술적 과제를 해결하기 위해, 본 발명의 일 실시예에 따른 칩형 수동 소자는 직육면체 형상의 몸체부 및 상기 몸체부에 형성되는 외부 전극;을 포함하는 칩형 수동 소자로, 상기 외부 전극은 상기 몸체부의 서로 마주보는 제1 측면에 형성되는 제1 부분과, 상기 제1 측면에 이웃하며, 서로 마주보는 제2 측면들 중 적어도 어느 하나의 상기 제1 측면과 이웃하는 일 단부에 형성되는 제2 부분을 포함하는 것을 특징으로 한다.

이 때, 외부 전극의 제1 부분의 크기는 몸체부의 제1 측면의 크기보다 작은 것이 바람직하며, 제1 부분은 제1 측면이 제2 측면 중 적어도 어느 하나와 만나는 제1 측면의 일단으로부터 그 일단과 마주보는 제1 측면의 다른 일단까지 연장 형성되어도 좋고, 제1 측면이 제2 측면 중 적어도 어느 하나와 만나는 제1 측면의 일단으로부터 연장 형성되되, 그 일단과 마주보는 제1 측면의 다른 일단까지 연장 형성되지는 않아도 좋다.

한편, 이러한 제1 부분은 직사각형 형태로 형성되며, 제1 측면의 일단에 대응되는 위치에 있어서의 직사각형의 일변의 길이가 그 일단의 길이보다 작도록 형성되는 것이 바람직하다.

본 발명의 제2 실시예에 따른 칩형 수동 소자는 직육면체 형상의 몸체부 및 상기 몸체부에 형성되는 외부 전극을 포함하는 칩형 수동 소자로, 상기 외부 전극 은 상기 몸체부를 이루는 측면들 중 상기 칩형 수동 소자가 회로 기판 상에 실장되는 실장 측면에 형성되는 것을 특징으로 한다.

이 때, 외부 전극은 실장 측면의 각 단부로부터 소정 거리를 두고 이격되어 형성되는 것이 바람직하다.

이하에서는 본 발명에 따른 칩형 수동 소자의 구체적인 실시예들을 도면과 함께 보다 상세하게 설명한다.

제1 실시예

도 2a에 도시된 수동 소자는 칩형 커패시터(100)이다. 이하에서는 본 발명의 주된 내용과 무관하며, 본 발명의 관련 기술 분야에서 통상의 지식을 가진 자가 용이하게 인식할 수 있는 수준의 공지 기술에 해당하는 내용에 대한 설명은 생략한다. 이는 본 발명에 대한 설명을 보다 명확하고 간략하게 하기 위함이다.

도 2a에 도시되는 바와 같이, 본 발명의 제1 실시예에 따른 칩형 커패시터(100)는 유전체로 형성되는 몸체부(110)와 몸체부의 제1 측면(111)과 제2 측면(112)에 형성되는 외부 전극(120)으로 구성된다.

칩형 커패시터(100)의 몸체부(110)는 일반적으로 직육면체 형상을 가지며, 길이 방향에서 양 단부를 형성하는 제1 측면(111)을 중심으로 외부 전극(120)이 형성된다. 몸체부(110)는 통상 내부 전극(미도시)이 인쇄된 세라믹 그린시트(미도시)를 복수개 적층하는 방식으로 형성된다.

외부 전극(120)은 칩형 전자 부품의 형성에 있어서, 일반적으로 사용되는 기 술에 의해 형성되는데, 예를 들어, 액상 코팅 후 전기 도금을 행하는 방식으로 형성될 수도 있으며, 전극 형성용 페이스트를 형성한 후, 이러한 페이스트를 실크스크린 기법이나 로울러 등을 이용해 전극 형성부에 인쇄하고, 소결 처리하는 방식으로 형성되기도 한다.

제1 실시예에 있어서, 외부 전극(120)은 제1 측면(111)에 형성되는 제1 부분(121)과, 제1 측면(111)을 중심으로 서로 마주보는 제2 측면(112)에 형성되는 제2 부분(122)으로 구성된다.

도 2a에는 제2 측면(112) 양 쪽에 모두 제2 부분(122)이 형성되는 구성이 도시되고 있지만, 도 3에 도시되는 본 발명의 제1 변형예에 따른 칩형 커패시터(200)에서와 같이, 제2 측면(112) 중 한쪽 측면에만 제2 부분(222)이 형성되어도 좋다.

한편, 제1 부분(121)은 종래 칩형 커패시터(도 1b의 10)의 외부 전극(도 1b의 12)과 같이 제1 측면 전면에 형성되는 것이 아니라, 제1 측면(111)의 일부분에만 형성된다. 즉, 본 발명의 제1 실시예에서, 제1 부분의 폭(W2)의 크기는 제1 측면의 폭(W1)의 크기보다 작도록 형성된다. 이와 같이, 외부 전극(120)이 몸체부(110)의 단부 전면에 걸쳐 형성되는 것이 아니라, 일부분에만 형성됨으로써, 회로 기판(30)에 실장되는 경우, 실장되는 부품들 사이의 실장 간격을 획기적으로 줄일 수 있다.

제2 부분(122)은 제1 측면(111)과 제2 측면(112)들이 이웃하면 만나는 단부로부터 소정 크기만큼 연장되어 형성되는데, 회로 기판(30) 상의 기판 패드(20)와 전기적으로 연결되도록 하는 연결 공간을 제공할 수 있는 정도의 크기로 형성되면 된다.

도 2b는 본 발명의 제1 실시예에 따른 칩형 커패시터(100)들을 회로 기판(30) 상에 실장한 모습을 도시하는 사시도이다. 도 2b에 도시되는 바와 같이, 제1 실시예에 따른 칩형 커패시터(100)들을 회로 기판(30)에 실장하는 경우, 이들 실장되는 칩형 커패시터(100) 사이의 실장 간격(D2)은 거의 0이 되어도 좋을 정도로 축소될 수 있다.

즉, 실장 간격(D2)을 거의 확보하지 않고, 회로 기판(30)의 각 기판 패드(20)와 전기적으로 연결하더라도, 몸체부(110) 상호 간에는 전기적으로 단락이 발생하지 않게 되므로, 각 칩형 커패시터(100) 상호 간에는 전기적 단락이 발생하지 않게 되며, 이에 따라 회로 기판(30) 상에 보다 많은 칩형 커패시터(100)들을 보다 협피치로 실장하는 것이 가능해지며, 회로 기판(30)의 배선 패턴(21)을 보다 협피치로 설계하는 것도 가능해진다. 결과적으로, 본 발명의 제1 실시예에 따른 칩형 커패시터(100)를 사용하여 전자 장치에 사용되는 회로 기판(30)을 제조하는 경우, 고밀도의 실장이 가능하게 된다.

한편, 제1 실시예에서, 제1 부분(121)의 높이 방향의 크기는 제1 측면(111)의 높이와 동일하게 형성된다. 즉, 외부 전극(120)의 제1 부분은 제1 측면(111)이 제2 측면(112)들과 이웃하는 양 단부 사이에 걸쳐 연장 형성된다. 이에 비해, 도 3에 도시되는 변형예에서는, 제1 부분(221)의 높이(H2)는 제1 측면의 높이(H1) 보다 작게 형성된다. 이에 따라, 본 발명의 변형예에서는, 도 3에 도시되는 상태의 칩형 커패시터(200)를 뒤집어서 회로 기판(30)에 실장하게 된다.

이상에서 설명된 제1 실시예에 따른 칩형 수동 소자는 커패시터에 관한 것이나, 동일한 외부 전극 구조를 가지는 칩형 저항기나 칩형 인덕터 역시 본 발명의 제1 실시예에 따른 칩형 수동 소자의 범위에 포함된다.

제2 실시예

도 4a에 도시되는 칩형 수동 소자는 칩형 저항기(300)이다. 도 4a에 도시되는 바와 같이, 본 발명의 제2 실시예에 따른 칩형 저항기(300)는 몸체부(310)의 일측면, 즉 칩형 저항기(300)가 회로 기판(30)에 실장되는 경우, 회로 기판과 대향하게 되는 실장 측면(311)에 외부 전극(320)이 형성되는 구조이다.

전기적 절연체로 형성되는 몸체부(310)를 이루는 측면들 중 실장 측면(311) 상에는 외부 전극(320) 및 페이스트 형태의 저항 물질을 도포하여 형성하는 저항체(330)가 형성되어 있다.

외부 전극(320)의 형성 방법은 제1 실시예의 외부 전극(120)과 동일하므로, 이에 대한 구체적인 설명은 생략한다.

제2 실시예에서는, 외부 전극(320)이 몸체부(310)의 한쪽 측면(311)에만 형성되므로, 종래의 칩형 저항기에 비해, 회로 기판(30) 상에 실장되는 경우, 실장 간격을 최소화할 수 있게 된다. 제2 실시예에 도시된 칩형 저항기(300) 역시 도 3에 도시된 본 발명의 변형예에 따른 칩형 커패시터(200)와 마찬가지로, 회로 기판에 실장될 때에는 도 4a에서 도시되는 상태에서 플립되어 실장하게 된다.

도 4b는 본 발명의 제2 실시예에 따른 칩형 저항기(300)들을 회로 기판(30) 상에 실장한 모습을 도시하는 사시도이다.

도 4b에서 도시하는 바와 같이, 4개의 칩형 저항기(300)들이 실장 간격을 형성하지 않고, 실장되더라도, 각 칩형 저항기(300)의 외부 전극(320)은 각 칩형 저항기(300)의 실장 측면(311)에만 형성되어 있으므로, 별도의 실장 간격을 확보하지 않아도 전기적 단락이 발생하지 않게 된다.

제2 실시예에 있어서, 외부 전극(320)은 실장 측면(311)의 각 단부들로부터 일정 간격(A, B)을 두고 형성되는 것이 일반적이다. 이와 같이, 실장 측면(311)의 각 단부들로부터 일정 간격(A, B)을 두고 형성됨으로써, 회로 기판(30) 상에 실장될 때, 실장 간격이 전혀 없더라도 전기적 단락이 발생하지 않게 된다. 일정 간격(A, B)의 크기는 별도로 한정되는 것은 아니지만, 회로 기판(30) 상의 기판 패드(20)와 전기적 연결을 충분히 보장할 수 있을 정도로 형성되면 된다.

이상과 같이, 본 발명의 바람직한 실시예들을 구체적으로 설명하였으나, 본 발명은 상술한 실시예들에 기재된 구성으로 한정되는 것은 아니며, 본 발명의 기술적 사상 범위 내에서 여러 가지 변형이 가능하다.

이상에 기재된 바와 같은 본 발명에 따른 칩형 수동 소자에 의하면, 회로 기판 상에 실장되는 수동 소자들 사이의 실장 간격을 최소화할 수 있으며, 이에 따라 동일한 회로 기판 상에 실장되는 수동 소자 부품의 수를 증가시킬 수 있어 고밀도 실장을 구현하는 효과를 제공한다.

Claims

직육면체 형상의 몸체부; 및

상기 몸체부에 형성되는 외부 전극;을 포함하는 칩형 수동 소자로,

상기 외부 전극은 상기 몸체부의 서로 마주보는 제1 측면에 형성되는 제1 부분과, 상기 제1 측면에 이웃하며, 서로 마주보는 제2 측면들 중 적어도 어느 하나의 상기 제1 측면과 이웃하는 일 단부에 형성되는 제2 부분을 포함하는 것을 특징으로 하는 칩형 수동 소자.
제1항에 있어서, 상기 제1 부분의 크기는 상기 제1 측면의 크기보다 작은 것을 특징으로 하는 칩형 수동 소자.
제2항에 있어서, 상기 제1 부분은 상기 제1 측면이 상기 제2 측면 중 적어도 어느 하나와 만나는 상기 제1 측면의 일단으로부터 상기 일단과 마주보는 상기 제1 측면의 다른 일단까지 연장 형성되는 것을 특징으로 하는 칩형 수동 소자.
제3항에 있어서, 상기 제1 부분은 직사각형 형태가 되며, 상기 일단에 대응되는 위치에 있어서의 상기 직사각형의 일변의 길이가 상기 일단의 길이보다 작은 것을 특징으로 하는 칩형 수동 소자.
제2항에 있어서, 상기 제1 부분은 상기 제1 측면이 상기 제2 측면 중 적어도 어느 하나와 만나는 상기 제1 측면의 일단으로부터 연장 형성되되, 상기 일단과 마주보는 상기 제1 측면의 다른 일단까지 연장 형성되지는 않는 것을 특징으로 하는 칩형 수동 소자.
직육면체 형상의 몸체부; 및

상기 몸체부에 형성되는 외부 전극;을 포함하는 칩형 수동 소자로,

상기 외부 전극은 상기 몸체부를 이루는 측면들 중 상기 칩형 수동 소자가 회로 기판 상에 실장되는 실장 측면에 형성되는 것을 특징으로 하는 칩형 수동 소자.
제6항에 있어서, 상기 외부 전극은 상기 실장 측면의 각 단부로부터 소정 거리를 두고 이격되어 형성되는 것을 특징으로 하는 칩형 수동 소자.
제1항 내지 7항 중 어느 한 항에 있어서, 상기 칩형 수동 소자는 저항기, 커패시터, 또는 인덕터 중 어느 하나인 것을 특징으로 하는 칩형 수동 소자.