KR20070079548A - Conductive paste and multi-layer printed circuit board using the same - Google Patents
Conductive paste and multi-layer printed circuit board using the same Download PDFInfo
- Publication number
- KR20070079548A KR20070079548A KR1020060032083A KR20060032083A KR20070079548A KR 20070079548 A KR20070079548 A KR 20070079548A KR 1020060032083 A KR1020060032083 A KR 1020060032083A KR 20060032083 A KR20060032083 A KR 20060032083A KR 20070079548 A KR20070079548 A KR 20070079548A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive paste
- powder
- silver
- powders
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Dispersion Chemistry (AREA)
- Conductive Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
도 1은 저온 소성 세라믹 다층회로기판의 일예의 단면도이다.1 is a cross-sectional view of an example of a low temperature fired ceramic multilayer circuit board.
도 2는 스크린 인쇄에 의한 배선 패턴의 일예를 나타낸 도면이다.2 is a diagram illustrating an example of a wiring pattern by screen printing.
도 3은 기판 휨의 평가방법을 설명한 도면이다.3 is a diagram illustrating a method for evaluating substrate warpage.
**** 도면의 주요 부분에 대한 부호의 설명 ********* Explanation of symbols on the main parts of the drawing *****
1: 배선 패턴1: wiring pattern
2: 비어 홀2: beer hall
3: 세라믹 그린 시트3: ceramic green sheet
4: 세라믹 기판4: ceramic substrate
5: 정반5: surface plate
본 발명은 고밀도 배선회로기판의 제조에 이용되는 세라믹 다층회로기판의 도체 재료로서 사용되는 도전성 페이스트 및 그 도전성 페이스트를 이용하여 도체 부분을 형성하여 이루어지는 세라믹 다층회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a conductive paste used as a conductor material for ceramic multilayer circuit boards used in the manufacture of high density wiring circuit boards, and a ceramic multilayer circuit board formed by forming a conductor portion using the conductive paste.
고밀도 배선회로기판으로서 세라믹 다층회로기판이 폭넓게 이용되고 있다. 세라믹 다층회로기판은 일반적으로 세라믹 그린 시트 적층법에 의해, 예를 들어 다음과 같은 순서로 제조되고 있다.Ceramic multilayer circuit boards are widely used as high density wiring circuit boards. Ceramic multilayer circuit boards are generally manufactured by ceramic green sheet lamination, for example, in the following order.
먼저, 복수개의 세라믹 그린 시트에 층간 접속용으로 비어 홀(via hole)을 펀칭, 레이저 가공 등으로 형성한 후, 각각의 세라믹 그린 시트의 비어 홀에 구멍매움(穴埋) 인쇄법으로 도전성 페이스트를 충전하여 비아 도체를 형성하고, 그 후 각 세라믹 그린 시트 상에 도전성 페이스트를 이용하여 스크린 인쇄법 등에 의해 배선 패턴을 형성하고, 나아가 그 복수개의 세라믹 그린 시트를 적층 압착하고, 그 적층물을 소성하여 세라믹 다층회로기판이 제조되고 있다.First, via holes are formed in a plurality of ceramic green sheets for interlayer connection by punching, laser processing, and the like, and then conductive paste is applied to the via holes of each ceramic green sheet by hole filling printing. The via conductor was formed to form a via conductor, and then a wiring pattern was formed on each ceramic green sheet by using a conductive paste, by screen printing, or the like. Further, the plurality of ceramic green sheets were laminated and pressed, and the laminate was fired. Ceramic multilayer circuit boards have been manufactured.
현재 이용되고 있는 세라믹 다층회로기판은 알루미나 등의 1300℃ 이상에서 소성되는 고온 소성 세라믹 다층회로기판과, 약 1000℃ 이하에서 소성되는 저온 소성 세라믹 다층회로기판으로 대별된다.Ceramic multilayer circuit boards currently used are roughly divided into high temperature calcined ceramic multilayer circuit boards fired at 1300 ° C. or higher, such as alumina, and low temperature calcined ceramic multilayer circuit boards fired at about 1000 ° C. or lower.
고온 소성 세라믹 다층회로기판용 도체 재료로서는 Mo, W 등이 이용되고 있지만, 이들 금속을 이용할 경우 환원 분위기 또는 불활성 분위기에서 소성하지 않으면 안되고 이들 금속의 전기저항은 비교적 높다.Mo, W and the like are used as conductor materials for high-temperature calcined ceramic multilayer circuit boards. However, when these metals are used, they must be fired in a reducing atmosphere or an inert atmosphere, and the electrical resistance of these metals is relatively high.
한편, 저온 소성 세라믹 다층회로기판용 도체 재료로서는 전기저항치가 낮은 Ag, Ag-Pt, Ag-Pd 등이 사용되고 있고, 이들 금속은 전기특성이 우수함과 아울러 공기 중에서 소성할 수 있는 이점이 있다.On the other hand, Ag, Ag-Pt, Ag-Pd and the like having low electrical resistance are used as the conductor material for low-temperature calcined ceramic multilayer circuit boards. These metals have excellent electrical characteristics and have the advantage of being calcined in air.
그러나, 공기 중에서 소성할 수 있는 저온 소성 세라믹 다층회로기판에 있어서도, 그린 시트에 대량으로 포함되는 도전성 페이스트의 바인더 성분을 기판의 소성 전에 제거할 수 없는 경우 그 바인더를 형성하는 유기 화합물이 기판의 소성 시에 가스로 되어 증발하고, 도전성 페이스트로 이루어지는 배선 패턴과 세라믹 기판 사이에 틈이나 크랙이 발생하여 버리는 일이 있다. 그러므로, 이와 같은 문제가 발생하지 않도록 종래의 저온 소성 세라믹 다층회로기판의 제조공정에 있어서는 기판의 소성 전에 바인더 성분을 충분히 제거하기 위한 탈 바인더 처리를 수 시간에서 수십 시간에 걸쳐 실행한 후 기판을 소성하고 있었다.However, even in low-temperature calcined ceramic multilayer circuit boards that can be fired in air, when the binder component of the conductive paste contained in a large amount in the green sheet cannot be removed before firing of the substrate, the organic compound forming the binder is fired in the substrate. At this time, it becomes a gas and evaporates, and a gap and a crack may generate | occur | produce between the wiring pattern which consists of electroconductive paste, and a ceramic substrate. Therefore, in order to avoid such a problem, in the conventional low-temperature calcined ceramic multilayer circuit board manufacturing process, after removing the binder component to sufficiently remove the binder component before firing the substrate for several hours to several ten hours, the substrate is baked. Was doing.
그러나, 장시간의 탈 바인더 처리는 생산성을 현저하게 저하시키고, 대폭적인 코스트 상승을 초래해버리므로 특허문헌 1과 특허문헌 2에는 열분해하기 쉬운 바인더 성분을 채용함으로써 탈 바인더성을 개량한 도전성 페이스트가 제안되어 있다.However, since a long time debinding process significantly reduces productivity and causes a significant cost increase,
즉, 특허문헌 1에는 바인더 성분으로서, 아크릴수지와 알키드수지를, 즉 아크릴수지를 2~4 중량부, 알키드수지를 1 중량부의 비율로 함유하는 도전성 페이스트가 개시되어 있다.That is, Patent Document 1 discloses a conductive paste containing an acrylic resin and an alkyd resin as a binder component, that is, 2 to 4 parts by weight of acrylic resin and 1 part by weight of alkyd resin.
또한, 특허문헌 2에는 전단 속도 0.2 sec-1에 있어서 점도를 η로 하고, 바인더를 형성하는 유기 화합물의 중량 평균 분자량을 Ma로 할 때, 0<Ma<1010의 범위에서, Ma>Mc 이면 η가 Man에 비례하고(단 n>1), Ma≤Mc 이면 η가 Ma에 비례하 는 것과 같은 값(Mc)이 존재하는 바인더 성분을 함유하는 도전성 페이스트가 개시되어 있다.Further,
특허문헌 1: 특개평5-234424호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 5-234424
특허문헌 2: 특개2000-76931호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2000-76931
그러나, 특허문헌 1의 도전성 페이스트의 바인더 성분으로서 사용되는 아크릴수지는 강한 예사성(曳絲性; spinability)과 점착성을 갖고 있기 때문에, 이 바인더 성분을 함유하는 도전성 페이스트를 이용하여 배선 패턴을 형성할 때에, 스크린 메시의 형상이 배선 패턴에 전사되기 쉽고, 그 결과 배선 패턴 표면에 요철이 발생하는 일이 있다. 특히, 선폭 20~100㎛ 정도의 미세한 배선 패턴을 형성할 경우, 패턴 표면의 요철은 기판 소성 시에 패턴이 단선하는 원인이 되며 치명적인 결함이다.However, since the acrylic resin used as the binder component of the conductive paste of Patent Literature 1 has strong spinability and adhesiveness, a wiring pattern can be formed using the conductive paste containing the binder component. At this time, the shape of the screen mesh is easily transferred to the wiring pattern, and as a result, irregularities may occur on the wiring pattern surface. In particular, in the case of forming a fine wiring pattern having a line width of about 20 to 100 µm, the unevenness of the pattern surface causes the pattern to be disconnected during firing of the substrate and is a fatal defect.
또한, 특허문헌 2에 기재된 도전성 페이스트의 경우, 점도와 분자량의 특수한 관계로 결정되는 바인더 성분을 이용할 필요가 있으며, 매우 번거로운 준비가 필요하게 된다.Moreover, in the case of the electrically conductive paste of
본 발명은 종래의 기술이 갖는 이와 같은 문제점을 감안한 것으로, 그 목적은 도체 페이스트와 세라믹 그린 시트를 동시에 소성하여도 배선 패턴과 세라믹 기판 사이에 틈이나 크랙이 발생하지 않고, 신뢰성이 높은 세라믹 다층회로기판을 용이하게 얻을 수 있는 도전성 페이스트 및 그 도전성 페이스트를 이용하여 도체 부 분을 형성하여 이루어지는 세라믹 다층회로기판을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems of the prior art, and its object is not to cause cracks or cracks between the wiring pattern and the ceramic substrate even when the conductor paste and the ceramic green sheet are fired at the same time. It is to provide a ceramic multilayer circuit board formed by forming a conductive portion using a conductive paste that can easily obtain a substrate and the conductive paste.
상기 목적을 달성하기 위하여 본 발명의 도전성 페이스트는 도전성 분말, 유기 화합물로 이루어지는 바인더 성분, 및 유기 용제를 포함하는 도전성 페이스트에 있어서, 도전성 분말로서 은 분말과 산화은 분말을 함유하고 있는 것을 특징으로 하고 있다.In order to achieve the above object, the conductive paste of the present invention is characterized in that the conductive paste contains a conductive powder, a binder component made of an organic compound, and an organic solvent, wherein the conductive paste contains silver powder and silver oxide powder. .
은 분말의 평균 입경이 0.3~10.0㎛의 범위에 있는 것이 바람직하다.It is preferable that the average particle diameter of silver powder exists in the range of 0.3-10.0 micrometers.
산화은 분말을 0.1~15.0 중량% 함유하는 것이 바람직하다.It is preferable to contain 0.1-15.0 weight% of silver oxide powders.
산화은 분말은 Ag2O 분말 및 AgO 분말 중에서 선택된 것이 바람직하다.The silver oxide powder is preferably selected from Ag 2 O powder and AgO powder.
상기 도전성 페이스트를 이용하여 세라믹 다층회로기판의 도체 부분을 형성하는 것이 바람직하다.It is preferable to form the conductor portion of the ceramic multilayer circuit board using the conductive paste.
본 발명의 도전성 페이스트는 도전성 분말로서 은 분말과 산화은 분말을 함유하고 있고, 산화은은 약 400℃에서 다음과 같은 반응을 일으킨다.The electrically conductive paste of this invention contains silver powder and silver oxide powder as electroconductive powder, and silver oxide produces the following reaction at about 400 degreeC.
2AgO → 2Ag + O2 2AgO → 2Ag + O 2
즉, 산화은은 약 400℃에서 환원반응을 일으키므로 기판의 소성 전에 산화은이 환원반응을 일으키는 것과 같은 온도에 있어서 열처리(탈 바인더 처리)를 실행함으로써, 환원반응의 결과 생성하는 산소(O2)가 바인더 성분인 유기 화합물을 분해하고, 탈 바인더가 촉진된다. 그 결과, 후속하는 기판의 소성 시에 배선 패턴과 기판 사이에 틈이나 크랙이 발생하기 어렵고, 신뢰성이 높은 세라믹 다층회로기판을 얻을 수가 있다.That is, since silver oxide causes a reduction reaction at about 400 ° C., oxygen (O 2 ) generated as a result of the reduction reaction is carried out by performing a heat treatment (de-binder treatment) at a temperature at which the silver oxide causes a reduction reaction before firing the substrate. The organic compound which is a binder component is decomposed and debinding is promoted. As a result, gaps or cracks hardly occur between the wiring pattern and the substrate during firing of the subsequent substrate, and a highly reliable ceramic multilayer circuit board can be obtained.
이 경우, 은 분말의 평균 입경이 0.3㎛ 미만에서는 미세한 선폭의 배선 패턴의 인쇄는 가능하지만, 소성 때에 소축(燒縮)을 일으키고, 단선하기 쉬운 불량이 있다. 한편, 은 분말의 평균 입경이 10.0㎛를 초과하면, 100㎛ 이하의 선폭과 선간격을 갖는 미세한 선폭의 배선 패턴의 인쇄가 어려워지는 불량이 있다. 그래서, 은 분말의 평균 입경을 0.3~10.0㎛의 범위로 함으로써, 소성 때에 단선함 없이 미세한 선폭의 배선 패턴을 형성할 수 있다. 또한, 본원에 있어서 평균 입경은 분말의 장경과 단경의 산술평균치를 마이크로트랙 사(社) 제조의 레이저 회절식 입도 분포 측정 장치로 측정한 때의 누적 그래프에 있어서 50 용적%에서의 입경을 말한다.In this case, when the average particle diameter of silver powder is less than 0.3 micrometer, printing of the wiring pattern of fine line width is possible, but there exists a defect which causes small shrinkage at the time of baking, and is easy to disconnect. On the other hand, when the average particle diameter of silver powder exceeds 10.0 micrometers, there exists a defect which becomes difficult to print the wiring pattern of the fine line width which has a line width of 100 micrometers or less, and a line space | interval. Therefore, by making the average particle diameter of silver powder into 0.3-10.0 micrometers, the wiring pattern of a fine line width can be formed without disconnection at the time of baking. In addition, in this application, an average particle diameter means the particle diameter in 50 volume% in the cumulative graph when the arithmetic mean value of the long diameter and short diameter of a powder is measured with the laser diffraction type particle size distribution measuring apparatus by a microtrack company.
산화은 분말이 0.1 중량% 미만에서는 바인더 성분의 열분해를 위한 산소 공급원으로서의 효과를 충분히 기대할 수 없다. 한편, 산화은 분말이 15.0 중량%를 초과하면, 세라믹 기판과 도체의 소결 시의 수축율에 부정합을 일으키고, 기판 휨이 발생하는 불량이 있다. 그래서, 산화은 분말을 0.1~15.0 중량%를 함유함으로써 이러한 불량이 없고, 탈 바인더 촉진 효과를 충분히 기대할 수 있다. 산화은 분말 로서 Ag2O 분말, AgO 분말의 어느 쪽에도 탈 바인더 촉진효과는 기대할 수 있으므로 어느 쪽이든 한 쪽을 단독으로 이용할 수도 있지만, Ag2O 분말 및 AgO 분말의 양쪽을 병용할 수도 있다.If the silver oxide powder is less than 0.1% by weight, the effect as an oxygen source for the thermal decomposition of the binder component cannot be sufficiently expected. On the other hand, when silver oxide powder exceeds 15.0 weight%, there exists a defect which a mismatch with the shrinkage rate at the time of sintering of a ceramic substrate and a conductor, and a board curvature generate | occur | produce. Therefore, by containing 0.1-15.0 weight% of silver oxide powders, such a defect does not exist and a binder removal promoting effect can fully be expected. As the silver oxide powder, either the Ag 2 O powder or the AgO powder can be expected to have a debinding promoting effect, so either one can be used alone, but both Ag 2 O powder and AgO powder can be used in combination.
그리고, 상기 도전성 페이스트를 이용하여 세라믹 다층회로기판의 도체 부분을 형성하면 배선 패턴과 세라믹 기판 사이에 틈이나 크랙이 발생하지 않고, 신뢰성이 높은 세라믹 다층회로기판을 얻을 수 있다.When the conductive portion of the ceramic multilayer circuit board is formed using the conductive paste, no gaps or cracks occur between the wiring pattern and the ceramic substrate, and a highly reliable ceramic multilayer circuit board can be obtained.
다음으로, 본 발명의 도전성 페이스트를 이용하여 저온 소성 세라믹 다층회로기판의 도체 부분을 형성하는 방법의 일예를 공정순서로 설명하기로 한다.Next, an example of a method of forming a conductor portion of a low-temperature calcined ceramic multilayer circuit board using the conductive paste of the present invention will be described in the process sequence.
(1) 저온 소성 세라믹 그린 시트의 성형(1) forming of low temperature calcined ceramic green sheet
저온 소성 세라믹의 그린 시트를, 닥터 블레이드법 등으로 테이프 성형한다. 이때, 저온 소성 세라믹으로서는 예를 들어 CaO-SiO2-Al2O3-B2O3계 글라스 50~65 중량%와 알루미나 35~50 중량%의 혼합물을 이용할 수 있다. 이외에, 예를 들어 PbO-SiO2-B2O3계 글라스와 알루미나의 혼합물, MgO-Al2O3-SiO2-B2O3계 글라스, 코제라이트계 결정화 글라스 등의 저온 소성 세라믹 재료를 이용할 수도 있다.The green sheet of the low-temperature calcined ceramic is tape molded by the doctor blade method or the like. At this time, as the low-temperature calcined ceramic, for example, a mixture of 50 to 65% by weight of CaO-SiO 2 -Al 2 O 3 -B 2 O 3 -based glass and 35 to 50% by weight of alumina can be used. In addition, low-temperature calcined ceramic materials such as a mixture of PbO-SiO 2 -B 2 O 3 -based glass and alumina, MgO-Al 2 O 3 -SiO 2 -B 2 O 3 -based glass, cozelite-based crystallized glass It can also be used.
(2) 그린 시트의 절단과 비어 홀의 형성(2) cutting of green sheets and formation of via holes
다음으로, 테이프 성형한 저온 소성 세라믹 그린 시트를 소정의 치수로 절단 한 후, 소정의 위치에 비어 홀을 펀칭 가공한다.Next, after cutting the tape-shaped low-temperature calcined ceramic green sheet to a predetermined dimension, the via hole is punched at a predetermined position.
(3) 비어 홀의 도전성 페이스트 충전과 배선 패턴의 인쇄(3) Filling the conductive paste in the via hole and printing the wiring pattern
다음으로, 비어 홀의 도전성 페이스트 구멍매움 인쇄법에 의한 충전과 세라믹 그린 시트 상으로의 도전성 페이스트에 의한 배선 패턴의 인쇄를 실행한다.Next, the filling by the conductive paste hole filling method of the via hole and the printing of the wiring pattern by the conductive paste onto the ceramic green sheet are performed.
이때 사용하는 은계 도전성 페이스트에 있어서, 은 분말과 산화은 분말로 이루어지는 도전성 분말과, 바인더 성분을 유기 용매에 용해하여 이루어지는 유기 용액(vehicle)의 배합 비율은 일반적인 배합 비율을 채용할 수 있다. 예를 들어, 중량비에서 (70/30)≤(도전성 분말/유기 용액)≤(90/10)로 할 수 있다. 도전성 분말이 70 중량부 미만(유기 용액이 30 중량부 초과)에서는, 충분한 도전성을 확보할 수 없고, 한편, 도전성 분말이 90 중량부 초과(유기 용액이 10 중량부 미만)에서는, 적정한 페이스트 점도가 얻어지지 않고, 비어 홀의 충전 및 배선 패턴 인쇄의 작업 효율이 저하되므로 바람직하지 않다.In the silver conductive paste used at this time, a general blending ratio may be employed for the blending ratio of the conductive powder composed of silver powder and silver oxide powder and the organic solution obtained by dissolving a binder component in an organic solvent. For example, it can be set as (70/30) <(conductive powder / organic solution) <(90/10) by weight ratio. If the conductive powder is less than 70 parts by weight (organic solution is more than 30 parts by weight), sufficient conductivity cannot be ensured. On the other hand, if the conductive powder is more than 90 parts by weight (organic solution is less than 10 parts by weight), an appropriate paste viscosity is obtained. It is not obtained because it is not obtained and the work efficiency of filling the via hole and printing the wiring pattern is lowered.
본 발명의 효과를 발휘하고, 양호한 전기특성을 얻기 위한 도전성 페이스트의 바람직한 배합은, 합계를 100 중량부로 한 경우, 은 분말이 55~89.9 중량부, 산화은 분말이 0.1~15.0 중량부, 유기 용액이 10~30 중량부이고, 은 분말에 비하여 산화은 분말의 배합 비율이 적어도 좋으므로 전기특성에 미치는 산화은 분말 입경의 효과는 은 분말에 비하여 상대적으로 작다고 사료되지만, 소성 시에 단선함 없이 미세한 선폭의 배선 패턴을 형성하기 위해서는 산화은 분말의 평균 입경도 은 분말과 동일하도록 0.3~10.0㎛의 범위로 하는 것이 바람직하다.Preferable blending of the conductive paste for achieving the effect of the present invention and obtaining good electrical properties is that when the total is 100 parts by weight, 55 to 89.9 parts by weight of silver powder, 0.1 to 15.0 parts by weight of silver oxide powder, and organic solution 10 to 30 parts by weight, and the silver oxide powder blend ratio is better than the silver powder, so the effect of the particle size of the silver oxide on the electrical properties is considered to be relatively small compared to the silver powder. In order to form a pattern, it is preferable to make it the range of 0.3-10.0 micrometers so that the average particle diameter of silver oxide powder may be the same as silver powder.
유기 용액을 구성하는 바인더 성분으로서는 한정되지 않지만, 에틸셀룰로오스를 사용하고, 유기 용제로서는 에틸칼비톨아세테이트, 부틸칼비톨아세테이트, 터피네올(terpineol) 등을 사용할 수 있다.Although it does not limit as a binder component which comprises an organic solution, Ethyl cellulose is used, As an organic solvent, Ethyl calbitol acetate, Butyl calbitol acetate, Terpineol etc. can be used.
예를 들어, 상기 도전성 분말 80 중량부에 대하여 에틸셀룰로오스를 터피네올로 용해한 유기 용액을 20 중량부 첨가한 것을 3본(本) 롤 장치를 이용하여 충분히 혼련, 분산함으로써 도전성 페이스트를 얻을 수 있다.For example, an electrically conductive paste can be obtained by fully kneading and disperse | distributing the thing which added 20 weight part of organic solutions which melt | dissolved ethyl cellulose in terpineol with respect to 80 weight part of said electroconductive powders using a three roll apparatus. .
배선 패턴 인쇄용 도전성 페이스트에 포함되는 은 분말과 비어 홀 충전용 도전성 페이스트에 포함되는 은 분말은 반드시 동일한 것을 이용할 필요는 없고, 전자(前者)의 은 분말을 비교적 작은 입경(0.3~3.0㎛)으로 하고, 후자(後者)의 은 분말을 비교적 큰 입경(3.0~10.0㎛)으로 할 수도 있다. 이와 같이 하면, 작은 입경의 은 분말을 이용한 페이스트는 미세 배선의 형성이 가능하고, 큰 입경의 은 분말을 이용한 페이스트는 저 코스트화가 가능한 효과가 있다.The silver powder contained in the conductive paste for wiring pattern printing and the silver powder contained in the conductive paste for via hole filling do not necessarily have to use the same one, and the former silver powder has a relatively small particle diameter (0.3 to 3.0 µm). The latter silver powder may be made into a relatively large particle size (3.0 to 10.0 µm). In this way, the paste using the silver powder of small particle size can form fine wiring, and the paste using the silver powder of large particle size has the effect which can be made low in cost.
도전성 페이스트와 세라믹 기판의 접착성을 향상시키기 위하여, 글라스 성분을 도전성 페이스트 내에 0.1 중량% 이상 함유할 수도 있지만, 글라스 성분을 1.0 중량% 초과 첨가하면 솔더 젖음성(漏性)이 나빠지는 일이 있으므로, 필요에 따라서 글라스 성분을 소정량 첨가하는 것이 바람직하다.In order to improve the adhesion between the conductive paste and the ceramic substrate, the glass component may be contained in the conductive paste in an amount of 0.1% by weight or more. However, when the glass component is added in excess of 1.0% by weight, the solder wettability may deteriorate. It is preferable to add a predetermined amount of glass components as needed.
또한, 내 솔더 식성(食われ性)을 개선하기 위하여, 도전성 페이스트 내에 Pt 분말 또는 Pd 분말을 0.1 중량% 이상 함유할 수도 있지만, Pt 분말 또는 Pd 분말을 0.5 중량부 초과 첨가하여도 그 효과는 포화하는 한편, 제조 코스트를 상승시키므로, 필요에 따라서 Pt 분말 또는 Pd 분말을 소정량 첨가하는 것이 바람직하다.In addition, in order to improve solder corrosion resistance, the conductive paste may contain 0.1 wt% or more of Pt powder or Pd powder, but the effect is saturated even when Pt powder or Pd powder is added in excess of 0.5 parts by weight. On the other hand, since it raises a manufacturing cost, it is preferable to add a predetermined amount Pt powder or Pd powder as needed.
(4) 적층과 압착(4) lamination and crimping
비어 홀의 도전성 페이스트 충전과 배선 패턴의 인쇄 종료 후, 각 층의 그린 시트를 적층 압착하여 일체화한다.After the conductive paste filling of the via hole and the printing of the wiring pattern are finished, the green sheets of each layer are laminated and crimped to be integrated.
(5) 탈 바인더 처리(5) Debinding Treatment
상기 적층물을 소성하기 전에 약 400~450℃로 적층물을 가열하여 1~2시간 유지함으로써, 유기 화합물로 이루어지는 바인더 성분을 산화은의 환원반응의 결과 생성하는 산소에 의해 열분해하여 제거한다. 탈 바인더 촉진을 위해 산화은 분말로서 Ag2O 분말 및 AgO 분말의 양쪽을 포함하는 경우의 비율은, Ag2O 분말이 20 중량부이고 AgO 분말이 80 중량부인 비율에서부터 Ag2O 분말이 80 중량부이고 AgO 분말이 20 중량부인 비율의 범위로 포함되는 것이 바람직하다.Before firing the laminate, the laminate is heated to about 400 to 450 ° C. for 1 to 2 hours to thermally decompose and remove the binder component made of the organic compound by oxygen generated as a result of the reduction reaction of silver oxide. Ratio in the case of a silver oxide powder for a binder to promote including both of Ag 2 O powder and AgO powder, Ag 2 O powder is 20 parts by weight of an AgO powder is 80 parts by weight of Ag 2 O powder from 80 parts by weight, the ratio And AgO powder is preferably included in the range of the proportion of 20 parts by weight.
(6) 소성(6) firing
탈 바인더 처리한 적층물을 소성 피크 온도 800~950℃(바람직하게는 900℃ 전후)로 하고, 피크 온도에서 20~60분간 유지하는 조건에서 소성하여, 저온 소성 세라믹 다층회로기판을 얻을 수 있다.The de-bindered laminate can be baked at a firing peak temperature of 800 to 950 ° C. (preferably around 900 ° C.) and baked under conditions maintained at the peak temperature for 20 to 60 minutes to obtain a low temperature fired ceramic multilayer circuit board.
도 1은 상기와 같은 프로세스를 거쳐 제조한 저온 소성 세라믹 다층회로기판 의 일예의 단면도이고, 1은 배선 패턴, 2는 도전성 페이스트를 충전한 비어 홀, 3은 세라믹 그린 시트를 나타낸다.1 is a cross-sectional view of an example of a low-temperature calcined ceramic multilayer circuit board manufactured through the above process, 1 is a wiring pattern, 2 is a via hole filled with a conductive paste, and 3 is a ceramic green sheet.
또한, 소성 공정에서 그린 시트 적층물의 양면에 알루미나 그린 시트를 적층, 압착하고, 가압하면서 800~950℃에서 소성하고, 소성 후에 양면의 알루미나 그린 시트를 제거하여 저온 소성 세라믹 다층회로기판을 제조할 수도 있다. 이와 같이 함으로써 도체와 세라믹의 열수축 거동의 차이에 기인한 기판 휨이나 도체 박리를 억제할 수 있다.In addition, the alumina green sheet may be laminated and pressed on both sides of the green sheet laminate in the firing step, fired at 800 to 950 ° C. while being pressed, and after the firing, the alumina green sheet may be removed to manufacture a low temperature calcined ceramic multilayer circuit board. have. By doing in this way, curvature of a board | substrate and conductor peeling resulting from the difference of the heat shrinkage behavior of a conductor and a ceramic can be suppressed.
이하, 본 발명의 실시예를 설명하지만, 본 발명은 하기 실시예에 한정되지 아니 하고, 본 발명의 기술적 범위를 벗어나지 않는 범위에 있어서, 적절히 변경과 수정이 가능하다.Hereinafter, although the Example of this invention is described, this invention is not limited to the following Example, A change and correction are possible suitably in the range which does not deviate from the technical scope of this invention.
이하의 표 1에 나타낸 평균 입경을 갖는 은 분말, 산화은 분말, 및 에틸렌셀룰로오스를 터피네올로 용해한 유기 용액을 표 1의 기재와 같이 배합한 것을 3본 롤 장치를 이용하여 혼련, 분산하여 도전성 페이스트를 얻고, 세라믹 그린 시트로서 CaO-Al2O3-SiO2-B2O3계 글라스 60 중량%와 알루미나 40 중량%를 혼합하여 이루어지는 정방형상(1인치 X 1인치 X 300㎛ 두께)의 것을 사용하였다.The silver powder, the silver oxide powder, and the organic solution which melt | dissolved ethylene cellulose in terpineol which were mix | blended like the description of Table 1 were knead | mixed and disperse | distributed using three roll apparatuses, and the electrically conductive paste which showed the average particle diameter shown in Table 1 below A ceramic green sheet having a square shape (1 inch X 1 inch X 300 μm thick) formed by mixing 60% by weight of CaO-Al 2 O 3 -SiO 2 -B 2 O 3 glass and 40% by weight of alumina. Used.
그리고, 상기 세라믹 그린 시트에 상기 도전성 페이스트를 이용하여 스크린 인쇄에 의해 도 2에 나타낸 바와 같은 배선 패턴을 형성한 후, 벨트식 소성로에서 상기 세라믹 그린 시트에 400℃로 1시간 유지하는 대기 분위기 조건에서의 가열처리를 실시한 후에 실온까지 냉각하고, 다음에 동 벨트식 소성로에서 피크 온도 890 ℃, 피크 온도 유지시간 20분의 대기 분위기 조건으로 소성하였다. 그리고, 그 결과 얻어진 세라믹 회로기판에 있어서, 배선 패턴과 기판의 틈 및 기판 휨을 평가하였다. 도 2에 있어서, L은 선폭, S는 선간격을 나타낸다. 또한, 후기하는 표 1에 기재한 배선 패턴과 기판의 틈 및 기판 휨의 평가는 이하에 설명하는 바와 같은 평가방법에 기초한 것이다.Then, after forming the wiring pattern as shown in Fig. 2 by screen printing using the conductive paste on the ceramic green sheet, in a belt-type firing furnace in the air atmosphere conditions maintained at 400 ℃ for one hour After the heat treatment was carried out, the mixture was cooled to room temperature, and then fired in an atmosphere atmosphere of a peak temperature of 890 ° C. and a peak temperature holding time of 20 minutes in the same belt type firing furnace. In the resultant ceramic circuit board, the gap between the wiring pattern, the board, and the board warpage were evaluated. In Fig. 2, L denotes a line width and S denotes a line interval. In addition, evaluation of the clearance gap of a wiring pattern, board | substrate, and board | substrate which are described later in Table 1 is based on the evaluation method as demonstrated below.
배선 패턴과 기판의 틈 평가방법으로서는, 소성 후의 세라믹 기판을 정반(定盤) 상에 재치하여 육안 관찰한 결과, 배선 패턴의 전역에 있어서 기판과의 사이에 틈이 인지되지 않았던 것을 '틈 없음'(기호 ○)으로 하고, 배선 패턴의 일부 영역에 있어서 기판과의 사이에 틈이 인지되었던 것을 '약간 틈 있음'(기호 △)으로 하고, 배선 패턴의 거의 전역에 있어서 기판과의 사이에 틈이 인지되었던 것을 '틈 있음'(기호 X)으로 하였다.As a method for evaluating the gap between the wiring pattern and the substrate, the ceramic substrate after firing was placed on a surface plate and visually observed. As a result, no gap was recognized between the substrate and the substrate in the entire wiring pattern. (Symbol ○), the gap between the substrate is recognized in the partial region of the wiring pattern as 'a little gap' (symbol Δ), and the gap between the substrate and the substrate is almost the entire area of the wiring pattern. What was perceived was 'with gaps' (symbol X).
기판 휨의 평가방법으로서는, 도 3에 나타낸 바와 같이, 소성 후의 세라믹 기판(4)을 정반(5) 상에 재치하여, 기판(4)의 하면(4a)과 정반(5)의 상면(5a)의 간격 최대치(h)를 틈 게이지로 측정하고, 그 간격 최대치(h)가 20㎛ 이하인 것을 '양호'(기호 ○)로 하고, 그 간격 최대치(h)가 25㎛ 내지 35㎛인 것을 '약간 불량'(기호 △)으로 하고, 그 간격 최대치(h)가 50㎛ 이상인 것을 '불량'(기호 X)으로 하였다. 상기 간격 최대치(h)가 20㎛ 이하인 것이 실용적으로 적합한 양호한 레벨이다.As a method of evaluating substrate warpage, as shown in FIG. 3, the
표 1에 나타낸 바와 같이, 본 발명의 실시예 1 내지 실시예 11에 관한 것은 배선 패턴과 기판의 사이에 틈이 없고, 기판 휨도 실용적으로 적합한 양호한 레벨이고, 신뢰성이 높은 세라믹 회로기판이다.As shown in Table 1, the first embodiment to the eleventh embodiment of the present invention is a ceramic circuit board having a high level and high reliability, with no gap between the wiring pattern and the substrate, and practically suitable for warping of the substrate.
그러나, 비교예 1 내지 비교예 5에 관한 것은 도전성 페이스트에 Ag2O가 배합되어 있지 않으므로, 기판의 소성 전에 바인더 성분을 열분해할 수 없고, 기판의 소성 시에 바인더 성분이 가스로 되어 증발하고, 배선 패턴과 기판의 사이에 틈이 발생하고 기판에도 휨이 보였다.However, according to Comparative Examples 1 to 5, since Ag 2 O is not blended with the conductive paste, the binder component cannot be thermally decomposed before firing of the substrate, and the binder component becomes a gas at the time of firing of the substrate and evaporates. A gap occurred between the wiring pattern and the substrate and warpage was also seen in the substrate.
비교예 6은 도전성 페이스트에 Ag2O를 과잉으로 배합한 것이므로 기판의 소성 전에 바인더 성분을 열분해하여 제거할 수 있어, 배선 패턴과 기판의 사이에 틈은 발생하지 않았던 반면에, 도체 페이스트와 세라믹 기판의 소결 타이밍과 수축율에 부정합을 일으켰고, 기판에 휨이 발생하였다.In Comparative Example 6, since Ag 2 O was excessively added to the conductive paste, the binder component could be thermally decomposed and removed prior to firing of the substrate, while no gap was formed between the wiring pattern and the substrate. Inconsistency was observed in the sintering timing and shrinkage ratio of, and warpage occurred in the substrate.
비교예 7은 도전성 페이스트에 Ag2O가 배합되어 있지만, 그 배합량이 적으므로 기판의 소성 전의 열분해에 의한 바인더 제거량이 적어서 잔존하는 바인더 성분이 기판의 소성 시에 가스로 되어 증발하고, 배선 패턴과 기판의 사이에 틈이 발생하였다.In Comparative Example 7, Ag 2 O was blended into the conductive paste, but since the amount of the mixture was small, the amount of binder removal by thermal decomposition before firing of the substrate was small. A gap occurred between the substrates.
또한, 비교예 6 및 비교예 7의 경우에 있어서, Ag2O를 대신하여 AgO를 사용한 경우에 있어서도 상기와 동일한 결과가 얻어졌다.Further, in the case of Comparative Example 6 and Comparative Example 7, the same results as above were obtained even in the case of using AgO in place of the Ag 2 O.
본 발명의 도전성 페이스트를 이용하여 세라믹 다층회로기판의 도체 부분을 형성하면 배선 패턴과 세라믹 기판 사이에 틈이나 크랙이 발생하지 않고, 신뢰성이 높은 세라믹 다층회로기판을 얻을 수 있다.When the conductor portion of the ceramic multilayer circuit board is formed using the conductive paste of the present invention, a gap or crack does not occur between the wiring pattern and the ceramic substrate, and a highly reliable ceramic multilayer circuit board can be obtained.
Claims (5)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00025826 | 2006-02-02 | ||
JP2006025826A JP4819516B2 (en) | 2006-02-02 | 2006-02-02 | Conductive paste and ceramic multilayer circuit board using the conductive paste |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070079548A true KR20070079548A (en) | 2007-08-07 |
KR101118361B1 KR101118361B1 (en) | 2012-03-09 |
Family
ID=38486870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060032083A KR101118361B1 (en) | 2006-02-02 | 2006-04-07 | Conductive paste and Method of manufacturing multi-layer printed circuit board using the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4819516B2 (en) |
KR (1) | KR101118361B1 (en) |
TW (1) | TW200731293A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946589B1 (en) * | 2008-04-03 | 2010-03-09 | 엘지이노텍 주식회사 | Composition of semiconductor device attaching paste |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866577B1 (en) * | 2007-09-28 | 2008-11-03 | 삼성전기주식회사 | Electro-path opening of pcb |
WO2009090915A1 (en) * | 2008-01-17 | 2009-07-23 | Nichia Corporation | Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for manufacturing light-emitting device |
JP5313526B2 (en) * | 2008-03-17 | 2013-10-09 | 京都エレックス株式会社 | Conductive paste for low-temperature fired multilayer substrates |
JP5814204B2 (en) * | 2012-09-10 | 2015-11-17 | 京都エレックス株式会社 | LED ceramic package paste |
JP5849036B2 (en) * | 2012-09-27 | 2016-01-27 | 富士フイルム株式会社 | Conductive paste, printed wiring board |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613756A (en) * | 1992-06-25 | 1994-01-21 | Matsushita Electric Ind Co Ltd | Conductive paste composition |
JP2001307549A (en) | 2000-04-21 | 2001-11-02 | Furuya Kinzoku:Kk | Silver paste and manufacturing method |
JP3757211B2 (en) * | 2003-03-14 | 2006-03-22 | 富士通株式会社 | Wiring board and manufacturing method thereof |
JP2005293851A (en) * | 2004-03-10 | 2005-10-20 | Toyobo Co Ltd | Conductive paste |
JP2005267900A (en) * | 2004-03-16 | 2005-09-29 | Sumitomo Osaka Cement Co Ltd | Conductive paste and its manufacturing method |
-
2006
- 2006-02-02 JP JP2006025826A patent/JP4819516B2/en active Active
- 2006-03-29 TW TW095110878A patent/TW200731293A/en not_active IP Right Cessation
- 2006-04-07 KR KR1020060032083A patent/KR101118361B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946589B1 (en) * | 2008-04-03 | 2010-03-09 | 엘지이노텍 주식회사 | Composition of semiconductor device attaching paste |
Also Published As
Publication number | Publication date |
---|---|
JP4819516B2 (en) | 2011-11-24 |
TW200731293A (en) | 2007-08-16 |
TWI322995B (en) | 2010-04-01 |
JP2007207604A (en) | 2007-08-16 |
KR101118361B1 (en) | 2012-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101118361B1 (en) | Conductive paste and Method of manufacturing multi-layer printed circuit board using the same | |
JP2005286111A (en) | Conductive paste for laminates ceramic electronic part terminal electrodes | |
JP2009180518A (en) | Wiring board for probe card and probe card | |
JPH05234416A (en) | Conductive paste | |
JP2004047856A (en) | Conductive paste and printing method as well as manufacturing method of ceramic multilayer circuit board | |
CN113396458B (en) | Conductive paste, electronic component, and multilayer ceramic capacitor | |
JP4732227B2 (en) | Conductive paste, ceramic multilayer circuit board using the conductive paste, and method for manufacturing the ceramic multilayer circuit board | |
JP5385070B2 (en) | Paste composition | |
JP4024787B2 (en) | Conductive paste for forming conductive portion of ferrite multilayer circuit board and ferrite multilayer circuit board using the conductive paste | |
JP2657008B2 (en) | Metallized composition for ceramics | |
JP2001291959A (en) | Manufacturing method for multilayer ceramic substrate and copper conductive paste | |
JP4293444B2 (en) | Conductive paste | |
JP4948459B2 (en) | Paste composition | |
EP4310066A1 (en) | Composite substrate | |
WO2001056047A1 (en) | Conductor pattern built in multilayer board, multilayer board having built-in conductor pattern, and method of manufacturing multilayer board | |
JP5675389B2 (en) | Probe card wiring board and probe card | |
JP2009302396A (en) | Manufacturing method of multilayer ceramic board | |
JP4099097B2 (en) | Conductive paste for filling via holes and ceramic multilayer circuit board using the conductive paste | |
JP2005116337A (en) | Conductive paste, via-hole conductor and multilayer ceramic substrate | |
JP4298558B2 (en) | Conductive paste for low-temperature fired ceramic multilayer circuit board and low-temperature fired ceramic multilayer circuit board using the conductive paste | |
JPH1179828A (en) | Production of alumina ceramic substrate | |
JP2008192401A (en) | Conductive paste | |
JP2004288449A (en) | Conductive paste and ceramic multilayered circuit board using conductive paste | |
JP5363887B2 (en) | Multilayer wiring board | |
JP2002231049A (en) | Conductive paste |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B90T | Transfer of trial file for re-examination | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
E801 | Decision on dismissal of amendment | ||
S901 | Examination by remand of revocation | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
S601 | Decision to reject again after remand of revocation | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110124 Effective date: 20120131 |
|
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190116 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200115 Year of fee payment: 9 |