JP3757211B2 - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP3757211B2
JP3757211B2 JP2003069108A JP2003069108A JP3757211B2 JP 3757211 B2 JP3757211 B2 JP 3757211B2 JP 2003069108 A JP2003069108 A JP 2003069108A JP 2003069108 A JP2003069108 A JP 2003069108A JP 3757211 B2 JP3757211 B2 JP 3757211B2
Authority
JP
Japan
Prior art keywords
silver
conductor
wiring
silver oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003069108A
Other languages
Japanese (ja)
Other versions
JP2004281154A (en
Inventor
佳彦 今中
正寿 竹野内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003069108A priority Critical patent/JP3757211B2/en
Publication of JP2004281154A publication Critical patent/JP2004281154A/en
Application granted granted Critical
Publication of JP3757211B2 publication Critical patent/JP3757211B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Conductive Materials (AREA)
  • Non-Insulated Conductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法に関し、特に、セラミック基板における製造方法に用いて好適なものである。
【0002】
【従来の技術】
近年、携帯電話やBluetooth,その他のモバイル装置等の無線情報通信装置においては、音声,画像,データなどの大容量信号を高周波でより高速に通信することが望まれてきている。このような無線情報通信装置を実現するためには、高周波における配線基板の導体損失や誘電損失(tanδ)を小さくすることが重要となってくる。
【0003】
ここで、導体損失は、導体材料の電気抵抗により決定され、電気抵抗が小さいほど導体損失が小さくなるため、より高速で大容量信号を通信するためには、基板の配線に対して銀,銅,金等の電気抵抗の小さい導体材料を使用することが有効である。また、誘電体損失も材料によってその値が異なり、一般にセラミックス材料の誘電体損失値は、樹脂材料の1/10程度である。
【0004】
このような背景をもとに、無線情報通信装置における配線基板としては、セラミック基板に電気抵抗の小さな金,銀,銅等の導体配線で形成されたものが主流となりつつあり、LTCC(低温焼成セラミックス)における配線基板等の開発か進んでいる。
【0005】
【特許文献1】
特開平6−13756号公報
【特許文献2】
特開平10−106350号公報
【特許文献3】
特開平11−3617号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述した配線基板の形成は、電気抵抗の小さな導体からなる導体ペーストを用いてセラミック生シート(以下、グリーンシートと記す)に配線パターンを形成し、これらを同時に焼成することにより形成されるが、このとき、導体とセラミックスとの焼成収縮率の挙動が大きく異なり、この結果、導体とセラミックスとの界面にストレスが生じてクラック等が発生してしまうという問題があった。
【0007】
そこで、上述した導体とセラミックスとの焼成収縮率における挙動の違いを調整する目的で、導体ペーストにガラス、アルミナ、マグネシア等のセラミックスを添加することが行われているが、添加されたセラミックスは、絶縁物であるために導体配線の抵抗値の増大を招いていた。
【0008】
本発明は上述の問題点にかんがみてなされたもので、導体配線の抵抗値を増大させることなく、配線基板と導体配線との界面に発生するクラック等の不具合を防止する配線基板及びその製造方法を実現することを目的とする。
【0009】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【0011】
本発明の配線基板の製造方法は、基板に形成されたビア孔に、導体粉末に酸化銀を混合してなる導体ペーストを充填する工程と、前記基板に前記導体ペーストからなる配線パターンを形成する工程と、前記導体ペーストを酸化銀の還元温度以上の温度で加熱し、前記基板の配線パターン形成部及び前記ビア孔に酸化銀から還元された銀を含む導体を形成する工程とを有することを特徴とするものである。
【0012】
本発明の配線基板は、基板に配線パターン及びビアが形成された配線層を有する配線基板であって、前記配線パターン及び前記ビアが、前記基板を酸化銀の還元温度以上の温度で加熱して形成され、酸化銀から還元された銀を含み、かつ、絶縁物を含有していないものであることを特徴とするものである。
【0013】
【発明の実施の形態】
−本発明の骨子−
本発明者は、電気抵抗の小さな導体配線を形成するとともに、グリーンシートと導体ペーストとの焼成収縮率を同一もしくは類似にしてセラミックスと導体との界面に生じるストレスを回避するという相反する要請を達成すべく、以下に示す発明の骨子に想到した。
【0014】
本発明では、導体ペーストに焼成収縮率の調整を図るための添加剤として酸化銀を用いる。ここで、図1に各金属の酸化・還元の挙動を示す熱力学平衡図を示す。図1に示すように、銀の酸化・還元の挙動は、1atmの大気雰囲気中では、約200℃の温度を境にして、それ以下の温度では酸化銀が安定状態であり、それ以上の温度では銀が安定状態となる。つまり、酸化銀は200℃以上の温度で銀に還元変態をする。
【0015】
図2は、熱機械分析(TMA)による純粋な銀ペースト、酸化銀を添加した銀ペースト及びセラミックスの測定結果を示す特性図である。
この図2の測定結果が示すように、純粋な銀ペーストでは、温度に依存する収縮は起こらずに、温度が約450℃以上になるとセラミックスとの収縮率の差が大きくなってくる。一方、酸化銀を添加した銀ペーストでは、温度に依存して収縮を行うが、その収縮はセラミックスと同様の挙動を示しており、焼成温度における収縮率の差はほとんどみられない。この結果から、導体ペーストに酸化銀を添加することにより、セラミックスとの収縮率の差を低減できることが分かる。
【0016】
また、図3及び図4は、酸化銀の還元反応の実験結果を示した特性図である。図3に示す重量減少による示差熱分析(TG−DTA)の測定結果から、約480℃付近の温度で吸熱反応及び重量の減少が見られる。これは、酸化銀の還元反応によって銀が生成され、重量の減少が起こったためである。理論的には、原子量から約7%の重量減少となる。
【0017】
また、図4に示すX線回折の測定結果から、300℃までは酸化銀が存在しているが、500℃以上の温度では、酸化銀に換わって銀が存在しているのがわかる。これは、300℃〜500℃の間で酸化銀が銀に還元されたことを示している。ここで、酸化銀の還元温度は、理論的には、図1に示すように約200℃であるが、実験上は、図2〜図4に示すように、450℃程度の温度となっている。
【0018】
図3及び図4の測定結果から、セラミックスの焼成においては、その焼成温度を酸化銀の還元温度以上、好ましくは500℃以上で行うことによって、導体配線を銀または銀を含む合金で形成することができるため、導体配線の抵抗値を増大させることもない。
つまり、導体ペーストに酸化銀を添加することにより、焼成時においては導体ペーストとセラミックスとの収縮率の差を低減するとともに、焼成後においては銀に変態するために電気抵抗の小さな導体配線を形成することができる。
【0019】
−本発明の骨子を適用した具体的な実施形態−
次に、本発明の配線基板及びその製造方法の骨子を踏まえた実施形態について説明する。本実施形態では、配線基板として多層セラミック基板を例にして説明を行う。
【0020】
図5は、多層セラミック基板の製造方法を工程順に示す概略図である。
まず、図5(a)に示すステップS1では、平均粒径が5μm程度のアルミナ粉末を20vol%と平均粒径が3μm程度の硼珪酸系ガラス粉末とを調合した原料粉末に、さらに、バインダとしてPVB樹脂を8wt%、可塑剤としてジブチルフタレートを3wt%添加し、また、溶剤としてアセトンを加え、ボールミルを用いて20時間程度で粉末調合を行ってミルク状のスラリー1を生成する。
【0021】
続いて、図5(b)に示すステップS2では、ドクターブレード法により、ステップS1で生成したミルク状のスラリー1をドクターブレード2とベルト3との間に通すことによって、所定の厚みをもったグリーンシート4を成形する。
【0022】
続いて、図5(c)に示すステップS3では、ステップS2で成形したグリーンシート4に対して定型打抜き加工を行って、所定形状のグリーンシート基板5を作製する。その後、グリーンシート基板5にビア用の孔を形成する。
【0023】
一方、図5(d)に示すステップS4は、グリーンシート基板5にパターン印刷するための導体ペーストの生成工程である。
具体的には、平均粒径が0.5μm程度の銀粉末と、平均粒径が1.5μm程度の大きさで、銀粉末に対して10wt%程度の酸化銀粉末とを調合し、さらに、エチルセルロース、アセトンを添加して、らいかい機を用いてアセトン溶媒成分を蒸発させながらテルピネオールを加えて粉末調合を行い、導体ペースト6を生成する。ここで、この導体ペースト6を、3本ロールミルを用いて混合・分散させて、粘度を300Pa・S(3,000ポアズ)とした。
【0024】
続いて、図5(e)に示すステップS5では、グリーンシート基板5に形成されたビア用の孔に導体ペースト6を充填するとともに、導体ペースト6を用いたスクリーン印刷を行って、グリーンシート基板5の表面に配線パターン7を形成する。
【0025】
続いて、図5(f)に示すステップS6では、種々の配線パターン7が形成されたグリーンシート基板5を複数枚重ね合わせ、温度80℃、圧力30MPaを30分間与えて、グリーンシート基板5の積層を行う。このとき、グリーンシート基板5に含まれているPVB樹脂が積層時における層間接着の糊の役割を果たす。
【0026】
続いて、図5(g)に示すステップS7では、積層されたグリーンシート基板5に対して大気中で温度900℃を2時間与えて、PVB樹脂を飛散させながら、配線パターン7の導体金属とグリーンシート基板5とを一体で焼成することにより、多層セラミック基板8を形成する。
【0027】
本実施形態においては、導体ペースト6に銀粉末を用いた例を示したが、本発明はこれに限定されるわけではなく、例えば、金、銅、タングステン、モリブデン、ニッケル等の導体金属や、これらの金属をベースとした合金を適用することも可能である。また、本実施形態の酸化銀においては、その純度を90%以上、その平均粒径を50μm以下とすることが効果を達成する上で望ましい。
【0028】
また、本実施形態においては、酸化銀としてAg2Oの酸化銀(I)を用いた例を示したが、本発明はこれに限定されるわけではなく、焼成中に還元させて金属銀に相変態させるという観点から、AgOの酸化銀(II)を適用することも可能である。
【0029】
−本実施形態における多層セラミック基板の評価結果−
図6は、上述の製造方法を適用して各種導体ペーストを用いて作製した多層セラミック基板の特性を示した図である。
ここで、従来法1で示した多層セラミック基板は純粋な銀ペーストを使用して作製されたものであり、従来法2で示した多層セラミック基板は低融点ガラスを添加した銀ペーストを使用して作製されたもの、本実施形態の多層セラミック基板は酸化銀を添加した銀ペーストを使用して作製されたものである。
【0030】
従来法1における多層セラミック基板は、純粋な銀ペーストを使用しているために導体層の電気抵抗は非常に小さく良好であるが、焼成時におけるセラミックスと導体との収縮率の差が非常に大きいために、多層セラミック基板の層間部にデラミや亀裂が発生している。
【0031】
従来法2における多層セラミック基板は、焼成時の収縮を調整するための低融点ガラスを添加した銀ペーストを使用しているために、焼成時におけるセラミックスと導体との収縮率の差は非常に小さく、多層セラミック基板の層間部にデラミや亀裂を生じることはないが、添加した低融点ガラスは絶縁物であるために、導体層の電気抵抗は非常に大きくなってしまう。
【0032】
一方、本実施形態の多層セラミック基板は、酸化銀を添加した銀ペーストを使用しているために、図2に示す特性図からも分かるように、焼成時におけるセラミックスと導体との収縮率の差が非常に小さくなっており、多層セラミック基板の層間部にデラミや亀裂が生じていない。さらに、酸化銀の還元温度は非常に低温であるために、焼成時に酸化銀から銀へと還元されて、形成された導体層の抵抗値も非常に小さくなっている。
【0033】
図6に示した多層セラミック基板の評価結果により、本実施形態における多層セラミック基板の製造方法の有効性を確認することができた。
【0034】
以下、本発明の諸態様を付記としてまとめて記載する。
【0035】
(付記1) 導体粉末に酸化銀を混合して導体ペーストを生成する工程と、
前記導体ペーストを酸化銀の還元温度以上の温度で加熱し、酸化銀から還元された銀を含む導体を形成する工程と
を有することを特徴とする導体の製造方法。
【0036】
(付記2) 前記導体粉末は、金、銀、銅もしくは、これらの金属における合金のうち、少なくとも1種を含むものであることを特徴とする付記1に記載の導体の製造方法。
【0037】
(付記3) 前記導体ペーストを500℃以上で加熱することを特徴とする付記1又は2に記載の導体の製造方法。
【0038】
(付記4) 酸化銀の平均粒径が50μm以下であることを特徴とする付記1〜3のいずれか1項に記載の導体の製造方法。
【0039】
(付記5) 酸化銀の純度が90%以上であることを特徴とする付記1〜4のいずれか1項に記載の導体の製造方法。
【0040】
(付記6) 導体粉末に酸化銀を混合して生成した導体ペーストを用いて基板に配線パターンを形成する工程と、
前記基板を酸化銀の還元温度以上の温度で加熱し、前記基板に酸化銀から還元された銀を含む導体からなる配線層を形成する工程と
を有することを特徴とする配線基板の製造方法。
【0041】
(付記7) 前記基板は、温度に依存する収縮率が前記導体ペーストと同一もしくは類似であることを特徴とする付記6に記載の配線基板の製造方法。
【0042】
(付記8) 前記基板がセラミックスで形成されていることを特徴とする付記6又は7に記載の配線基板の製造方法。
【0043】
(付記9) 前記導体粉末は、金、銀、銅もしくは、これらの金属における合金のうち、少なくとも1種を含むものであることを特徴とする付記6〜8のいずれか1項に記載の配線基板の製造方法。
【0044】
(付記10) 前記基板を500℃以上で加熱することを特徴とする付記6〜9のいずれか1項に記載の配線基板の製造方法。
【0045】
(付記11) 酸化銀の平均粒径が50μm以下であることを特徴とする付記6〜10のいずれか1項に記載の配線基板の製造方法。
【0046】
(付記12) 酸化銀の純度が90%以上であることを特徴とする付記6〜11のいずれか1項に記載の配線基板の製造方法。
【0047】
(付記13) 前記配線パターンをスクリーン印刷により形成することを特徴とする付記6〜12のいずれか1項に記載の配線基板の製造方法。
【0048】
(付記14) 基板と、
前記基板を酸化銀の還元温度以上の温度で加熱して形成され、前記基板に酸化銀から還元された銀を含む導体からなる配線層と
を有することを特徴とする配線基板。
【0049】
(付記15) 前記基板は、温度に依存する収縮率が前記導体ペーストと同一もしくは類似であることを特徴とする付記14に記載の配線基板。
【0050】
(付記16) 前記基板がセラミックスで形成されていることを特徴とする付記14又は15に記載の配線基板。
【0051】
(付記17) 前記配線層は、酸化銀から還元された銀と金又は銅との合金、もしくは酸化銀から還元された銀と金又は銅における合金との合金で形成されていることを特徴とする付記14〜16のいずれか1項に記載の配線基板。
【0052】
【発明の効果】
本発明によれば、導体配線の抵抗値を増大させることなく、基板と導体配線との界面に発生するクラック等の不具合を防止することができる。
【図面の簡単な説明】
【図1】各金属の酸化・還元の挙動を示す熱力学平衡図である。
【図2】熱機械分析(TMA)による純粋な銀ペースト、酸化銀を添加した銀ペースト及びセラミックスの測定結果を示す特性図である。
【図3】酸化銀の還元反応の実験結果を示した特性図である。
【図4】酸化銀の還元反応の実験結果を示した特性図である。
【図5】本発明の実施形態に係わる多層セラミック基板の製造方法を工程順に示す概略図である。
【図6】各種導体ペーストを用いて作製した多層セラミック基板の特性を示した図である。
【符号の説明】
1 スラリー
2 ドクターブレード
3 ベルト
4 グリーンシート
5 グリーンシート基板
6 導体ペースト
7 配線パターン
8 多層セラミック基板
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board and a manufacturing method thereof, and is particularly suitable for use in a manufacturing method of a ceramic substrate.
[0002]
[Prior art]
In recent years, in wireless information communication devices such as mobile phones, Bluetooth, and other mobile devices, it has been desired to communicate high-capacity signals such as voice, images, data, and the like at higher speeds at higher frequencies. In order to realize such a wireless information communication device, it is important to reduce the conductor loss and dielectric loss (tan δ) of the wiring board at high frequencies.
[0003]
Here, the conductor loss is determined by the electrical resistance of the conductor material, and the smaller the electrical resistance, the smaller the conductor loss. Therefore, in order to communicate a large capacity signal at a higher speed, silver or copper is used for the wiring on the board. It is effective to use a conductor material having a low electrical resistance such as gold. Further, the value of the dielectric loss varies depending on the material. Generally, the dielectric loss value of the ceramic material is about 1/10 of that of the resin material.
[0004]
Based on such a background, as a wiring board in a wireless information communication apparatus, a ceramic board formed of a conductive wiring such as gold, silver, copper or the like having a small electric resistance is becoming mainstream. Development of wiring boards in ceramics) is progressing.
[0005]
[Patent Document 1]
JP-A-6-13756 [Patent Document 2]
JP-A-10-106350 [Patent Document 3]
JP-A-11-3617 [0006]
[Problems to be solved by the invention]
However, the above-described wiring substrate is formed by forming a wiring pattern on a ceramic raw sheet (hereinafter referred to as a green sheet) using a conductor paste made of a conductor having a small electrical resistance, and firing these simultaneously. However, at this time, the behavior of the firing shrinkage rate between the conductor and the ceramics is greatly different, and as a result, there is a problem that stress is generated at the interface between the conductor and the ceramics to cause cracks and the like.
[0007]
Therefore, for the purpose of adjusting the difference in behavior in the firing shrinkage ratio between the conductor and the ceramic, adding ceramics such as glass, alumina, and magnesia to the conductor paste has been performed. Since it is an insulator, the resistance value of the conductor wiring is increased.
[0008]
The present invention has been made in view of the above-described problems, and a wiring board that prevents defects such as cracks occurring at the interface between the wiring board and the conductor wiring without increasing the resistance value of the conductor wiring, and a method for manufacturing the same It aims at realizing.
[0009]
[Means for Solving the Problems]
As a result of intensive studies, the present inventor has conceived the following aspects of the invention.
[0011]
The method for manufacturing a wiring board according to the present invention includes a step of filling a via hole formed in a substrate with a conductive paste formed by mixing silver oxide with conductive powder, and forming a wiring pattern made of the conductive paste on the substrate. And heating the conductor paste at a temperature equal to or higher than the reduction temperature of silver oxide to form a conductor containing silver reduced from silver oxide in the wiring pattern forming portion of the substrate and the via hole. It is a feature.
[0012]
The wiring board of the present invention is a wiring board having a wiring layer in which a wiring pattern and a via are formed on the board, and the wiring pattern and the via heat the substrate at a temperature equal to or higher than a reduction temperature of silver oxide. It is formed and contains silver reduced from silver oxide, and does not contain an insulator.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
-Outline of the present invention-
The present inventor has achieved a conflicting request of forming a conductor wiring having a low electrical resistance and avoiding stress generated at the interface between the ceramic and the conductor by making the firing shrinkage rate of the green sheet and the conductor paste the same or similar. Accordingly, the inventors have arrived at the gist of the invention described below.
[0014]
In the present invention, silver oxide is used as an additive for adjusting the firing shrinkage rate of the conductor paste. Here, FIG. 1 shows a thermodynamic equilibrium diagram showing oxidation / reduction behavior of each metal. As shown in FIG. 1, the oxidation / reduction behavior of silver is as follows. In the atmosphere of 1 atm, the temperature of about 200 ° C. is used as a boundary, and the silver oxide is in a stable state at a temperature lower than that. Then silver becomes stable. That is, silver oxide undergoes a reduction transformation to silver at a temperature of 200 ° C. or higher.
[0015]
FIG. 2 is a characteristic diagram showing measurement results of pure silver paste, silver paste added with silver oxide, and ceramics by thermomechanical analysis (TMA).
As shown in the measurement result of FIG. 2, in the pure silver paste, the shrinkage depending on the temperature does not occur, and when the temperature becomes about 450 ° C. or more, the difference in the shrinkage rate with the ceramic becomes large. On the other hand, the silver paste to which silver oxide is added shrinks depending on the temperature, but the shrinkage shows the same behavior as ceramics, and there is almost no difference in the shrinkage rate at the firing temperature. From this result, it can be seen that the addition of silver oxide to the conductor paste can reduce the difference in shrinkage with ceramics.
[0016]
3 and 4 are characteristic diagrams showing the experimental results of the silver oxide reduction reaction. From the measurement result of differential thermal analysis (TG-DTA) by weight reduction shown in FIG. 3, endothermic reaction and weight reduction are seen at a temperature around 480 ° C. This is because silver is generated by the reduction reaction of silver oxide, and the weight is reduced. Theoretically, the weight loss is about 7% from the atomic weight.
[0017]
Further, from the measurement result of X-ray diffraction shown in FIG. 4, it can be seen that silver oxide is present up to 300 ° C., but silver is present instead of silver oxide at a temperature of 500 ° C. or higher. This indicates that the silver oxide was reduced to silver between 300 ° C and 500 ° C. Here, the reduction temperature of silver oxide is theoretically about 200 ° C. as shown in FIG. 1, but in the experiment, the reduction temperature is about 450 ° C. as shown in FIGS. Yes.
[0018]
From the measurement results shown in FIGS. 3 and 4, in firing ceramics, the firing temperature is higher than the reduction temperature of silver oxide, preferably 500 ° C. or higher, so that the conductor wiring is formed of silver or an alloy containing silver. Therefore, the resistance value of the conductor wiring is not increased.
In other words, by adding silver oxide to the conductor paste, the difference in shrinkage between the conductor paste and ceramics is reduced during firing, and a conductor wiring with low electrical resistance is formed to transform into silver after firing. can do.
[0019]
-Specific embodiment to which the gist of the present invention is applied-
Next, an embodiment based on the gist of the wiring board and the manufacturing method thereof of the present invention will be described. In the present embodiment, a multilayer ceramic substrate will be described as an example of the wiring substrate.
[0020]
FIG. 5 is a schematic view showing a method of manufacturing a multilayer ceramic substrate in the order of steps.
First, in step S1 shown in FIG. 5A, an alumina powder having an average particle size of about 5 μm is mixed with a raw material powder prepared by mixing 20 vol% and a borosilicate glass powder having an average particle size of about 3 μm. 8% by weight of PVB resin and 3% by weight of dibutyl phthalate as a plasticizer are added, and acetone is added as a solvent, and a powder is prepared using a ball mill for about 20 hours to produce a milky slurry 1.
[0021]
Subsequently, in step S2 shown in FIG. 5 (b), the milky slurry 1 produced in step S1 is passed between the doctor blade 2 and the belt 3 by the doctor blade method to have a predetermined thickness. The green sheet 4 is formed.
[0022]
Subsequently, in step S3 shown in FIG. 5 (c), the green sheet 4 formed in step S2 is subjected to regular punching to produce a green sheet substrate 5 having a predetermined shape. Thereafter, via holes are formed in the green sheet substrate 5.
[0023]
On the other hand, step S4 shown in FIG. 5D is a process for generating a conductor paste for pattern printing on the green sheet substrate 5.
Specifically, a silver powder having an average particle diameter of about 0.5 μm and a silver oxide powder having an average particle diameter of about 1.5 μm and a silver powder of about 10 wt% are prepared, Ethyl cellulose and acetone are added, and terpineol is added while evaporating the acetone solvent component using a rough machine to prepare a powder, thereby producing a conductor paste 6. Here, this conductor paste 6 was mixed and dispersed using a three-roll mill, and the viscosity was set to 300 Pa · S (3,000 poise).
[0024]
Subsequently, in step S5 shown in FIG. 5 (e), the via paste formed in the green sheet substrate 5 is filled with the conductor paste 6, and screen printing using the conductor paste 6 is performed, thereby the green sheet substrate. A wiring pattern 7 is formed on the surface of 5.
[0025]
Subsequently, in step S6 shown in FIG. 5 (f), a plurality of green sheet substrates 5 on which various wiring patterns 7 are formed are overlapped, and a temperature of 80 ° C. and a pressure of 30 MPa are applied for 30 minutes. Laminate. At this time, the PVB resin contained in the green sheet substrate 5 serves as a glue for interlayer adhesion at the time of lamination.
[0026]
Subsequently, in step S7 shown in FIG. 5G, a temperature of 900 ° C. is given to the laminated green sheet substrate 5 in the atmosphere for 2 hours to disperse the PVB resin, and the conductive metal of the wiring pattern 7 A multilayer ceramic substrate 8 is formed by firing together with the green sheet substrate 5.
[0027]
In the present embodiment, an example in which silver powder is used for the conductor paste 6 is shown, but the present invention is not limited to this, for example, a conductor metal such as gold, copper, tungsten, molybdenum, nickel, It is also possible to apply alloys based on these metals. Moreover, in the silver oxide of this embodiment, it is desirable for achieving the effect that the purity is 90% or more and the average grain size is 50 μm or less.
[0028]
In the present embodiment, although an example of using the silver (I) oxide of Ag 2 O as silver oxide, present invention is not limited thereto, by reducing to metallic silver during firing From the viewpoint of phase transformation, AgO silver oxide (II) can also be applied.
[0029]
-Evaluation result of multilayer ceramic substrate in this embodiment-
FIG. 6 is a diagram showing characteristics of a multilayer ceramic substrate manufactured using various conductive pastes by applying the above-described manufacturing method.
Here, the multilayer ceramic substrate shown in the conventional method 1 is manufactured using a pure silver paste, and the multilayer ceramic substrate shown in the conventional method 2 uses a silver paste to which a low melting point glass is added. The manufactured multilayer ceramic substrate of this embodiment is manufactured using a silver paste to which silver oxide is added.
[0030]
Since the multilayer ceramic substrate in the conventional method 1 uses a pure silver paste, the electrical resistance of the conductor layer is very small and good, but the difference in shrinkage between the ceramic and the conductor during firing is very large. For this reason, delamination and cracks are generated in the interlayer portion of the multilayer ceramic substrate.
[0031]
Since the multilayer ceramic substrate in the conventional method 2 uses a silver paste to which low melting point glass for adjusting shrinkage during firing is used, the difference in shrinkage between the ceramic and the conductor during firing is very small. The delamination and cracks are not generated in the interlayer part of the multilayer ceramic substrate, but the added low-melting glass is an insulator, so that the electric resistance of the conductor layer becomes very large.
[0032]
On the other hand, since the multilayer ceramic substrate of this embodiment uses a silver paste to which silver oxide is added, as can be seen from the characteristic diagram shown in FIG. 2, the difference in shrinkage between the ceramic and the conductor during firing is different. Is very small, and delamination and cracks are not generated in the interlayer part of the multilayer ceramic substrate. Furthermore, since the reduction temperature of silver oxide is very low, the resistance value of the formed conductor layer is very small due to reduction from silver oxide to silver during firing.
[0033]
From the evaluation result of the multilayer ceramic substrate shown in FIG. 6, the effectiveness of the method for manufacturing the multilayer ceramic substrate in the present embodiment could be confirmed.
[0034]
Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
[0035]
(Supplementary note 1) A step of mixing a conductor powder with silver oxide to produce a conductor paste;
And a step of heating the conductor paste at a temperature equal to or higher than the reduction temperature of silver oxide to form a conductor containing silver reduced from the silver oxide.
[0036]
(Additional remark 2) The said conductor powder contains at least 1 sort (s) among gold | metal | money, silver, copper, or the alloy in these metals, The manufacturing method of the conductor of Additional remark 1 characterized by the above-mentioned.
[0037]
(Additional remark 3) The said conductor paste is heated at 500 degreeC or more, The manufacturing method of the conductor of Additional remark 1 or 2 characterized by the above-mentioned.
[0038]
(Additional remark 4) The average particle diameter of silver oxide is 50 micrometers or less, The manufacturing method of the conductor of any one of Additional remarks 1-3 characterized by the above-mentioned.
[0039]
(Additional remark 5) The manufacturing method of the conductor of any one of Additional remark 1-4 characterized by the purity of silver oxide being 90% or more.
[0040]
(Additional remark 6) The process of forming a wiring pattern in a board | substrate using the conductor paste produced | generated by mixing silver oxide with conductor powder,
Heating the substrate at a temperature equal to or higher than the reduction temperature of silver oxide, and forming a wiring layer made of a conductor containing silver reduced from silver oxide on the substrate.
[0041]
(Additional remark 7) The said board | substrate is the manufacturing method of the wiring board of Additional remark 6 characterized by the shrinkage | contraction rate depending on temperature being the same as that of the said conductor paste, or similar.
[0042]
(Additional remark 8) The said board | substrate is formed with ceramics, The manufacturing method of the wiring board of Additional remark 6 or 7 characterized by the above-mentioned.
[0043]
(Additional remark 9) The said conductor powder contains at least 1 sort (s) among gold, silver, copper, or the alloy in these metals, The wiring board of any one of Additional remark 6-8 characterized by the above-mentioned. Production method.
[0044]
(Additional remark 10) The said board | substrate is heated at 500 degreeC or more, The manufacturing method of the wiring board of any one of Additional remark 6-9 characterized by the above-mentioned.
[0045]
(Additional remark 11) The manufacturing method of the wiring board of any one of Additional remark 6-10 characterized by the average particle diameter of silver oxide being 50 micrometers or less.
[0046]
(Additional remark 12) The manufacturing method of the wiring board of any one of additional marks 6-11 characterized by the purity of silver oxide being 90% or more.
[0047]
(Additional remark 13) The said wiring pattern is formed by screen printing, The manufacturing method of the wiring board of any one of Additional remark 6-12 characterized by the above-mentioned.
[0048]
(Supplementary note 14) a substrate;
A wiring board, wherein the board is formed by heating the board at a temperature equal to or higher than a reduction temperature of silver oxide, and the board has a wiring layer made of a conductor containing silver reduced from silver oxide.
[0049]
(Additional remark 15) The said board | substrate is the wiring board of Additional remark 14 characterized by the shrinkage | contraction rate depending on temperature being the same as that of the said conductor paste, or similar.
[0050]
(Additional remark 16) The said board | substrate is formed with ceramics, The wiring board of Additional remark 14 or 15 characterized by the above-mentioned.
[0051]
(Supplementary Note 17) The wiring layer is formed of an alloy of silver and gold or copper reduced from silver oxide, or an alloy of silver and gold or copper reduced from silver oxide. The wiring board according to any one of appendices 14 to 16.
[0052]
【The invention's effect】
According to the present invention, it is possible to prevent problems such as cracks occurring at the interface between the substrate and the conductor wiring without increasing the resistance value of the conductor wiring.
[Brief description of the drawings]
FIG. 1 is a thermodynamic equilibrium diagram showing oxidation / reduction behavior of each metal.
FIG. 2 is a characteristic diagram showing measurement results of pure silver paste, silver paste added with silver oxide, and ceramics by thermomechanical analysis (TMA).
FIG. 3 is a characteristic diagram showing experimental results of a reduction reaction of silver oxide.
FIG. 4 is a characteristic diagram showing experimental results of silver oxide reduction reaction.
FIG. 5 is a schematic view showing a method of manufacturing a multilayer ceramic substrate according to an embodiment of the present invention in the order of steps.
FIG. 6 is a view showing characteristics of a multilayer ceramic substrate manufactured using various conductor pastes.
[Explanation of symbols]
1 Slurry 2 Doctor blade 3 Belt 4 Green sheet 5 Green sheet substrate 6 Conductive paste 7 Wiring pattern 8 Multilayer ceramic substrate

Claims (8)

基板に形成されたビア孔に、導体粉末に酸化銀を混合してなる導体ペーストを充填する工程と、
前記基板に前記導体ペーストからなる配線パターンを形成する工程と、
前記導体ペーストを酸化銀の還元温度以上の温度で加熱し、前記基板の配線パターン形成部及び前記ビア孔に酸化銀から還元された銀を含む導体を形成する工程と
を有することを特徴とする配線基板の製造方法。
Filling a via hole formed in the substrate with a conductive paste obtained by mixing silver oxide with conductive powder;
Forming a wiring pattern made of the conductive paste on the substrate;
Heating the conductive paste at a temperature equal to or higher than the reduction temperature of silver oxide, and forming a conductor containing silver reduced from silver oxide in the wiring pattern forming portion and the via hole of the substrate. A method for manufacturing a wiring board.
前記基板は、温度に依存する収縮率が前記導体ペーストと同一もしくは類似であることを特徴とする請求項1に記載の配線基板の製造方法。  The method for manufacturing a wiring board according to claim 1, wherein the substrate has a temperature-dependent shrinkage rate that is the same as or similar to that of the conductor paste. 前記基板がセラミックスで形成されていることを特徴とする請求項1又は2に記載の配線基板の製造方法。  The method for manufacturing a wiring board according to claim 1, wherein the substrate is made of ceramics. 前記導体粉末は、金、銀、銅もしくは、これらの金属における合金のうち、少なくとも1種を含むものであることを特徴とする請求項1〜3のいずれか1項に記載の配線基板の製造方法。  The method for manufacturing a wiring board according to claim 1, wherein the conductor powder includes at least one of gold, silver, copper, and alloys of these metals. 基板に配線パターン及びビアが形成された配線層を有する配線基板であって、
前記配線パターン及び前記ビアが、前記基板を酸化銀の還元温度以上の温度で加熱して形成され、酸化銀から還元された銀を含み、かつ、絶縁物を含有していないものであることを特徴とする配線基板。
A wiring board having a wiring layer in which wiring patterns and vias are formed on the board,
The wiring pattern and the via are formed by heating the substrate at a temperature equal to or higher than the reduction temperature of silver oxide, and contain silver reduced from silver oxide and do not contain an insulator. A characteristic wiring board.
前記基板は、温度に依存する収縮率が前記配線パターン及び前記ビアを形成するために用いた導体ペーストと同一もしくは類似であることを特徴とする請求項5に記載の配線基板。  The wiring board according to claim 5, wherein the board has a shrinkage rate depending on temperature that is the same as or similar to that of the conductor paste used to form the wiring pattern and the via. 前記基板がセラミックスで形成されていることを特徴とする請求項5又は6に記載の配線基板。  The wiring board according to claim 5, wherein the board is made of ceramics. 前記配線層は、酸化銀から還元された銀と金又は銅との合金、もしくは酸化銀から還元された銀と金又は銅における合金との合金で形成されていることを特徴とする請求項5〜7のいずれか1項に記載の配線基板。  6. The wiring layer is formed of an alloy of silver and gold or copper reduced from silver oxide, or an alloy of silver and gold or copper reduced from silver oxide. The wiring board according to any one of?
JP2003069108A 2003-03-14 2003-03-14 Wiring board and manufacturing method thereof Expired - Fee Related JP3757211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003069108A JP3757211B2 (en) 2003-03-14 2003-03-14 Wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003069108A JP3757211B2 (en) 2003-03-14 2003-03-14 Wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004281154A JP2004281154A (en) 2004-10-07
JP3757211B2 true JP3757211B2 (en) 2006-03-22

Family

ID=33286226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003069108A Expired - Fee Related JP3757211B2 (en) 2003-03-14 2003-03-14 Wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3757211B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347197B1 (en) 2009-12-18 2014-01-03 한국전자통신연구원 Conductive via hole and method for forming conductive via hole

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973830B2 (en) * 2005-07-29 2012-07-11 戸田工業株式会社 Conductive composition, conductive paste and conductive film
JP4819516B2 (en) * 2006-02-02 2011-11-24 京都エレックス株式会社 Conductive paste and ceramic multilayer circuit board using the conductive paste
JP2007335430A (en) * 2006-06-12 2007-12-27 Alps Electric Co Ltd Circuit board and its production process
US8927433B2 (en) 2009-12-18 2015-01-06 Electronics And Telecommunications Research Institute Conductive via hole and method for forming conductive via hole
JP5966379B2 (en) * 2011-05-31 2016-08-10 三菱マテリアル株式会社 Power module and method for manufacturing power module
JP5814204B2 (en) * 2012-09-10 2015-11-17 京都エレックス株式会社 LED ceramic package paste
WO2014073085A1 (en) * 2012-11-09 2014-05-15 株式会社 日立製作所 Wiring board and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347197B1 (en) 2009-12-18 2014-01-03 한국전자통신연구원 Conductive via hole and method for forming conductive via hole

Also Published As

Publication number Publication date
JP2004281154A (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP3015621B2 (en) Conductive paste composition
JP4507012B2 (en) Multilayer ceramic substrate
JPH0992983A (en) Manufacture of ceramic multilayer board
JP3571957B2 (en) Conductive paste and method of manufacturing ceramic multilayer substrate
WO2007032167A1 (en) Ceramic multilayer substrate and process for producing the same
CN103891425B (en) The manufacture method of multi-layer wire substrate, probe card and multi-layer wire substrate
JP3757211B2 (en) Wiring board and manufacturing method thereof
JP6624282B2 (en) Multilayer ceramic substrate
JP4535098B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4038602B2 (en) Conductive paste and ceramic multilayer substrate
KR100800509B1 (en) Conductive paste and multi-layer ceramic substrate
US20050078433A1 (en) Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate
JP4029163B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JPH03108203A (en) Conductive paste and wiring board
JP2005039164A (en) Method for manufacturing glass ceramic wiring board
JP2007221115A (en) Manufacturing method of conductor paste and multilayer ceramic substrate
JP4099837B2 (en) Low temperature fired ceramic multilayer substrate manufacturing method
JP2001308526A (en) Method for manufacturing multilayered ceramic substrate and multilayered assembled substrate
JP2010278117A (en) Method of manufacturing wiring board
JPS63292504A (en) Conductor paste
JPH05314810A (en) Conductor paste composition
JP2504351B2 (en) Multi-layer glass ceramic substrate and manufacturing method thereof
JPH01138793A (en) Ceramic multilayer circuit substrate
JP2006066735A (en) Glass ceramic wiring board and manufacturing method therefor
JPH10341067A (en) Inorganic multilayered substrate and conductor paste for via holes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140106

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees