KR20070063319A

KR20070063319A - Method for forming line pattern in semiconductor device

Info

Publication number: KR20070063319A
Application number: KR1020050123431A
Authority: KR
Inventors: 한기현; 남기원
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-12-14
Filing date: 2005-12-14
Publication date: 2007-06-19

Abstract

A method for forming fine line patterns is provided to prevent the collapse of patterning and the irregular etching of top portion of patterns. The method comprises the steps of: forming a material layer on a semiconductor substrate(21); forming a first photosensitive film pattern on the material layer; primarily etching the material layer with the first photosensitive film pattern as an etching mask; stripping the first photosensitive film pattern; forming a second photosensitive film pattern(27) on which a predetermined portion of the material layer is open while the primarily etched surface on the material layer is covered; secondarily etching the open portion of the material layer with the second photosensitive film pattern(27) as an etching mask so as to form a material pattern in a form of line having the primarily etched surface and the secondarily etched surface; and stripping the second photosensitive film pattern(27).

Description

METHOD FOR FORMING LINE PATTERN IN SEMICONDUCTOR DEVICE}

도 1은 종래기술에 따른 반도체소자의 비트라인 형성 방법을 도시한 도면,1 is a view illustrating a bit line forming method of a semiconductor device according to the prior art;

도 2는 종래기술에 따른 비트라인의 넓이에 따른 라인 윗부분의 불규칙한 식각의 정도를 나타낸 도면,2 is a view showing the degree of irregular etching of the upper portion of the line according to the width of the bit line according to the prior art,

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체소자의 미세 라인 패턴의 형성 방법을 도시한 공정 단면도.3A to 3D are cross-sectional views illustrating a method of forming a fine line pattern of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 제2층간절연막21 semiconductor substrate 22 second interlayer insulating film

23 : 배리어메탈 24 : 텅스텐막23 barrier metal 24 tungsten film

25 : 비트라인하드마스크질화막 26 : 제1감광막패턴25 bit line hard mask nitride layer 26 first photosensitive layer pattern

27 : 제2감광막패턴 100 : 초기 비트라인패턴27: second photoresist pattern 100: initial bit line pattern

101 : 최종 비트라인패턴101: final bit line pattern

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 미세 라인패턴의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of forming a fine line pattern of a semiconductor device.

일반적으로 반도체소자의 게이트라인은 트랜지스터의 게이트 기능을 담당하며 비트라인은 메모리소자에서 데이터가 입출력되는 동작 기능을 담당하게 된다.In general, the gate line of the semiconductor device is responsible for the gate function of the transistor, and the bit line is responsible for the operation function of data input and output from the memory device.

도 1은 종래기술에 따른 반도체소자의 비트라인 형성 방법을 도시한 도면이다. 그리고, 도 2는 종래기술에 따른 비트라인의 넓이에 따른 라인 윗부분의 불규칙한 식각의 정도를 나타낸 도면이다.1 is a view illustrating a bit line forming method of a semiconductor device according to the prior art. 2 is a view showing the degree of irregular etching of the upper portion of the line according to the width of the bit line according to the prior art.

도 1을 참조하면, 반도체기판(11) 상에 층간절연막(12)을 형성한 후, 층간절연막(12) 상에 배리어메탈(13), 텅스텐막(14), 비트라인하드마스크질화막(15)의 순서로 적층한다.Referring to FIG. 1, after forming the interlayer insulating film 12 on the semiconductor substrate 11, the barrier metal 13, the tungsten film 14, and the bit line hard mask nitride film 15 are formed on the interlayer insulating film 12. Laminate in order.

이어서, 감광막을 도포한 후 노광 및 현상 공정으로 패터닝하여 감광막패턴(16)을 형성한 후, 감광막패턴(16)을 식각마스크로 비트라인하드마스크질화막(15), 텅스텐막(14) 및 배리어메탈(13)을 식각하여 비트라인패턴(BL)을 형성한다.Subsequently, after the photoresist is applied, the photoresist pattern is patterned by an exposure and development process to form the photoresist pattern 16. Then, the photoresist pattern 16 is etched into the bit line hard mask nitride film 15, the tungsten film 14, and the barrier metal. The bit line pattern BL is formed by etching (13).

상술한 종래기술에 의하여 형성되는 비트라인은 그 폭이 작을수록 패터닝에 어려움을 갖고 있으며, 패턴 자체가 미세해질수록 패턴이 요구되는대로 형성이 되지 않고 노광시부터 붕괴(Collapse)되어 식각을 정상적으로 진행할 수가 없으며, 소자페일의 직접적인 원인을 제공한다. 즉, 감광막패턴(16)을 미세한 사이즈로 형성하기 위해 노광을 진행할때 감광막패턴이 붕괴되는 문제가 발생한다.The bit line formed by the above-described prior art has a difficulty in patterning as the width thereof is smaller, and as the pattern itself becomes finer, the pattern is not formed as required, but collapses from exposure and can proceed with etching normally. It provides no direct cause of device failure. That is, when the exposure is performed to form the photoresist pattern 16 in a fine size, a problem occurs that the photoresist pattern collapses.

또한, 미세 패턴 형성을 위한 미세 마스크를 형성한다고 하더라도 식각시에 패턴이 미세하여 도 2와 같이 패턴의 윗부분이 불규칙하게 패이므로 하드마스크질화막 하부에 위치한 텅스텐막이 노출되어 소자페일의 원인이 될 수 있다.In addition, even when a fine mask for forming a fine pattern is formed, the pattern is fine during etching, and thus the upper part of the pattern is irregularly etched as shown in FIG. 2, thereby exposing the tungsten film under the hard mask nitride layer, which may cause a device fail. .

도 2의 실험결과로 살펴볼 때, 패턴이 점점 작아질수록 그 패이는 정도가 심해지므로 미세 패턴 식각시 텅스텐막이 노출될 수도 있는 위험이 있다.As a result of the experiment of FIG. 2, the smaller the pattern becomes, the deeper the pit becomes, and thus there is a risk that the tungsten film may be exposed during the fine pattern etching.

위와 같은 문제점은 게이트라인 형성시에도 발생한다.The above problem occurs even when the gate line is formed.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 미세 라인 패턴 형성시 패터닝의 붕괴 및 식각시 패턴의 윗부분이 불규칙하게 패이는 것을 방지할 수 있는 반도체소자의 미세 라인패턴의 형성 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, a method of forming a fine line pattern of a semiconductor device which can prevent the collapse of the patterning when forming the fine line pattern and the irregular top of the pattern during etching The purpose is to provide.

상기 목적을 달성하기 위한 본 발명의 반도체소자의 미세 라인패턴 형성 방법은 반도체기판 상부에 물질층을 형성하는 단계; 상기 물질층 상에 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 식각마스크로 상기 물질층을 1차 식각하는 단계; 상기 제1감광막패턴을 스트립하는 단계; 상기 1차 식각된 물질층의 식각면을 덮으면서 상기 물질층의 소정 부분을 오픈시키는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 식각마스크로 상기 1차 식각된 물질층의 오픈지역을 2차 식각하여 상기 1차 식각시의 식각면과 상기 2차 식각시의 식각면을 갖는 라인 형태의 물질층패턴을 형성하는 단계; 및 상기 제2감광막패턴을 스트립하는 단계를 포함하는 것을 특징으로 하며, 상기 1차 식각된 물질층의 사이즈는 상기 물질층패턴보다 2∼3배 더 큰 사이즈를 갖는 것을 특징으로 한다.Method for forming a fine line pattern of a semiconductor device of the present invention for achieving the above object comprises the steps of forming a material layer on the semiconductor substrate; Forming a first photoresist pattern on the material layer; First etching the material layer using the first photoresist pattern as an etching mask; Stripping the first photoresist pattern; Forming a second photoresist pattern that covers a etched surface of the first etched material layer and opens a portion of the material layer; The second photoresist pattern is etched to open an open region of the first etched material layer by using an etch mask, thereby forming a line-type material layer pattern having an etched surface during the first etching and an etched surface during the secondary etching. Forming; And stripping the second photoresist pattern, wherein the size of the first etched material layer has a size 2-3 times larger than that of the material layer pattern.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

종래기술에서는 미세 사이즈의 라인패턴을 형성하기 위해 하나의 감광막패턴만으로 한번에 식각하여 형성하였으나, 후술하는 본 발명은 미세 사이즈의 라인패턴을 형성하기 위해 두 개의 감광막패턴을 사용한다. 즉, 원하는 사이즈의 미세 라인패턴을 형성할 때, 라인 패턴의 일측 식각면은 제1감광막패턴을 식각마스크로 하여 식각하여 형성하고, 타측 식각면은 제2감광막패턴을 식각마스크로 하여 식각하여 형성한다. 그리고, 제1 및 제2감광막패턴을 미세한 사이즈로 노광 및 현상하지 않으면서도 미세한 사이즈의 라인패턴을 형성할 수 있다.In the prior art, only one photoresist pattern is etched at a time to form a fine size line pattern. However, the present invention described below uses two photoresist patterns to form a fine size line pattern. That is, when forming a fine line pattern of a desired size, one side of the line pattern is formed by etching the first photoresist pattern as an etching mask, and the other side is formed by etching the second photoresist pattern as an etching mask. do. In addition, the first and second photoresist patterns may be formed with a fine size line pattern without exposing and developing the fine size.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체소자의 미세 라인 패턴의 형성 방법을 도시한 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of forming a fine line pattern of a semiconductor device according to an embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체기판(21) 상부에 층간절연막(22)을 형성한다. 여기서, 도시하지 않았지만, 층간절연막(22)을 형성하기 전에 트랜지스터 및 랜딩플러그콘택 공정이 진행될 수 있고, 따라서 층간절연막(22)은 다층 구조일 수 있다.As shown in FIG. 3A, an interlayer insulating film 22 is formed on the semiconductor substrate 21. Although not shown, a transistor and a landing plug contact process may be performed before the interlayer insulating layer 22 is formed, and thus the interlayer insulating layer 22 may have a multilayer structure.

이어서, 비트라인콘택마스크 및 식각공정을 통해 층간절연막(22)을 식각하여 비트라인콘택홀(도시 생략)을 형성한 후, 비트라인콘택홀을 포함한 전면에 배리어메탈(23)을 증착한다.Subsequently, the interlayer insulating layer 22 is etched through a bit line contact mask and an etching process to form a bit line contact hole (not shown), and then the barrier metal 23 is deposited on the entire surface including the bit line contact hole.

이어서, 배리어메탈(23) 상에 비트라인콘택홀을 채울때까지 텅스텐막(24)을 증착하고, 텅스텐막(24) 상에 비트라인하드마스크질화막(25)을 형성한다.Subsequently, the tungsten film 24 is deposited until the bit line contact hole is filled on the barrier metal 23, and the bit line hard mask nitride film 25 is formed on the tungsten film 24.

도 3b에 도시된 바와 같이, 비트라인하드마스크질화막(25) 상에 감광막을 도포한 후, 노광 및 현상을 진행하여 제1감광막패턴(26)을 형성한다. 여기서, 도시하지 않았지만, 감광막을 도포하기 전에 무반사코팅필름(Bottom Anti-Reflective Coating)을 형성하여 감광막의 노광공정을 용이하게 하고, 이러한 무반사코팅필름은 후속 제1감광막패턴(26)의 스트립공정시 동시에 제거된다. 바람직하게, 무반사코팅필름은 200Å∼350Å 두께로 형성한다.As shown in FIG. 3B, after the photoresist is coated on the bit line hard mask nitride layer 25, exposure and development are performed to form the first photoresist layer pattern 26. Here, although not shown, a bottom anti-reflective coating is formed before applying the photoresist film to facilitate the exposure process of the photoresist film, and the antireflective coating film is subjected to the subsequent stripping process of the first photoresist pattern 26. Removed at the same time. Preferably, the antireflective coating film is formed to a thickness of 200 ~ 350Å.

이어서, 제1감광막패턴(26)을 식각마스크로 하여 비트라인하드마스크질화막(25), 텅스텐막(24) 및 배리어메탈(23)을 1차 식각하여 초기 비트라인패턴(100)을 형성한다. 이때, 초기 비트라인패턴(100)의 사이즈는 후속 최종 비트라인패턴보다 2∼3배 더 큰 사이즈를 갖는다.Subsequently, the bit line hard mask nitride layer 25, the tungsten layer 24, and the barrier metal 23 are first etched using the first photoresist layer pattern 26 as an etching mask to form an initial bit line pattern 100. At this time, the size of the initial bit line pattern 100 is two to three times larger than the subsequent final bit line pattern.

이와 같은, 1차 식각을 통해 형성되는 초기 비트라인패턴(100)은 두 개의 식각면(100a, 100b)을 가지며, 제1감광막패턴(25)이 매우 큰 사이즈를 갖는 마스크이므로 1차 식각공정시에 붕괴되지 않는다.As described above, the initial bit line pattern 100 formed through the primary etching has two etching surfaces 100a and 100b, and the first photoresist pattern 25 is a mask having a very large size. Does not collapse on.

도 3c에 도시된 바와 같이, 제1감광막패턴(26)을 스트립한 후, 전면에 감광막을 도포한 후, 노광 및 현상을 진행하여 제2감광막패턴(27)을 형성한다. 여기서, 도시하지 않았지만, 감광막을 도포하기 전에 무반사코팅필름(Bottom Anti- Reflective Coating)을 형성하여 감광막의 노광공정을 용이하게 하고, 이러한 무반사코팅필름은 후속 제2감광막패턴(27)의 스트립공정시 동시에 제거된다. 바람직하게, 무반사코팅필름은 200Å∼350Å 두께로 형성한다.As shown in FIG. 3C, after the first photoresist layer pattern 26 is stripped, the photoresist layer is coated on the entire surface, and the second photoresist layer pattern 27 is formed by performing exposure and development. Here, although not shown, a bottom anti-reflective coating is formed before applying the photoresist film to facilitate the exposure process of the photoresist film, and the anti-reflective coating film is applied to a subsequent strip process of the second photoresist pattern 27. Removed at the same time. Preferably, the antireflective coating film is formed to a thickness of 200 ~ 350Å.

이때, 제2감광막패턴(27)은 초기 비트라인패턴(100)의 두 개의 식각면(100a, 100b)을 모두 덮어, 초기 비트라인패턴(100)을 지지하게 된다.In this case, the second photoresist pattern 27 covers the two etching surfaces 100a and 100b of the initial bit line pattern 100 to support the initial bit line pattern 100.

이어서, 제2감광막패턴(27)을 식각마스크로 하여 2차 식각 공정을 진행한다. 즉, 초기 비트라인패턴(100)의 비트라인하드마스크질화막(25), 텅스텐막(24)을 식각하여 최종 비트라인패턴(101)을 형성한다.Subsequently, a second etching process is performed using the second photoresist pattern 27 as an etching mask. That is, the bit line hard mask nitride film 25 and the tungsten film 24 of the initial bit line pattern 100 are etched to form a final bit line pattern 101.

이때, 초기 비트라인패턴(100)의 식각면(100a, 100b)이 제2감광막패턴(27)에 의해 모두 덮혀 있으므로 2차 식각에 의한 손상을 받지 않고, 또한 제2감광막패턴(27)에 의해 두 식각면(100a, 100b)이 고정되어 있으므로 최종 비트라인패턴(101)이 붕괴되는 것을 방지하면서 미세 사이즈의 최종 비트라인패턴(101)을 형성할 수 있다. 즉, 2차 식각공정시에 발생되는 두 개의 식각면(101a, 101b)이 초기 비트라인패턴(100)의 식각면(100a, 100b)이 아닌 초기 비트라인패턴(100)의 일정 부분(도면에서는 가운데 부분)이므로, 식각공정시에 붕괴되지 않는다.At this time, since the etching surfaces 100a and 100b of the initial bit line pattern 100 are all covered by the second photoresist pattern 27, the second photoresist pattern 27 is not damaged by secondary etching. Since the two etching surfaces 100a and 100b are fixed, the final bit line pattern 101 having a fine size can be formed while preventing the final bit line pattern 101 from collapsing. That is, the two etching surfaces 101a and 101b generated during the secondary etching process are not the etching surfaces 100a and 100b of the initial bit line pattern 100, but a portion of the initial bit line pattern 100 (in the drawing). Center part), so it does not collapse during the etching process.

도 3d에 도시된 바와 같이, 제2감광막패턴(27)을 스트립한다.As shown in FIG. 3D, the second photosensitive film pattern 27 is stripped.

제2감광막패턴(27)을 스트립한 후의 결과를 살펴보면, 최종 비트라인패턴(101)은 각각 두 개의 식각면(100a, 101a)(100b, 101b)을 갖는데, 하나의 식각면(100a, 100b)은 1차 식각공정시에 형성되고, 다른 하나의 식각면(101a, 101b)은 2차 식각공정시에 형성된다. 그리고, 최종 비트라인패턴(101)은 초기 비트라인패턴 (100)의 일정영역을 식각하여 두 개로 분할한 것으로서, 그 사이즈는 초기 비트라인패턴(100)에 비해 2∼3배 정도 더 작다.Looking at the result after stripping the second photoresist pattern 27, the final bit line pattern 101 has two etching surfaces 100a, 101a, 100b and 101b, respectively, one etching surface 100a and 100b. Is formed during the primary etching process, and the other etching surfaces 101a and 101b are formed during the secondary etching process. The final bit line pattern 101 is divided into two by etching a predetermined region of the initial bit line pattern 100, and the size thereof is about 2 to 3 times smaller than the initial bit line pattern 100.

상술한 바와 같이, 미세한 사이즈의 최종 비트라인패턴(101) 형성시에 서로 다른 감광막패턴을 이용하여 1차 및 2차 식각으로 나누어 식각공정을 진행하므로써 패턴붕괴를 방지한다. 더불어, 미세사이즈의 패턴 식각시 발생되는 식각되는 패턴의 윗부분의 불규칙한 식각을 감소시킨다. 그리고, 제1감광막패턴(26)과 제2감광막패턴(27)을 형성하기 위한 노광공정 및 현상공정시에 미세한 사이즈로 진행하지 않아도 되므로 포토리소그래피 공정이 자유롭다.As described above, pattern formation is prevented by performing an etching process by dividing into primary and secondary etching using different photoresist patterns when forming the final bit line pattern 101 having a fine size. In addition, the irregular etching of the upper portion of the pattern to be etched during the fine size pattern etching is reduced. In addition, the photolithography process is free since it does not have to proceed in a fine size during the exposure process and the developing process for forming the first photoresist pattern 26 and the second photoresist pattern 27.

한편, 상술한 실시예에서는 미세사이즈의 비트라인패턴의 형성 방법에 대해 설명하였으나, 본 발명은 게이트라인과 같은 반도체소자의 모든 미세사이즈의 라인패턴 형성 방법에 적용가능하다. 따라서, 게이트라인에 적용하는 경우, 패터닝되는 물질은 폴리실리콘막, 텅스텐실리사이드막 및 하드마스크질화막의 적층일 수 있다.Meanwhile, in the above-described embodiment, a method of forming a fine size bit line pattern has been described, but the present invention can be applied to a method of forming a fine pattern of all fine sizes of a semiconductor device such as a gate line. Therefore, when applied to the gate line, the patterned material may be a stack of a polysilicon film, a tungsten silicide film and a hard mask nitride film.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 미세한 사이즈의 라인 패턴(비트라인 또는 게이트라인) 형성시에 1차 및 2차 식각으로 나누어 식각공정을 진행하므로써 패턴붕괴를 방지할 수 있고, 더불어, 미세 사이즈의 패턴 식각시 발생되는 식각되는 패턴의 윗부분의 불규칙한 식각을 감소시키므로써 미세 패턴의 신뢰성을 향상시킬 수 있는 효과가 있다.According to the present invention, the pattern collapse can be prevented by performing the etching process by dividing into primary and secondary etching when forming a fine size line pattern (bit line or gate line). By reducing the irregular etching of the upper portion of the pattern to be etched there is an effect that can improve the reliability of the fine pattern.

Claims

Forming a material layer on the semiconductor substrate;

Forming a first photoresist pattern on the material layer;

First etching the material layer using the first photoresist pattern as an etching mask;

Stripping the first photoresist pattern;

Forming a second photoresist pattern that covers a etched surface of the first etched material layer and opens a portion of the material layer;

The second photoresist pattern is etched to open an open region of the first etched material layer by using an etch mask, thereby forming a line-type material layer pattern having an etched surface during the first etching and an etched surface during the secondary etching. Forming; And

Stripping the second photoresist pattern

Method of forming a fine line pattern of a semiconductor device comprising a.

The method of claim 1,

Before forming the first photoresist pattern and the second photoresist pattern,

And forming an antireflective coating film on each of the material layers, wherein the antireflective coating film is simultaneously removed when stripping the first photoresist pattern and the second photoresist pattern. Pattern formation method.

The method of claim 2,

The antireflective coating film is formed in a thickness of 200 ~ 350Å micro-line pattern of the semiconductor device, characterized in that formed.

The method of claim 1,

The material layer pattern is,

A fine line pattern forming method of a semiconductor device, characterized in that the bit line or gate line.

The method of claim 4, wherein

The material layer,

The method of forming a fine line pattern of a semiconductor device, characterized in that formed by laminating in order of a conductive layer and an insulating hard mask.

The method of claim 5,

The conductive layer,

A method of forming a fine line pattern of a semiconductor device, characterized by forming a tungsten film or a polysilicon film and a tungsten silicide film.

The method of claim 5,

The hard mask,

A fine line pattern forming method of a semiconductor device, characterized in that formed of a nitride film.

The method according to any one of claims 1 to 7,

The first etched material layer has a size of 2 to 3 times larger than the material layer pattern.