KR20070062556A - 반도체 헤테로구조 - Google Patents

반도체 헤테로구조 Download PDF

Info

Publication number
KR20070062556A
KR20070062556A KR1020077008628A KR20077008628A KR20070062556A KR 20070062556 A KR20070062556 A KR 20070062556A KR 1020077008628 A KR1020077008628 A KR 1020077008628A KR 20077008628 A KR20077008628 A KR 20077008628A KR 20070062556 A KR20070062556 A KR 20070062556A
Authority
KR
South Korea
Prior art keywords
layer
emitter
energy
bandgap
capture
Prior art date
Application number
KR1020077008628A
Other languages
English (en)
Other versions
KR101225675B1 (ko
Inventor
맥심 에이 오노블리우도브
블라디슬라브 이 보그로브
Original Assignee
옵토건 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토건 오와이 filed Critical 옵토건 오와이
Publication of KR20070062556A publication Critical patent/KR20070062556A/ko
Application granted granted Critical
Publication of KR101225675B1 publication Critical patent/KR101225675B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명에 따르면 변형된 반도체 헤테로구조(10)는 p형 전도도를 갖는 제 1 이미터층(11)과 n형 전도도를 갖는 제 2 이미터층(12)을 구비하는 주입영역과, 상기 제 1 이미터층(11)과 상기 제 2 이미터층(12) 사이에 위치되는 광발생층(13)을 구비한다. 전자포획영역(14)이 상기 광발생층(13)과 상기 제 2 이미터층(12) 사이에 위치되고, 상기 전자포획영역은 상기 제 2 이미터층에 인접한 포획층(16)과 상기 포획층에 인접한 제한층(15)을 구비한다. 본 발명에 따르면, 상기 제한층(15)과 상기 포획층(16)의 폭과 재료는 상기 포획층(16)내 전자들에 대한 국소화된 에너지 레벨들 중 하나와 상기 광학적 포논의 에너지와 동일한 상기 제 2 이미터층(12)의 전도대 기저부 간에 에너지 차를 형성하도록 선택된다.
반도체 헤테로구조, 전도대, 양자효율

Description

반도체 헤테로구조{Semiconductor Heterostructure}
본 발명은 발광장치용 반도체 헤테로구조에 관한 것으로, 보다 상세하게는 격자 부정합(lattice mismatched) 반도체 재료로 형성된 구조에 관한 것이다. 헤테로구조는 2개의 이미터, 하나의 광발생층, 및 하나의 전자포획영역을 구비한다. 특히, 헤테로구조는 열전 재료(pyroelectric materials), 특히, 제 3 족 금속과 이들의 합금으로 된 질화물로 제조된다. 헤테로구조는 또한 질소함유 비소화물(arsenides)과 3족 금속의 인화물(phosphides)로 제조될 수 있다.
본 명세서에서 LED라고 하는 발광 다이오드의 외부 양자효율(quantum efficiency)은 다음과 같이 정의될 수 있다:
Figure 112007028900134-PCT00001
여기서, γ는 주입효율이고, ηcap은 광발생영역으로 캐리어 포획(carrier capture)의 효율이며, ηint은 광발생 영역내 캐리어들의 복사 재조합에 의해 제공된 복사효율이고, ηout은 광추출효율이다. 최대 LED 효율은 모든 이들 파라미터들을 최대화함으로써 얻어진다. 첫번째 3개 계수들은 중첩되고 LED 구조의 설계동안 동시에 상기 계수들을 어드레스하는 것이 가장 바람직하다.
어드레스할 첫번째 계수는 광발생영역으로의 캐리어 포획의 효율이다. 장치 층들간의 격자 부정합의 경우, 전자들과 홀들이 재조합되는 층의 두께는 재료 품질을 유지하고 전위(dislocation)의 핵생성을 통한 변형이완(strain relaxation)을 방지할 정도로 충분히 작아야 한다. 그러나, 광발생영역으로의 캐리어 포획는 층두께가 줄어들 경우 상당히 감소된다. 포획은 관계식으로 특징될 수 있다:
Figure 112007028900134-PCT00002
여기서, q+ 및 q-는 광발생층으로 입사되고 그 위로 투과되는 캐리어 플럭스(carrier fluxes)이고, n은 이미터에서 캐리어 농도이고, d는 좁은 광발생 밴드갭층의 폭이며, τ는 주로 전자-광 포논 상호작용에 의해 정해지는 포획시간이다. 상기 관계식은 캐리어 플럭스의 포획부가 광발생층의 폭이 줄어듦에 따라 감소되고 포획 시간에 반비례하는 것을 나타난다. 광발생층의 고정된 폭에 대해, 캐리어의 포획은 전자유효질량의 값이 낮고 따라서 에너지 이완시간 τ이 더 길어짐으로 인해 홀들에 대해서보다 전자에 대해서 효과적이지 못하다. 좁은 밴드갭 영역에서의 캐리어 포획를 감소하게 하는 또 다른 고유한 메카니즘은 그 영역으로부터의 전자파(electron wave) 또는 홀파(hole wave)의 부분적 반사이다. 따라서, 캐리어가 좁은 밴드갭 영역내에 있을 확률이 감소되며, 이는 좁은 밴드갭층내에 국소화된 상태로 결합하는데 효과적이지 못하게 되며 포획시간 τ이 증가하게 된다. 결과적으로, 장치의 포획효율이 떨어지고 ηext 효율 대 주입전류의 최대값이 일반적인 장치 동작전류보다 훨씬 아래에 위치하게 된다. 많은 구조들이 이 문제를 해결하기 위해 제안되었다. 해결방안 중 하나는 이 영역위로 전자 오버플로우(electron overflow)를 방지하기 위해 광발생영역의 홀 주입면에 추가적인 넓은 밴드갭층을 이용하는 것이다. 이 방안은 나가하마 등(Nagahama et al)의 미국특허번호 제6,677,619호 및 그 내에 있는 참조문헌들에서 질화물 계열 발광장치의 경우에 적용된다. 그러나, 이러한 배리어의 존재로 전자 및 홀 반사가 증가되어, 이 방안이 최선이지 되지 못한다. 광발생 영역으로부터 캐리어들이 탈출하지 못하게 하기 위해, 나카무라 등의(Nakamura et al) 미국특허출원 제2004/0101012호에는 광발생영역의 양측으로부터 2개의 배리어를 삽입하는 것이 제안되었다. 일반적으로 이 방안은 배리어로부터 캐리어의 높은 반사를 초래하기 때문에, 출원인들은 배리어를 통과하는 캐리어 터널링 확률을 높이기 위해 가능한 한 얇은 배리어를 만드는 것을 제안했다. 그러나, 이 방안의 한가지 단점은 이 경우 캐리어의 터널링이 공진이 아니며, 따라서 어떤 적당한 배리어 두께에 대해, 상기 배리어로부터 캐리어의 반사는 광발생영역으로의 캐리어 포획의 효율을 상당히 감소시킨다. 왕 등의(Wang et al) 영국특허 제2,352,326호에는 전자들이 광발생영역으로 공진하여 뚫고가는 구조의 n형 부분내 1차 용기에 전자들이 수집되는 카트(CART) 구조를 개시하고 있다. 용기는 캐리어들을 유효하게 수집할 정도로 충분히 두꺼워야 한다. 실제로, 격자 부정합 반도체 재료를 기초로 한 두꺼운 고품질의 층을 구현하기가 어렵다.
착수될 두번째 계수는 주입효율이다. 광이 p-n 인터페이스 부근에 있는 얇은 광발생층내에 발생되기 때문에, 이 인터페이스에서 최대 주입효율을 제공하는 것이 바람직하다. 통상의 방법은 재료품질의 열화없이 가능한 한 큰 이미터들을 도프(dope)처리하는 것이다. 그러나, 이미터들 중 하나에 있는 활성도핑 센터들의 농도가 기본 재료속성에 의해 제한되는 재료들에 대해, 다른 이미터의 과도한 도핑은 광발생층에서 전자 및 홀 주입전류의 균형을 깨뜨려 저하된 주입효율을 초래한다.
착수될 세번째 계수는 복사효율이다. 장치가 열전 재료로 제조되는 경우, 자발적 편광 및 변형에 의해 유도된 피에조 편광(piezo polarization)이 구조내에 있게되고, 이는 상기 광발생영역내에 전자와 홀들을 공간적으로 분리시키는 붙박이형(built-in) 전기장을 초래하게 된다. 결과적으로, 간접 광학적 천이가 복사 재조합을 위해 요구된다. 이러한 간접 재조합으로 인해 장치 복사 양자효율의 감소가 초래된다. 상기 현상은 베르나르디니 등의(Bernardini et al) "Spontaneous polarization and piezoelectric constants of Ⅲ-Ⅴ nitrides", American Physics Society Journal, Physical Review B, Vol. 56, No.16, 1997, 페이지 R10024-R10027; 타케우치 등의(Tackeuchi et al) "Quantum-Confined Stark Effect due to Piezoelectric Fields in GaInN Strained Quantum Wells", Japanese Journal of Applied Physics, Vol. 36, Part 2, No.4, 1997, 페이지 L382-L385; 및 앰바허 등의(Ambacher et al) "Pyroelectric properties of Al(In)GaN/GaN hetero and quantum well structures", Journal of Physics: Condensed Matter, Vol. 14, 2002, 페이지 3399-3434를 포함하여 많은 간행물들에 거론되어 있다. 어느 정도 붙 박이형 편광의 효과는 매우 얇은 광발생층의 사용으로 최소화될 수 있다. 그러나, 상기 언급한 바와 같이, 이러한 작은 두께로 인해 캐이러 포획이 비효과적이게 된다. 게다가, 광발생층의 폭은 두께 변동과 비교될 수 있다. 이들 변동은 비복사 재조합 센터들로서 활동하는 광발생층내 "홀"의 형성을 초래할 수 있고, 이에 따라 추가적으로 장치효율이 떨어지게 된다. 결과적으로, 편광 유도 붙박이형 전기장은 복사효율 및 포획율(capture rate) 모두를 제한한다. 입베손 등의(Ibbetson et al) 미국특허 제6,515,313호에는 편광유도 전하들의 영향을 감소시키는 여러 기술들, 즉, 편광유도 전하를 보상할 수 있는 불순물 전하를 제공하기 위한 선택적 도핑; 입도분포 조성물(graded composition)을 갖는 클래딩층; 입도분포 또는 혼합 조성물을 갖는 활성층; 역편광이 개시되어 있다. 또 다른 방안은 광발생영역에 대한 재료로서 격자 정합 반도체 조성물을 사용하는 것이다. 그러나, 열전 재료에서 심지어 이완 또는 격자정합층에서도 0이 아닌 자발적 편광이 또한 있게 된다. 예컨대, Ⅲ족 금속의 질화물내 자발적 편광값은 압전효과로 인해 발생된 편광값과 유사하다. 압전편광을 줄이기 위한 여러가지 다른 기술들이 타케우치 등의 미국특허 제6,569,704호 및 괘츠 등의(Goetz et al)의 미국특허 제6,630,692호에 개시되어 있다.
상기 논의로부터 잇따르는 바와 같이, 고효율의 발광구조의 개발이 바람직하게는 상기 언급된 모든 문제들의 일관된 해결방안에 있어 더 효과적이다.
본 발명의 목적은 상기 언급된 단점을 제거하는 것이다.
본 발명의 한가지 특정한 목적은 향상된 총 광발생 능력을 갖는 새로운 타입의 변형된 반도체 헤테로구조를 개시하는 것으로, 상기 헤테로구조는 예컨대 Ⅲ족 금속 및 그 합금의 질화물로서 열전 반도체 재료 또는 Ⅲ족 금속의 비소화물 및 인화물을 포함하는 질화물로 형성된다.
본 발명의 목적은 또한 상기 변형된 반도체 헤테로구조를 사용하여 새로운 타입의 발광 다이오드를 개시하는 것이다.
본 발명에 따른 변형된 반도체 헤테로구조가 청구항 1에 나타낸 바와 같이 특징된다.
본 발명의 반도체 헤테로구조는 p형 전도도를 갖는 제 1 이미터층과 n형 전도도를 갖는 제 2 이미터층을 구비하는 주입영역과, 상기 이미터층들 사이에 위치되는 광발생층과, 상기 제 2 이미터층과 상기 광발생층 사이에 삽입된 전자포획영역을 포함한다. 상기 전자포획영역은 상기 제 2 이미터층에 인접한 포획층과 상기 포획층에 인접한 제한층을 구비한다. 본 명세서에 사용된 바와 같이, 용어 "변형된 헤테로구조"는 일반적으로 개개의 층들로 구성된 헤테로구조를 말하며, 적어도 한 층의 평면내 격자 파라미터는 그 평형값과는 다르고, 용어 "층"은 일반적으로 단결정 에피텍셜층을 말한다. 전자포획영역의 목적은 전자 에너지의 이완을 제공하고 광발생층 위로 전자 오버플로우(electron overflow)를 줄이는 것이다. 광발생층의 밴드갭 에너지는 이미터층과 제한층의 밴드갭 에너지보다 더 작다. 포획층은 제한층의 밴드갭 에너지보다 더 작다. 또한, 포획층내 전자들에 대한 가장 낮은 에너지 레벨의 에너지 위치는 광발생층내 전자들에 대한 가장 낮은 에너지 레벨의 에너지 위치보다 더 높다.
본 발명에 따르면, 포획층과 제한층의 폭과 재료는 상기 포획층내 전자들에 대한 국소화된 에너지 레벨들 중 하나와 상기 광학적 포논의 에너지와 동일한 상기 제 2 이미터층의 전도대 기저부 간에 에너지 차를 형성하도록 선택된다. 용어 "광학적 포논 에너지(optical phonon energy)"는 일반적으로 제로 파수벡터(wave vector)값 부근에 있는 격자 진동의 광학적 형태의 에너지를 말한다. 길이방향의 광학적(LO) 포논들과의 상호작용으로 인해 좁은 밴드갭으로의 전자의 포획은 임의로 위치된 레벨에 대한 포획에 비해 향상되는데, 이는 상술한 상황에서 전자의 하향 천이동안 포논으로 전달된 운동량이 거의 0이 되기 때문이다. 이완은 주로 적절한 온도에서 광학적 포논의 자발적 방출로 인해 발생된다. 좁은 밴드갭 포획층에서 이미터층으로의 역(逆) 캐리어 열방출은 포논의 흡수로 인해 발생되고 따라서 계수 Nq/(1+Nq)만큼 억제되며, 여기서 Nq는 플랑크 분포에 의해 주어진 포논의 개수이다. 예컨대, Ⅲ족 금속 질화물의 경우, 광학적 포논 에너지는 약 100meV이며, 따라서, 방출율은 실온에서 약 40배 만큼 포획율에 비해 억제되어 진다. 캐리어 에너지의 한층 더한 이완이 포획층내 낮은 에너지 레벨들을 통해 인접한 좁은 밴드갭 광발생층에 또는 상기 광발생층에 직접 발생된다. 따라서, 본 발명에 따른 포획층은 종래 기술의 구조에 비해 전자포획효율이 크게 향상된다.
본 발명의 바람직한 일실시예에 따르면, 상기 제 2 이미터층내 전자농도는 (1) 상기 제 1 이미터층내 홀 농도와, (2) 상기 제 2 이미터층내 홀들에 대한 확산계수 및 상기 제 1 이미터층내 전자들에 대한 확산계수의 비와, (3) 상기 제 1 이미터층내 전자들에 대한 확산길이 및 상기 제 2 이미터층내 홀들에 대한 확산길이의 비의 곱과 같도록 조절된다. 이 조건이 충족됨에 따라, 상기 주입영역내 홀과 전자의 농도가 일치되고 광발생층내 주입전류의 평형을 제공하여 주입효율이 최대가 된다. 이 전자농도조절를 지지하는 이론이 하기에 간략히 설명된다.
광이 pn 경계면 부근에 위치한 얇은 광발생층내에 발생되기 때문에, 이 경계면에서 최대 주입효율을 제공하는 것이 바람직하다. 공간전하영역내 재조합을 하며 일반적인 LED 동작전류에 일치하는 쇼클리-노이스-샤(Shockley-Noyce-Sah) 모델의 구조에서, 재조합 비는 이미터에 있는 대다수의 캐리어 농도의 곱이 아니라 전자 및 홀 주입전류밀도의 곱에 비례한다. 당업자들에게, 그 이유는 순방향 바이어스하에 있는 pn 접합에서, 주입된 캐리어의 농도는 대다수 캐리어 농도가 아니라 소수 캐리어(minority carrier) 농도와 인가된 전압에 따르기 때문이라는 것이 명백해진다. 따라서, 주입효율은 총 전류밀도가 두 전류밀도의 합과 동일하고 구조에 걸쳐 일정하기 때문에 전자 및 홀 전류밀도가 pn 경계면에서 동일한 경우 최대가 된다. 주어진 p 이미터 홀농도 pp에 대해, 전자 및 홀 전류밀도의 등식은 n 이미터 전자농도 nn에 대한 조건을 다음과 같이 설정한다:
Figure 112007028900134-PCT00003
여기서, Dp 및 Dn은 확산계수이고, Lp 및 Ln은 각각 n 및 p 이미터에서 소수 캐리어에 대한 확산길이이다. 본 명세서에서 사용된 바와 같이, 용어 "확산계수"와 "확산길이"의 정의는 예컨대 엔.더블유. 아쉬로프(N.W. Ashcroft) 및 엔.디.멀민(N.D. Mermin)의 책 "Solid States Physics", Saunders College Publishing, 1976, 페이지 602-604에서 찾을 수 있다. 층내에 필요로 하는 전자 및 홀 농도를 제공하는 과정이 당업자에게 잘 알려져 있다. 반도체 재료로 가정한 그룹에 대해(예컨대, Ⅲ족 금속의 질화물), n 이미터내 전자농도가 p 이미터내 홀농도보다 수배 더 큰 것이 일반적이다. 이 경우, 공간전하영역내 전자주입전류는 홀주입전류보다 더 커서, 가능한 최대 효율에 비해 주입효율이 떨어지게 된다. 이 경우 광발생 능력을 향상시키기 위한 가장 명백한 방안은 p 이미터내 홀농도를 증가시키는 것이다. 그러나, p형 도핑은 재료의 기본적 성질에 의해 제한될 수 있다. 본 발명의 현 실시예의 헤테로구조에서, 전자와 홀 주입전류 간의 평형이 pn 접합내 적절한 n 이미터 설계에 의해 형성된다. 이 경우, 중간도핑된 n 이미터가 n 접촉층과 전자포획영역 사이에 위치된다.
본 발명의 일실시예에서, 변형된 반도체 헤테로구조는 열전 반도체 재료로 제조되고 광발생층은 조성물과 두께를 가지며 상기 층에는 자발적 열전 편광에 의해 유도된 전기장은 실질적으로 크기가 동일하고 변형유도 압전 전기장의 해당 방향에 실질적으로 방향이 반대이다. 본 명세서에 사용된 바와 같이, 용어 "열전 편광(pyroelectric polarization)" 및 "압전 편광(piezoelectric polarization)"의 정의는 예컨대 엔.더블유. 아쉬로프 및 엔.디.멀민의 책 "Solid States Physics", Saunders College Publishing, 1976, 페이지 555에서 찾을 수 있다. 아이디어는 이미터층과 광발생층 사이에 고정된 격자 부정합을 제공하는 것으로, 그 결과, 압전 편광전하들의 자발성에 의해 유도된 전기장 Epiezo이 자발적 편광전하들의 중첩에 의해 유도된 전기장 Esp를 보상하게 된다:
Figure 112007028900134-PCT00004
이 경우, 캐리어들이 광발생층 내에 공간적으로 분리되지 않게 되어, 복사효율이 향상되어 진다. 예컨대, AlInGaN 층내 압전 편광 및 자발적 편광은 조성물에 따라 반대방향으로 지향될 수 있다. 따라서, 광발생층과 이웃층들의 재료는 붙박이형 압전 전기장의 크기와 동일한 자발적(열전) 편광에 의해 유도된 붙박이형 장의 크기 및 붙박이형 압전 전기장 방향에 반대인 자발적(열전) 편광에 의해 유도된 붙박이형장의 방향을 제공하기 위해 선택된다. 압전층 재료는 예컨대 Ⅲ족 금속 및 그 합금들의 질화물일 수 있다. 이미터층들 중 적어도 하나는 AlxGa1-xN(0≤x≤1)을 포함할 수 있다. 광발생층, 제한층, 및 포획층 중 적어도 하나는 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있다.
바람직하기로, 본 발명의 구조에 대한 비열전재료는 Ⅲ족 금속의 질소를 함유한 비소화물 및 인화물이다. 예컨대, 이미터층들, 광발생층, 제한층 및 포획층 중 적어도 하나는 AlxInyGa1-x-yAsaNbP1-a-b(0≤x≤1, 0≤y≤1, 0≤x+y≤1, 0≤a≤1, 0≤b≤0.1, 0≤a+b≤1)을 포함할 수 있다.
본 발명의 바람직한 실시예에서와 같이, 더 향상된 캐리어 이완은 필요하다면 구조내에 추가층들의 삽입에 의해 형성될 수 있다. 이 실시예에 따르면, 적어도 한 쌍의 넓은 밴드갭층과 좁은 밴드갭층이 제한층과 광발생층 사이에 삽입되고, 상기 제한층에 인접한 층은 좁은 밴드갭층이다. 넓은 밴드갭층의 밴드갭 에너지는 좁은 밴드갭층의 에너지 및 광발생층의 에너지보다 더 크다. 좁은 밴드갭층과 넓은 밴드갭층의 조성물과 폭은 광발생층내 에너지 레벨보다 더 높고, 포획층의 에너지 레벨보다 낮으며, 고려되는 좁은 밴드갭층과 제한층 사이에 위치된 좁은 밴드갭층들내 에너지 레벨들보다 더 낮은 임의의 좁은 밴드갭층 내에 있는 전자들에 대해 가장 낮은 에너지 레벨을 제공하도록 선택된다. 또한, 상기 조성물과 폭은 포획층(16)내 전자들에 대해 가장 낮은 국소화된 에너지 레벨과 광학적 포논의 에너지와 동일한 제한층에 인접한 좁은 밴드갭층내에 있는 에너지 레벨 사이에 에너지 차를 형성하도록 선택된다. 포논 에너지에 대한 이러한 조절은 각 쌍의 이웃한 좁은 밴드갭층 사이에 또한 제공될 수 있다. 이러한 종류의 구조에서 하향 에너지 이완은 연속한 포논 보조 이완과정을 통해 발생되고, 따라서 더 향상되어 진다.
또한, 상기 추가적인 넓은 밴드갭층과 좁은 밴드갭층을 포함하는 구조는 열전재료로 제조될 수 있다. 이 경우, 이미터층들 중 적어도 하나는 AlxGa1-xN(0≤x≤1)을 포함할 수 있다. 광발생층, 제한층, 및 포획층 중 적어도 하나는 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있다. 추가층들은 넓은 밴드갭층인 AlmiInniGa1-mi-niN(0≤mi≤1, 0≤ni≤1, 0≤mi+ni≤1)와 좁은 밴드갭층인 AlkiInliGa1-ki-liN(0≤ki≤1, 0≤li≤1, 0≤ki+li≤1)를 번갈아 구비할 수 있고, 여기서 i는 쌍들을 헤아린다.
상술한 열전층 재료를 갖는 본 발명에 따른 구조에서, n형 전도도의 추가적 저저항 영역이 상기 이미터층에 인접하여 추가될 수 있고, 상기 저저항 영역은 복수의 AlxGa1-xN 및 AlyGa1-yN층(0≤x≤1 및 0≤y≤1)이 번갈아 있는 복수의 쌍들로 형성된 측면전류(lateral current) 확산 초격자(spreading superlattice)를 구비한다.
포획 영역내 추가적인 넓은 밴드갭층과 좁은 밴드갭층을 갖는 비열전 구조에서, 이미터층, 광발생층, 제한층 및 포획층들 중 적어도 하나는 AlxInyGa1-x-yAsaNbP1-a-b(0≤x≤1, 0≤y≤1, 0≤x+y≤1, 및 0≤a≤1, 0≤b≤0.1, 0≤a+b≤1)을 포함할 수 있다. 추가층들은 예컨대 넓은 밴드갭층인 AlmiInniGa1-mi-niAspiNqiP1-pi-qi(0≤mi≤1, 0≤ni≤1, 0≤mi+ni≤1, 0≤pi≤1, 0≤qi≤0.1, 0≤pi+qi≤1)와 좁은 밴드갭층인 AlkiInliGa1-ki-liAsriNsiP1-ri-si(0≤ki≤1, 0≤li≤1, 0≤ki+li≤1, 0≤ri≤1, 0≤si≤0.1, 0≤ri+si≤1)를 번갈아 구비할 수 있고, 여기서 i는 쌍들을 헤아린다.
본 발명에 따른 발광 다이오드(LED)는 청구항 11의 기재를 특징으로 한다. 발광 다이오드는 상술한 변형된 반도체 헤테로구조를 구비한다. 따라서, 종래 장치에 비해 발광효율이 크게 향상된다. 고전류밀도 동작동안 향상된 광발생능력을 위해 전체 장치가 설계된다. 본 발명의 바람직한 실시예의 모든 상술한 태양들, 즉, 포논 에너지 조절, 추가 포획영역층, 전자농도조절 및 압전 전기장 보상이 중첩될 수 있고, 최적의 장치 성능을 달성하기 위해 동시에 이들을 해결하는데 유리하다. 예컨대, 광발생층의 조성물들, 전자포획영역내 좁은 밴드갭층 및 이미터층들은 (a) 상기 광발생층내 평편영역 프로파일, (b) 광학적 포논 에너지와 동일한 천이 에너지, (c) 필요로 하는 방출파장을 제공하도록 선택될 수 있다. 상술한 평형전류(balanced current) 주입 조건에 의해 도핑수준이 주어진다.
본 발명에 따른 발광 다이오드(LED)는 또한 청구항 12의 기재를 특징으로 한다. 발광 다이오드는 청구항 5 또는 청구항 10에 따른 본 문헌에서 초기에 설명된 반도체 헤테로구조를 갖는다. 본 발명에 따르면, 상기 헤테로구조는 재료가 GaP, GaAs 또는 InP인 기판상에 성장된다. 게다가, 이미터층들은 기판에 정합된 격자이다. 다르게 말하면, 이미터층의 격자상수는 실질적으로 기판의 격자상수와 동일하다.
요약하면, 종래 기술에 비해 여러가지 이점들이 본 발명에 따라 달성된다. 특히, 기술된 포논 에너지 조절에 따른 전자포획영역은 전자 에너지의 효과적 이완을 제공하고 광발생층 너머로 전자의 오버플로우를 저지한다. 또 다른 이점으로서, 주입영역내 홀 및 전자의 농도들이 광발생층내 주입전류의 평형을 제공하도록 맞추어질 수 있다. 또 다른 이점으로서, 헤테로구조가 열전 반도체 재료로 제조되는 경우, 광발생층은 층내 전기장이 대략 0인 조성물을 가질 수 있다. 그 결과, 본 발명에 따른 헤테로구조를 이용한 발광 다이오드의 총 외부 양자효율이 크게 향상될 수 있다. 고전류밀도 동작동안 향상된 광발생능력을 위해 전체 장치가 설계된다.
상기 설명 및 본 발명의 다른 이점들과 본 발명이 달성되는 방식은 하기 상세한 설명과 첨부도면내에 더 구체화된다.
아랫 부분에서, 본 발명은 첨부도면을 참조로 상세히 설명된다
도 1은 본 발명에 따른 반도체 헤테로구조의 일예를 도시한 개략적 횡단면도이다.
도 2는 도 1의 반도체 헤테로구조의 광발생층과 포획영역의 에너지 밴드를 도시한 것이다.
도 3은 본 발명에 따른 제한층과 광발생층 사이에 삽입된 한 쌍의 넓은 밴드갭층과 좁은 밴드갭층을 갖는 반도체 헤테로구조의 에너지 밴드를 도시한 것이다.
도 4a는 n 이미터내 전자농도가 p 이미터내 홀농도를 초과하는 경우 발광 다이오드에 사용되는 pn 접합 계열의 반도체 헤테로구조를 도시한 것이고, 도 4b는 상기 동일한 구조에 걸쳐 전자 및 홀의 농도 분포를 도시한 것이며, 도 4c는 상기 동일한 구조에 걸쳐 전자 및 홀의 전류밀도 분포를 도시한 것이다.
도 5a는 본 발명에 따른 발광 다이오드내 pn 접합 계열의 주입 평형 반도체 헤테로 구조를 도시한 것이고, 도 5b는 상기 동일한 구조에 걸쳐 전자 및 홀의 농도 분포를 도시한 것이며, 도 5c는 상기 동일한 구조에 걸쳐 전자 및 홀의 전류밀도 분포를 도시한 것이다.
도 6은 본 발명에 따른 Ⅲ족 금속 그룹의 질화물로 제조된 발광 다이오드내 반도체 헤테로구조를 도시한 개략 횡단면도이다.
도 1에는, 반도체 헤테로구조의 횡단면 개략도가 도시되어 있다. 전체적으로 10으로 표시된 헤테로구조는 제 1 이미터층(11)과 제 2 이미터층(12)으로 구성된 주입영역, 광발생층(13) 및 포획층과 제한층으로 구성된 전자포획층(14)을 구비한다.
도 2는 도 1에 도시된 헤테로 구조의 개략적인 에너지 밴드 도표를 도시한 것이다. 포획 영역은 제 2 이미터층에 인접한 좁은 밴드갭층이다. 상기 포획층과 상기 광발생층 사이에 넓은 밴드갭층을 갖는 층이 제한층이다. 포획 및 제한층의 폭과 조성물은 상기 포획층의 국소화된 전자 에너지 레벨들 중 하나와 광학적 포논 에너지와 동일한 전자 이미터내 전도대 기저부 간에 에너지 차를 형성하도록 조절된다. 좁은 밴드갭 포획층으로의 전자의 포획은 1로 표시된 바와 같이 길이방향의 광학적(LO) 포논과의 상호작용으로 인해 발생한다. 그 결과, 임의의 위치 레벨로의 포획에 비해 포획효율이 향상된다. 더욱이, 2로 표시된 바와 같이 캐리어 에너지의 이완이 먼저 동일한 좁은 밴드갭 포획층내에 있는 낮은 에너지 레벨을 통해 발생되고 그런 후 인접한 협소한 밴드갭 광발생층에서 발생된다.
도 3은 제한층과 광발생층 사이에 추가된 한 쌍의 넓은 밴드갭층과 좁은 밴드갭층을 갖는 헤테로구조의 개략적인 밴드 다이어그램을 나타낸 것이다. 삽입된 층들의 조성물과 폭은 광발생층내 에너지 레벨보다 더 크고 포획층의 에너지 레벨보다 낮은 좁은 밴드갭층내 전자들에 대해 가장 낮은 에너지 레벨을 제공하도록 조절된다. 또한, 삽입된 층들은 광학적 포논 에너지와 동일한 이웃한 포획층 및 좁은 밴드갭층내 가장 낮은 에너지 레벨들 간의 에너지 차를 형성하도록 조절된다. 좁은 밴드갭 포획층으로의 전자의 포획은 1로 표시된 길이방향의 광학적(LO) 포논과의 상호작용으로 인해 도 2의 경우에서와 같이 발생된다. 이 구조에서 하향 에너지 이완은 2 및 3으로 표시된 연이은 과정을 통해 발생되고, 상기 3의 과정은 포논보조과정이다. 추가적인 포논보조단계(3)로 인해, 에너지 이완이 추가층이 없는 경우에 비해 더 향상되어 진다.
도 4 및 도 5의 비교로 본 발명에 따른 전자농도조절의 효과가 명확해진다. 도 5의 구조에서, 전자농도는 하기 조건을 충족한다
Figure 112007028900134-PCT00005
여기서, Dp 및 Dn은 확산계수이고, Lp 및 Ln은 각각 n 및 p 이미터에서 소수 캐리어에 대한 확산길이이다. 이 경우, 전자 및 홀 전류밀도는 pn 경계면에서 동일하고 따라서 도 4의 경우와는 대조적으로 주입효율이 최대가 되어, n 이미터에서의 전자농도가 p 이미터에서의 홀농도를 초과하게 된다.
도 6은 본 발명에 따른 Ⅲ족 금속의 질화물로 제조된 발광 다이오드용 반도체 헤테로구조의 예를 도시한 것이다. 전체적으로 10으로 표시된 헤테로구조는 홀 농도가 5×1017/㎤이고 두께가 0.5㎛인 p 전도도 타입의 GaN로 제조된 제 1 이미터층(11)과 전자 농도가 1×1018/㎤이고 두께가 0.5㎛인 n 전도도 타입의 GaN로 제조 된 제 2 이미터층(12); 두께가 0.003㎛인 도핑되지 않은 Al0.04In0.22Ga0.74N으로 제조된 광발생층(13); 두께가 0.0015㎛인 도핑되지 않은 Al0.2In0.05Ga0.75N으로 제조된 제한층(15)과 두께가 0.006㎛인 도핑되지 않은 In0.05Ga0.94N으로 제조된 전자포획층(16)으로 구성된 전자포획영역; 및 GaN로 제조되고 농도가 5×1018/㎤이고 두께가 2㎛인 n 전도도 타입의 저저항영역(17)을 구비한다.
본 발명은 상기 언급된 예에 국한되지 않으며, 대신 많은 변형들도 특허청구범위내에 있을 수 있다.
본 발명의 상세한 설명에 포함됨.

Claims (12)

  1. p형 전도도를 갖는 제 1 이미터층(11)과 n형 전도도를 갖는 제 2 이미터층(12)을 구비하는 주입영역과,
    상기 제 1 이미터층(11)과 상기 제 2 이미터층(12) 사이에 위치되고, 그 밴드갭 에너지가 상기 제 1 및 제 2 이미터층들 중 하나의 에너지보다 더 작은 광발생층(13)과,
    상기 광발생층(13)과 상기 제 2 이미터층(12) 사이에 위치되고, 상기 제 2 이미터층에 인접한 포획층(16)과 상기 포획층에 인접한 제한층(15)을 구비하며, 상기 제한층의 밴드갭 에너지가 상기 광발생층의 밴드갭 에너지보다 더 크고, 상기 포획층의 밴드갭 에너지는 상기 제한층의 밴드갭 에너지보다 더 작으며, 상기 포획층내 전자에 대해 가장 낮은 에너지 레벨은 상기 광발생층내 에너지 레벨보다 더 높은 전자포획영역(14)을 구비하고,
    상기 제한층(15)과 상기 포획층(16)의 폭과 재료는 상기 포획층(16)내 전자들에 대한 국소화된 에너지 레벨들 중 하나와 광학적 포논의 에너지와 동일한 상기 제 2 이미터층(12)의 전도대 기저부 간에 에너지 차를 형성하도록 선택되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  2. 제 1 항에 있어서,
    상기 제 2 이미터층(12)내 전자 농도는
    상기 제 1 이미터층(11)내 홀 농도와,
    상기 제 2 이미터층(12)내 홀들에 대한 확산계수 및 상기 제 1 이미터층(11)내 전자들에 대한 확산계수의 비와,
    상기 제 1 이미터층(11)내 전자들에 대한 확산길이 및 상기 제 2 이미터층(12)내 홀들에 대한 확산길이의 비의 곱과 같도록 조절되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 변형된 반도체 헤테로구조는 열전 반도체 재료로 형성되고,
    상기 광발생층(13)의 폭과 재료는 크기가 실질적으로 동일하고 붙박이형 전기장(built-in electric field)의 해당방향에 실질적으로 방향이 반대인 자발적 열전 편광(spontaneous pyroelectric polarization)에 의해 유도된 붙박이형 전기장을 형성하도록 선택되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  4. 제 3 항에 있어서,
    상기 제 1 이미터층(11)은 Alx1Ga1-x1N(0≤x1≤1)을 구비하고,
    상기 제 2 이미터층(12)은 Alx2Ga1-x2N(0≤x2≤1)을 구비하며,
    상기 광발생층(13)은 Alx3Iny3Ga1-x3-y3N(0≤x3≤1, 0≤y3≤1, 0≤x3+y3≤1)을 구비하고,
    상기 제한층(15)은 Alx4Iny4Ga1-x4-y4N(0≤x4≤1, 0≤y4≤1, 0≤x4+y4≤1)을 구비하며,
    상기 포획층(16)은 Alx5Iny5Ga1-x5-y5N(0≤x5≤1, 0≤y5≤1, 0≤x5+y5≤1)을 구비하는 조건들 중 적어도 하나가 충족되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 이미터층(11)은 Alx1Iny1Ga1-x1-y1Asa1NbP1-a1-b1(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1, 0≤a1≤1, 0≤b1≤0.1, 0≤a1+b1≤1)을 구비하고,
    상기 제 2 이미터층(12)은 Alx2Iny2Ga1-x2-y2Asa2Nb2P1-a2-b2(0≤x2≤1, 0≤y2≤1, 0≤x2+y2≤1, 0≤a2≤1, 0≤b2≤0.1, 0≤a2+b2≤1)을 구비하며,
    상기 광발생층(13)은 Alx3Iny3Ga1-x3-y3Asa3Nb3P1-a3-b3(0≤x3≤1, 0≤y3≤1, 0≤x3+y3≤1, 0≤a3≤1, 0≤b3≤0.1, 0≤a3+b3≤1)을 구비하고,
    상기 제한층(15)은 Alx4Iny4Ga1-x4-y4Asa4Nb4P1-a4-b4(0≤x4≤1, 0≤y4≤1, 0≤x4+y4≤1, 0≤a4≤1, 0≤b4≤0.1, 0≤a4+b4≤1)을 구비하며,
    상기 포획층(16)은 Alx5Iny5Ga1-x5-y5Asa5Nb5P1-a5-b5(0≤x5≤1, 0≤y5≤1, 0≤x5+y5≤1, 0≤a5≤1, 0≤b5≤0.1, 0≤a5+b5≤1)을 구비하는 조건들 중 적어도 하나가 충족되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 포획영역(16)은 상기 제한층(15)과 상기 광발생층(13) 사이에 삽입된 적어도 한 쌍의 넓은 밴드갭층과 좁은 밴드갭층을 구비하고, 상기 제한층에 인접한 층은 상기 좁은 밴드갭층 중 하나이고, 상기 넓은 밴드갭층의 밴드갭 에너지는 상기 광발생층의 밴드갭 에너지보다 더 크며, 상기 좁은 밴드갭층의 밴드갭 에너지는 상기 넓은 밴드갭층의 밴드갭 에너지보다 더 작고, 상기 넓은 밴드갭층과 상기 좁은 밴드갭층의 폭과 재료는
    상기 광발생층(13)내 에너지 레벨보다 더 높고, 상기 포획층(16)의 에너지 레벨보다 더 낮으며, 상기 고려되는 좁은 밴드갭층과 상기 제한층(15) 사이에 위치된 좁은 밴드갭층들에 있는 에너지 레벨보다 더 낮은 임의의 좁은 밴드갭층 내 전자들에 대해 가장 낮은 에너지 레벨과,
    상기 제한층에 인접한 좁은 밴드갭층내 전자들에 대한 가장 낮은 국소화된 에너지 레벨과 상기 광학적 포논의 에너지와 동일한 상기 포획층(16)내 가장 낮은 국소화된 에너지 레벨 사이의 에너지 차를 형성하도록 선택되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  7. 제 6 항에 있어서,
    상기 변형된 반도체 헤테로구조는 압전 반도체 재료로 형성되고,
    상기 광발생층(13)의 폭과 재료는 크기가 실질적으로 동일하고 붙박이형 전 기장의 해당방향에 실질적으로 방향이 반대인 자발적 열전 편광에 의해 유도된 붙박이형 전기장을 형성하도록 선택되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  8. 제 7 항에 있어서,
    상기 제 1 이미터층(11)은 Alx1Ga1-x1N(0≤x1≤1)을 구비하고,
    상기 제 2 이미터층(12)은 Alx2Ga1-x2N(0≤x2≤1)을 구비하며,
    상기 광발생층(13)은 Alx3Iny3Ga1-x3-y3N(0≤x3≤1, 0≤y3≤1, 0≤x3+y3≤1)을 구비하고,
    상기 제한층(15)은 Alx4Iny4Ga1-x4-y4N(0≤x4≤1, 0≤y4≤1, 0≤x4+y4≤1)을 구비하며,
    상기 포획층(16)은 Alx5Iny5Ga1-x5-y5N(0≤x5≤1, 0≤y5≤1, 0≤x5+y5≤1)을 구비하고,
    상기 한 쌍의 넓은 밴드갭층과 좁은 밴드갭층은 상기 넓은 밴드갭층인 AlmiInniGa1-mi-niN(0≤mi≤1, 0≤ni≤1, 0≤mi+ni≤1)와 상기 좁은 밴드갭층인 AlkiInliGa1-ki-liN(0≤ki≤1, 0≤li≤1, 0≤ki+li≤1)를 번갈아 구비하는 조건들 중 적어도 하나가 충족되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  9. 제 4 항 또는 제 8 항에 있어서,
    n형 전도도의 추가 저저항 영역(17)이 상기 제 2 이미터층(12)에 인접하여 추가되고, 상기 추가 영역은 복수의 한 쌍의 교번하는 AlxGa1-xN 및 AlyGa1-yN 층(0≤x≤1 및 0≤y≤1)으로 형성된 측면전류 확산 초격자(lateral current spreading superlattice)를 구비하는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  10. 제 6 항에 있어서,
    상기 제 1 이미터층(11)은 Alx1Iny1Ga1-x1-y1Asa1Nb1P1-a1-b1(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1, 및 0≤a1≤1, 0≤b1≤0.1, 0≤a1+b1≤1)을 구비하고,
    상기 제 2 이미터층(12)은 Alx2Iny2Ga1-x2-y2Asa2Nb2P1-a2-b2(0≤x2≤1, 0≤y2≤1, 0≤x2+y2≤1, 및 0≤a2≤1, 0≤b2≤0.1, 0≤a2+b2≤1)을 구비하며,
    상기 광발생층(13)은 Alx3Iny3Ga1-x3-y3Asa3Nb3P1-a3-b3(0≤x3≤1, 0≤y3≤1, 0≤x3+y3≤1, 및 0≤a3≤1, 0≤b3≤0.1, 0≤a3+b3≤1)을 구비하고,
    상기 제한층(15)은 Alx4Iny4Ga1-x4-y4Asa4Nb4P1-a4-b4(0≤x4≤1, 0≤y4≤1, 0≤x4+y4≤1, 및 0≤a4≤1, 0≤b4≤0.1, 0≤a4+b4≤1)을 구비하며,
    상기 포획층(16)은 Alx5Iny5Ga1-x5-y5Asa5Nb5P1-a5-b5(0≤x5≤1, 0≤y5≤1, 0≤x5+y5≤1, 및 0≤a5≤1, 0≤b5≤0.1, 0≤a5+b5≤1)을 구비하고,
    상기 한 쌍의 넓은 밴드갭층과 좁은 밴드갭층은 상기 넓은 밴드갭층인 AlmiInniGa1-mi-niAspiNqiP1-pi-qi(0≤mi≤1, 0≤ni≤1, 0≤mi+ni≤1, 0≤pi≤1, 0≤qi≤0.1, 0≤pi+qi≤1)와 좁은 밴드갭층인 AlkiInliGa1-ki-liAsriNsiP1-ri-si(0≤ki≤1, 0≤li≤1, 0≤ki+li≤1, 0≤ri≤1, 0≤si≤0.1, 0≤ri+si≤1)를 번갈아 구비하는 조건들 중 적어도 하나가 충족되는 것을 특징으로 하는 변형된 반도체 헤테로구조.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 따른 변형된 반도체 헤테로구조를 구비하는 발광 다이오드.
  12. 제 5 항 또는 제 10 항에 따른 변형된 반도체 헤테로구조를 구비하는 발광 다이오드로서,
    상기 변형된 반도체 헤테로구조는 GaP, GaAs, InP로 구성된 그룹으로부터 기판상에 성장되고,
    제 1 및 제 2 이미터층(11,12)의 재료는 상기 기판에 격자 정합을 형성하도록 선택되는 것을 특징으로 하는 발광 다이오드.
KR1020077008628A 2004-09-17 2005-09-19 반도체 헤테로구조 KR101225675B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20041213A FI20041213A0 (fi) 2004-09-17 2004-09-17 Puolijohdeheterorakenne
FI20041213 2004-09-17
PCT/FI2005/000394 WO2006030064A1 (en) 2004-09-17 2005-09-19 Semiconductor heterostructure

Publications (2)

Publication Number Publication Date
KR20070062556A true KR20070062556A (ko) 2007-06-15
KR101225675B1 KR101225675B1 (ko) 2013-01-23

Family

ID=33041546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077008628A KR101225675B1 (ko) 2004-09-17 2005-09-19 반도체 헤테로구조

Country Status (12)

Country Link
US (1) US8053755B2 (ko)
EP (2) EP1794815B1 (ko)
JP (1) JP4961346B2 (ko)
KR (1) KR101225675B1 (ko)
CN (1) CN100470858C (ko)
AT (1) ATE448572T1 (ko)
DE (1) DE602005017676D1 (ko)
FI (2) FI20041213A0 (ko)
HK (1) HK1110147A1 (ko)
RU (2) RU2376680C2 (ko)
TW (1) TWI429153B (ko)
WO (1) WO2006030064A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862497B1 (ko) * 2006-12-26 2008-10-08 삼성전기주식회사 질화물 반도체 소자
US8421058B2 (en) 2008-11-21 2013-04-16 Agency For Science, Technology And Research Light emitting diode structure having superlattice with reduced electron kinetic energy therein
FR2959657B1 (fr) * 2010-05-06 2012-06-22 Commissariat Energie Atomique Transducteur de variation temporelle de température, puce électronique incorporant ce transducteur et procédé de fabrication de cette puce
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8907322B2 (en) 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9806226B2 (en) 2010-06-18 2017-10-31 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8618575B2 (en) 2010-09-21 2013-12-31 Quantum Electro Opto Systems Sdn. Bhd. Light emitting and lasing semiconductor methods and devices
KR101836122B1 (ko) * 2011-08-24 2018-04-19 엘지이노텍 주식회사 발광소자
US8754397B2 (en) * 2011-12-07 2014-06-17 Nano-Electronic And Photonic Devices And Circuits, Llc CNT-based electronic and photonic devices
FR3009894B1 (fr) 2013-08-22 2016-12-30 Commissariat Energie Atomique Diode electroluminescente dont une zone active comporte des couches d'inn
RU2558264C1 (ru) * 2014-03-26 2015-07-27 Общество с ограниченной ответственностью "Солар Дотс" Полупроводниковая структура для фотопреобразующего и светоизлучающего устройств
CN107578768B (zh) * 2017-08-31 2020-06-16 广东科学技术职业学院 基于声子晶体异质结的声波二极管
JP7039705B2 (ja) * 2017-12-05 2022-03-22 キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー Iii族窒化物合金の形成

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122407A (en) * 1976-04-06 1978-10-24 International Business Machines Corporation Heterostructure junction light emitting or responding or modulating devices
JPH02211686A (ja) * 1989-02-13 1990-08-22 Mitsubishi Electric Corp 半導体レーザ
JP2539268B2 (ja) * 1989-07-12 1996-10-02 富士通株式会社 半導体装置
US5224114A (en) 1990-11-11 1993-06-29 Canon Kabushiki Kaisha Semiconductor laser devices with a plurality of light emitting layers having different bands gaps and methods for driving the same
WO1994015369A1 (en) * 1992-12-22 1994-07-07 Research Corporation Technologies, Inc. Group ii-vi compound semiconductor light emitting devices and an ohmic contact therefor
JP3425185B2 (ja) 1993-03-26 2003-07-07 日本オプネクスト株式会社 半導体素子
KR100267839B1 (ko) 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
JPH1022524A (ja) 1996-07-02 1998-01-23 Omron Corp 半導体発光素子
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3375042B2 (ja) * 1997-08-27 2003-02-10 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
JP4045639B2 (ja) * 1997-10-24 2008-02-13 住友電気工業株式会社 半導体レーザおよび半導体発光素子
US5877509A (en) * 1997-11-14 1999-03-02 Stanford University Quantum well exciton-polariton light emitting diode
GB9912583D0 (en) 1999-05-28 1999-07-28 Arima Optoelectronics Corp A light emitting diode having a two well system with asymmetric tunneling
JP2001102690A (ja) 1999-09-29 2001-04-13 Toshiba Corp 窒化物系半導体レーザ装置
US6515313B1 (en) 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
US6504171B1 (en) 2000-01-24 2003-01-07 Lumileds Lighting, U.S., Llc Chirped multi-well active region LED
US6764888B2 (en) 2000-09-27 2004-07-20 Sensor Electronic Technology, Inc. Method of producing nitride-based heterostructure devices
US6534797B1 (en) * 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
US6955933B2 (en) 2001-07-24 2005-10-18 Lumileds Lighting U.S., Llc Light emitting diodes with graded composition active regions
TW550839B (en) 2001-07-25 2003-09-01 Shinetsu Handotai Kk Light emitting element and method for manufacturing thereof
MY139533A (en) 2001-11-05 2009-10-30 Nichia Corp Nitride semiconductor device
JP3569807B2 (ja) 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
AU2003261347A1 (en) * 2002-08-02 2004-03-03 Massachusetts Institute Of Technology Yellow-green light emitting diodes and laser based on strained-ingap quantum well grown on a transparent indirect bandgap substrate
US6859477B2 (en) * 2003-01-07 2005-02-22 University Of Texas Optoelectronic and electronic devices based on quantum dots having proximity-placed acceptor impurities, and methods therefor
US6878970B2 (en) 2003-04-17 2005-04-12 Agilent Technologies, Inc. Light-emitting device having element(s) for increasing the effective carrier capture cross-section of quantum wells
US6995389B2 (en) 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
US7224041B1 (en) * 2003-09-30 2007-05-29 The Regents Of The University Of California Design and fabrication of 6.1-Å family semiconductor devices using semi-insulating A1Sb substrate
US6943381B2 (en) 2004-01-30 2005-09-13 Lumileds Lighting U.S., Llc III-nitride light-emitting devices with improved high-current efficiency

Also Published As

Publication number Publication date
RU2376680C2 (ru) 2009-12-20
FI20045387A0 (fi) 2004-10-13
JP2008513987A (ja) 2008-05-01
ATE448572T1 (de) 2009-11-15
TW200618430A (en) 2006-06-01
CN101057343A (zh) 2007-10-17
FI117529B (fi) 2006-11-15
RU2007112506A (ru) 2008-10-27
US20080283818A1 (en) 2008-11-20
EP1794815B1 (en) 2012-05-30
EP1794815A1 (en) 2007-06-13
TWI429153B (zh) 2014-03-01
EP1794815A4 (en) 2011-06-08
FI20041213A0 (fi) 2004-09-17
HK1110147A1 (en) 2008-07-04
CN100470858C (zh) 2009-03-18
EP1903619B1 (en) 2009-11-11
EP1903619A1 (en) 2008-03-26
FI20045387A (fi) 2006-03-18
JP4961346B2 (ja) 2012-06-27
DE602005017676D1 (de) 2009-12-24
RU2431218C2 (ru) 2011-10-10
RU2007132477A (ru) 2009-03-10
WO2006030064A1 (en) 2006-03-23
KR101225675B1 (ko) 2013-01-23
US8053755B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
KR101225675B1 (ko) 반도체 헤테로구조
JP5852945B2 (ja) 分極誘導電荷を低減させた高効率光エミッタ
US10475956B2 (en) Optoelectronic device
DE602004001927T2 (de) Heterostrukturen aus III-Nitrid-Halbleitermaterial für lichtemittierende Vorrichtungen
Tao et al. Numerical investigation on the enhanced performance of N-polar AlGaN-based ultraviolet light-emitting diodes with superlattice p-type doping
JP2011155241A (ja) 歪平衡発光デバイス及びその製造方法
TW200810159A (en) LED semiconductor body
US11862750B2 (en) Optoelectronic device
Tsai et al. Low resistivity GaN-based polarization-induced tunnel junctions
Paliwal et al. Strain-free GaN/InAlN chirped short-period superlattice electron-blocking layer for 450 nm InGaN laser diode
Lee et al. Numerical analysis on polarization-induced doping III-nitride nip solar cells
Aissat et al. Development of InxGa1-xN/GaN axial multiple quantum well nanowire for solar cell applications
KR100882331B1 (ko) 양자우물의 전기장 조절 구조 및 이를 이용한 광소자
Pendem et al. Droop-multimode trade-off in GaN-InGaN LEDs: Effect of polarization-matched AlInGaN blocking layers
JP2014120666A (ja) 窒化物半導体太陽電池、窒化物光−電気変換素子、窒化物半導体太陽電池を作製する方法
Kuo et al. Tunnel-Junction Light-Emitting Diodes
Oriato et al. Simulation of Widebandgap Multi‐Quantum Well Light Emitting Diodes
TW497276B (en) High efficiency light emitters with reduced polarization-induced charges

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee