KR20070058379A - 땜질합금 조성물 및 땜질합금 연결부를 제조하는 방법 - Google Patents

땜질합금 조성물 및 땜질합금 연결부를 제조하는 방법 Download PDF

Info

Publication number
KR20070058379A
KR20070058379A KR1020067024635A KR20067024635A KR20070058379A KR 20070058379 A KR20070058379 A KR 20070058379A KR 1020067024635 A KR1020067024635 A KR 1020067024635A KR 20067024635 A KR20067024635 A KR 20067024635A KR 20070058379 A KR20070058379 A KR 20070058379A
Authority
KR
South Korea
Prior art keywords
alloy
substrate
composition
region
solder
Prior art date
Application number
KR1020067024635A
Other languages
English (en)
Inventor
니코-라스 제이. 에이. 반 벤
모하마드 에이치. 비그라리
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
매트-테크 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이., 매트-테크 비.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070058379A publication Critical patent/KR20070058379A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/28—Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/28—Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • B23K35/286—Al as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/1216—Continuous interengaged phases of plural metals, or oriented fiber containing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24826—Spot bonds connect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

땜질합금 조성물은 열역학적으로 준안정한 합금 입자를 포함한다. 합금의 요소 중 하나는 금속 표면과 금속 간 화합물을 형성할 수 있다. 땜질합금 조성물은 특히 반도체 디바이스의 범핑에 사용하기에 적합하다.

Description

땜질합금 조성물 및 땜질합금 연결부를 제조하는 방법{COMPOSITION OF A SOLDER, AND METHOD OF MANUFACTURING A SOLDER CONNECTION}
본 발명은 땜질합금 조성물에 관한 것이다.
또한, 본 발명은, 땜질합금 조성물에 의하여 제 1 기판에 접합 영역과 제 2 기판에 접합 영역 사이에 전기적으로 전도성있는 연결부를 제조하는 방법에 관한 것으로서, 상기 방법은,
- 상기 제 1 기판에 접합 영역 상에 땜질합금 조성물을 제공하는 단계와;
- 상기 제 1 기판과 제 2 기판의 상기 접합 영역 사이에 땜질합금 조성물이 끼워지도록 상기 제 1 및 제 2 기판을 조립하는 단계와;
- 상기 땜질합금 조성물을 가열하여 전기적으로 전도성있는 연결부를 제공하는 단계
를 포함하는, 전기적으로 전도성있는 연결부를 제조하는 방법에 관한 것이다.
나아가, 본 발명은, 땜질합금 조성물 층이 그 위에 존재하는 접합 영역을 구비한 기판에 관한 것이며, 또한, 전기적으로 전도성 있는 땜질합금 연결부에 의하여 서로 상호 연결된 접합 표면을 구비하는 제 1 및 제 2 기판의 조립체에 관한 것이다.
땜질합금 조성물은 금속 표면의 연결을 위해 그 자체가 알려져 있다. 이 금속 표면은 큰 영역에 걸쳐 연장될 수 있으나, 대안적으로 다른 전기적으로 절연성 있는 표면에 작은 영역으로 제한될 수도 있다. 이 후자의 상황은 특히 전자 부품 및 제품의 환경에서 발생한다. 집적 회로 등은 특정 관련성이 있는 응용을 나타낸다. 이들 집적 회로는 점점 더 복수의 땜질합금(solder) 또는 금속 범프(metal bump)에 의하여 플립침 배향(flip-chip orientation)에서 지지체(carrier)에 연결된다. 이 연결에, 집적 회로마다 다수의 범프를 사용하는 것과, 인접한 범프 사이의 피치를 감소시키는 것과, 그리고 특히 이 모두를 사용하는 쪽으로 트랜드가 형성되고 있다.
지지체에 전자 부품을 연결하기 위한 요구조건은 이 연결이 기계적 안정성과 전기적 전도성을 모두 제공해야 한다는 것이다. 땜질합금 조성물은 이들 요구조건을 우수하게 충족시킨다. 이것은 다수의 이유를 제공하는데, 즉 제일 먼저, 땜질합금의 전기전도율이 비등방적으로 전도성있는 접착제 등과 같은 다른 물질의 전기전도율보다 더 우수하고; 이외에, 이 땜질합금이 범프(bump)라고도 언급되는 볼 형상 부분(ball-shaped portions)으로 도포될 수 있으며; 나아가, 땜질합금 범프는 조립 이전에 도포될 수 있고 열 처리 단계에서 상승된 온도에서만 흐를 수 있다는 등의 이유를 제공한다. 상기 열 처리 단계에서, 범프를 갖는 기판을 운반하는 것도 심지어 가능하다. 상기 상승된 온도는, 지지체 또는 부품이 파손되거나 손상될 수 있을 만큼 매우 높지 않다.
특정 관심이 소위 확산 땜질합금(diffusion solder)에 주어져 왔다. 이들 땜질합금은 제 1 및 제 2 금속 성분을 포함한다. 땜질시에서, 제 2 금속 성분이 용융하는 동안, 제 1 금속 성분은 고체이다. 제 1 성분이 제 2 성분으로 확산하는 것은 제 1 금속 성분보다 더 낮은 용융 온도를 가지는 금속 간 상(intermetallic phase)을 형성하게 한다. 그러나, 이 금속 간 상은 부서지기 쉬운 경향이 있고 땜질합금 조인트의 기계적 특성에 불리한 경향이 있다. WO-A 96/19314는 이 문제를 해결하기 위해 필러(filler)를 포함하는 것을 제안한다. WO-A 02/20211은 제 2 성분의 땜질합금 내 입자로서 제 1 금속 성분을 제공하는 것을 제안한다. WO-A 03/72288은 그러한 확산 땜질합금에 나노입자(nanoparticles)를 추가하는 것을 제안한다. 그리고 마지막으로, 땜질합금 연결은 그 성분과 지지체 사이에 열 팽창의 차이로 인한 압력을 흡수할 수 있다.
그러나, 현재 이용가능한 땜질합금 조성물은 또한 단점을 가지고 있다. 이들 단점 중 하나는 만약 접점(contact)이 특정 금속을 포함하는 경우 접착층이 요구된다는 점이다. 그러한 금속은 또한 불량하게 땜질가능한 접점(poorly solderable contact)으로 분류된다. 상기 불량한 땜질가능성은 종종 접점에 산화물 표면 층이 형성되게 하는데 기여할 수 있다. 이 산화물 표면 층은 전기적으로 절연성이며 땜질합금과 금속 사이에 직접적인 연결을 금지한다. 그 결과, 접착 문제와 전도성 문제가 발생한다. 이들 문제를 해결하기 위해, 접점에는 일반적으로 접착층이 제공된다. 그러한 접착 층은 별도로 도포될 필요가 있으며, 이는 추가적인 프로세스 단계와 추가적인 비용을 수반한다. 나아가, 이 접착 층은 특히 그 성분과 지지체가 특 성 최소 온도에 저항(withstand)할 필요가 있다는 점에서 그러한 불량하게 땜질가능한 금속의 사용을 제한한다. 이 문제의 복잡성은 제 1 기판에 접점이 제 1 기판과 마주하는 제 2 기판에 접점과는 다른 금속을 포함하는 경우에 더 증가된다.
그러므로, 본 발명의 제 1 목적은, 2개의 대향하는 기판 중 적어도 하나의 접점이 불량하게 땜질가능한, 2개의 대향하는 기판에 있는 접합 영역 사이에 전기적 연결부를 형성하도록 도포될 수 있는 땜질합금 조성물(solder composition)을 제공하는 것이다.
본 발명의 제 2 목적은, 별도의 접착층을 도포하는 일 없이, 불량하게 땜질가능한 접합 영역 위에 연결부가 형성될 수 있는, 개시 문단에서 언급된 종류의 전기적으로 전도성 있는 연결부를 제조하는 방법을 제공하는 것이다.
상기 제 1 목적은, 열역학적으로 준안정한 합금 입자가 땜질합금 조성물에 분산되어 있고 상기 합금은 금속 산화물을 포함하는 표면에 상기 조성물에 도포시에 상기 표면의 금속과 금속 간 화합물(intermetallic compound)을 형성할 수 있는 것으로 달성된다.
상기 제 2 목적은, 상기 제 1 및 제 2 기판에 있는 상기 접합 영역 중 제 1 접합 영역이 합금 금속을 포함하고, 열역학적으로 준안정한 합금 입자가 분산되어 있는 땜질합금 조성물이 도포되며, 상기 합금은 제 1 접점의 합금 금속과 금속 간 화합물을 형성할 수 있는 요소를 포함하는 것으로 달성된다.
본 발명의 땜질합금 조성물은, 사실, 대향하는 기판에 있는 접점에 우수한 전기적 연결부를 제공할 수 있게 하는 화합물의 화학적으로 안정한 2개의 상을 가진 혼합물(chemically stable, two-phase mixture)이다. 그러나, 본 발명의 땜질합금 조성물은 그 자체는 화학적으로 안정(stable)하지만, 조성물 내 입자는 열역학적으로 준 안정(metastable)하다. 이것은, 만약 조성물이 가열되는 경우, 입자의 구성이 다른 물리 화학적 형상을 취하여 예를 들어 땜질합금 조성물 내로 확산하고 가능하게는 반응하는 경향이 있다는 것을 의미한다. 준 안정적인 입자의 구성은 불량하게 땜질가능한 접점의 표면에 있는 임의의 산화물 표면 층을 제거하기 위하여 선택될 수 있다. 이 산화물 표면 층은 제거될 뿐만 아니라 금속 간 화합물의 전기적으로 전도성 있는 접착 층에 의해 대체된다. 이 금속 간 화합물은 그 접점의 요소 및 열역학적으로 준안정한 입자로부터 유래하는 요소를 포함한다.
땜질시에 본 발명의 땜질합금 조성물은 도입부에서 언급된 확산 땜질합금과 비교해서 완전히 다른 반응을 수반하는 것이 관찰되었다. 이 확산 땜질합금의 반응은 땜질합금 그 자체의 제 1 및 제 2 성분 사이에 있다. 금속 간 상은 땜질합금에 형성된다. 이에 비하여, 본 발명에서 이 반응은 준안정한 입자의 구성과, 연결될 입자들 중 하나의 금속 표면 사이에 있다. 이 점에서, 본 발명의 땜질합금은 표면을 젖게 하고 특히 산화물층을 제거할 수 있는 능력을 가지고 있는 반면, 종래 기술의 확산 땜질합금은 그러한 것을 달성할 수 있는 임의의 내재하는 능력을 구비하지 않는다.
나아가, 입자들의 구성이 다르다. 종래 기술의 문헌 어디에도 입자가 합금을 포함하는 것에 대해 전혀 개시하고 있지 않다. WO-A 02/20211에는, 이들이 특정 코어(core) 및 더 높은 용융점을 가진 금속 외피(shell)(즉, 제 1 금속 성분)를 갖는 입자들이다. WO-A 03/72288에는 입자들이 나노입자이며, 이 나노입자는 전혀 반응하지 않는 것이지만, 금속 간 상의 기계적 특성을 향상시키는 것이다.
가장 바람직하게는, 본 발명의 땜질합금에 있는 입자는 기본적으로 제 1 및 제 2 성분으로 구성되지만 이것으로만 제한되지는 않는다. 입자의 이들 성분은 다른 상으로 존재하는 것으로 생각되며; 금속 성분들 중 하나의 코어의 구성이 가장 그러하며, 합금의 제 1 외피는 제 1 상으로 존재하고 합금의 제 2 외피는 제 2 상으로 존재할 것이다. 다른 금속 성분의 외부 외피(outer shell)도 존재할 수 있다. 그러나, 이 외부 외피는 실질적으로 교환되거나 입자들이 매트릭스 조성물 내로 들어간 후에는 실질적으로 용해(dissolve)되는 것으로 가정된다. 제 2 외피는 예를 들어 입자의 제조 동안 급속한 냉각 단계로 인해 열역학적으로 준안정한 상으로 존재한다. 코어와 외피의 이러한 이미지는 고유하게 간략화된 영상(picture)인 것이 관찰되었다. 이 이미지는 다른 상으로 된 하나의 외피나 코어 내에 외피(shells)나 구역(regions) 내 홀(hole)을 배재하지 않는다.
본 발명의 발명자는 땜질합금 조성물 내 입자들이 모두 표면 반응에 참여하는 것은 아니라고 생각하지만, 이것으로 한정하는 것은 아니다. 이후 접착 층은 접점과 땜질합금 조성물 사이에 접착을 제공한다. 나아가, 본 발명의 중요한 특징은, 땜질합금 조성물 내 임의의 잉여 입자가 냉각 후에 땜질합금 연결부의 기계적 안전성이나 전기적 전도성에 상당한 부정적인 영향을 미치는 일 없이 땜질합금 연결부에 제 2 상으로 계속 존재할 수 있다는 것이다.
본 발명의 제 1 잇점은, 땜질합금 조성물이 다수의 다양한 다른 표면에 부착된다는 것이다. 이들은 알루미늄, 구리, 금, 니켈 및 이들의 합금과 같은 금속; 도핑된 실리콘의 오옴 접촉(ohmic contact)과 같은 반도체 물질; 인듐 주석 산화물, 루테늄 산화물 및 티타늄 질화물과 같은 전도성 산화물과 질화물을 포함한다. 특히 산화 표면을 고려하여 표준 땜질합금 범프를 허용하지 않는 상황에 응용하는 것과, 특히 알루미늄, 니켈(이것은 금 표면에 제공된다), 실리콘, 및 인듐 주석 산화물에 응용하는 것이 특히 유리하다. 그 주요한 응용은 각 라벨(label)과 다른 종래의 IC이며; 특히 BiSn 또는 PbSn과 같은 Sn 매트릭스(matrix)를 갖는 땜질합금 조성물에 정밀 피치 처리를 위한 침지 땜질(immersion soldering); 다이 부착 프로세스(die attach process); 및 특히 유리 위 칩 프로세스 및 디스플레이 드라이버들(chip-on-glass process display driver)이다.
본 발명의 제 2 잇점은 대향하는 기판에 있는 접점이 그 주요 성분으로서 다른 금속을 포함할 수 있다는 점이다. 이 경우에, 접착층은 하나의 기판의 접점에만 형성될 수 있다. 적절한 예는 알루미늄과 구리; 알루미늄과 금; 인듐 주석 산화물과 구리 또는 알루미늄 등을 포함한다.
본 발명의 다른 잇점은 본 땜질합금 조성물에는 납이 없을 수 있다는 점이다. 납이 없는 땜질합금의 응용은 환경적 이유 때문에 요구된다.
응용할 수 있는 열역학적으로 안정한 특성의 입자는 금속 간 화합물을 위한 합금 요소로서 특히 그리고 바람직하게는 인듐, 주석, 비스무트 및 아연의 그룹 중 하나 이상을 포함한다. 이들 요소는 특히 알루미늄과 금속 간 화합물을 형성할 수 있으면서 텅스텐, 티타늄, 바나듐 및 니켈과 같은 다른 요소와도 금속 간 화합물을 형성할 수 있다. 사실, 본 명세서에 사용되는 합금 요소는 주기율표(V, VI, Vb)의 더 높은 그룹 중 하나로부터 선택되는 반면, 접점에 존재하는 요소는 주기율표(Ⅲ, Ⅲa, Iva)의 더 낮은 그룹에 있으며, 이에 따라 합금을 형성하는 불활성 가스의 구성을 형성할 수 있게 한다.
다른 실시예에서, 입자는 우선적으로 알루미늄 산화물이나 주석 산화물 위에 산화물을 형성할 수 있는 요소를 더 포함한다. 이 요소는 티타늄, 크롬, 알루미늄, 및 니켈의 그룹으로부터 특히 선택된다. 대안적인 접근은 알루미늄 산화물 층의 제거를 위해 적절한 산성 용액으로 처리된다. 알루미늄 산화물 표면에 상관없이, 이 표면의 알루미늄 산화물이 준안정한 요소로 형성된 산화물 입자의 에너지 레벨과는 다른 에너지 레벨을 갖는 것으로 밝혀졌기 때문에 알루미늄은 이 성분으로 작용할 수 있는 것으로 관측된다. 이 결과 상황은 땜질합금 범프에 이들 산화물 입자를 분산시킨다.
준안정한 입자의 적절한 조성물은 예를 들어 SnAg4Ti4 및 ZnAl6Ag6이다. 이들 입자 조성물이 그 자체로 알려져 있지만, 반도체 디바이스의 범핑을 위해 도포될 수 있는 땜질합금 방울(solder droplet)을 얻기 위해 표준 땜질합금 조성물 내 입자로서 이들 조성물을 사용하는 것은 알려져 있지 않다. 나아가, 현재, 이들은 특정 요구조건에 따라 반도체 디바이스에 도포된다. 본 명세서에서 사용되는 Sn을 주성분으로 하는 입자는 200-238℃의 용융 온도를 가지며, Zn을 주성분으로 하는 입자는 380-426℃의 용융 온도를 가진다. 땜질합금 조성물을 입자의 용융 온도 이상의 온도로 가열하는 것이 반드시 필요한 것은 아니지만 매트릭스 물질의 용융점 이상의 온도로는 가열할 필요가 있다는 것이 밝혀졌다.
특히 바람직한 실시예에서, 반응 요소는 Sn이고, 땜질합금 조성물은 Sn을 포함한다. 입자와 용액에 주석(Sn)의 존재는 조성물의 안정성을 더 개선시킨다. 주석을 포함하는 땜질합금의 사용은 반도체 조립 분야에서 더 잘 형성되어 있다. 그러한 땜질합금의 적절한 예는 SAC(주석-은-구리) 땜질합금과, SnCu, SnBi, PbSn, SnIn, SnZn과 같은 주석을 주성분으로 하는 땜질합금과, 주석, 인듐, 비스무트 및 아연의 3기 또는 4기 합금이 있다. 금의 금속화 또는 범프를 갖는 주석을 포함하는 땜질합금의 결합은 공융(eutectic) AuSn 상호연결부를 형성될 수 있게 한다는 점에서 가장 바람직하다. 주석을 포함하는 땜질합금의 사용은 더 나아가 상대적으로 낮은 용융점을 가진다는 점에서 유리하다. 그 결과, 본 발명의 땜질합금 조성물은 상대적으로 낮은 온도에만 저항할 수 있는 지지체 위에 불량하게 땜질가능한 접점을 위해 도포될 수 있다. 그러한 지지체는 특히 유기 및 신축성 지지체(organic and flexible carrier)이다.
일반적으로, 분산된 입자는 0.1 내지 90중량%의 농도로 존재하며 바람직하게는 0.5 내지 60중량%의 농도로 존재한다. 이 농도는 이 범위의 하단인 최대 10% 정도인 것이 바람직하며 이는 이것이 금속 간 화합물의 박층(thin layer)을 형성하는데 충분하기 때문이다. 정확한 농도는 조성물의 점성과 입자 사이즈를 또한 고려하여 원하는 대로 선택될 수 있다. 이 조성물의 유동성은 접점 표면이 금속 간 화합물에 의해 원하는 만큼 커버될 수 있는 것을 확인하기 위하여 중요한 인자(factor)라는 것이 이해될 것이다. 물론 화학적 안정성과 전기적 전도성을 위해 전체 접점이 금속 간 화합물로 커버되는 것이 매우 바람직하다.
분산된 입자의 평균 직경은 예를 들어 0.1 내지 80㎛의 범위에 있다. 바람직하게는 이 평균 직경은 0.3 내지 20㎛ 범위에 있다. 분산 입자의 최소 사이즈는 땜질합금 조성물에서 용해하는 경향에 의해서만 결정되며, 이는 그러한 용해성이 입자 내 요소의 상과 이로 인한 반응성을 변화시킬 수 있기 때문이다. 균일한 두께를 가지는 금속 간 화합물의 박층을 얻기 위해서 작은 사이즈가 선호된다는 것이 이해될 것이다. 나아가, 작은 사이즈는 땜질합금 조성물에 있는 입자의 분포의 균일성을 향상시킨다. 부가적으로, 작은 입자 사이즈는 땜질합금의 개개 도트(dot) 사이의 피치(pitch)가 작은 응용에 요구되는 것으로 보인다. 이 피치는 일반적으로 하나의 땜질합금 범프의 중심에서부터 인접한 땜질합금 범프의 중심까지의 거리로 정의된다. "작은"은 이 경우에 15 내지 40㎛의 거리를 의미하며, 입자는 적어도 이것보다 더 작거나 그리고 바람직하게는 심지어 이것보다 훨씬 더 큰 크기 정도일 필요성이 있을 수 있다는 것이 이해된다.
본 발명의 조성물은 거의 전기적으로 절연성있는 기판 위의 접합 패드로 접합 영역이 제한되는 전자 응용에 땜질합금 범프로 사용하기에 특히 적합하다. 그러한 접합 패드는 일반적으로 100*100 마이크로미터(micrometer)보다 더 작은 크기를 가지며 또한 10*10 마이크론(micron)보다 더 작은 크기도 포함하지만, 이 접합 패드는 또한 더 커질 수 있다. 대안적으로, 본 발명의 땜질합금 조성물은 다른 응용에도 사용된다. 특정 응용은 지지체에 부품을 다이(die)로 부착하는 것이다. 반도체 기판을 포함하는 다이(die)의 부착을 하는데 놀랍게도 우수한 결과가 얻어졌다. 다른 응용은 2개의 더 큰 판을 연결하는 것과, 땜질합금의 링(ring)을 제공하는 것을 포함한다. 입자 사이즈는 2개의 대향하는 기판의 개별 표면 사이에 거리를 결정하는 스페이서(spacer)로서 동작하도록 이러한 상황에 적응될 수 있다.
본 발명의 방법에서, 접합 영역 중 하나, 특히 접점이라고도 언급되는 접합 패드는 알루미늄을 포함한다는 것이 매우 바람직하다. 이 금속은 집적 회로와 수동 네트워크(passive network)와 같은 다른 성분에 있는 상호연결 물질로서만 사용되는 것이 아니다. 이것은 낮은 온도에서 라벨 상에 그리고 다른 신축성 기판 상에도 도포될 수 있으며 그 특성상 산화층으로 인해 습도 등에 대해 우수한 보호성을 갖는다. 그러나, 알루미늄의 사용은 종종 문제를 야기하였으며 일반적으로 더 높은 온도에서 별도의 접착층이 도포되어야 한다는 점에서 추가적인 비용을 요구하였다. 본 발명에서 이것은 문제시되지 않는다.
제 1 접점은 제 1 기판에 존재하며 제 2 기판에 있는 접점은 땜질합금 조성물과 합금을 형성할 수 있는 두꺼운 상부층을 포함하는 것이 더 적합하다. 그 역도 배제되지는 않지만, 우수한 결과는 땜질합금 조성물이 도포되는 기판에 금속 간 화합물이 형성될 수 있는 실험에서 얻어졌다. 이것은 제 1 접점의 안정한 연결과 보호가 땜질합금 조성물의 제공 직후에 형성될 수 있다는 잇점을 제공한다. 제 2 기판에의 연결은 차후 단계에서 형성될 수 있으며 아마도 다른 위치에서 형성될 것이다. 금속 간 화합물의 높은 안정성을 고려하면, 이것은 차후 땜질 단계에서 다시 용해되지 않을 것이나, 금속 간 화합물의 층은 연속적인 증착의 결과 두꺼워질 수 있다.
두꺼워진 상부층의 존재는 땜질합금 조성물과 합금을 형성하는 결과를 초래한다. 두꺼워진 상부층의 예는 범프 아래의 금속화, 스터드 범프(stud bump), 갈바닉 범프(galvanic bump) 등을 포함한다. 적절한 물질은 그 자체로서 당업자에게 알려져 있으며 예를 들어 니켈, 구리, 및 금을 포함한다.
본 발명의 방법은 신축성 지지체 위에 집적 회로와 같은 부품을 제공하는데 특히 적합하다. 그러나, 이러한 응용으로만 제한되는 것은 아니다. 다른 적절한 응용은 하나의 칩 위의 접합 패드가 다른 칩 위의 접합 패드에 연결되는 칩온칩 응용(chip-on-chip application)을 포함한다. 종종, 반드시 그러한 것은 아니지만, 이들 접합 패드 중 적어도 하나는 알루미늄이나 알루미늄 합금을 포함한다. 칩의 제 1 결합은 메모리 칩과 프로세서 또는 다른 논리 칩의 결합이다. 대안적인 결합은 지지체로서 수동 성분의 네트워크를 갖는 집적 회로이다. 다른 결합은 예를 들어 수동 성분이나 네트워크가 그 상부에 제공되는 집적 회로이다. 특히 상기 성분에 대해 본 발명의 땜질합금은 매우 적절한 것으로 보이며, 이는 이것이 작은 피치 용액일 것을 필요로 하기 때문이다. 또한, 별도의 접착 층이 요구되지 않으므로, 비용이 절감되고 신축성이 증가된다. 본 변형에서, 그러한 수동 네트워크의 금속화 층은 알루미늄으로 만들어진다. 본 발명의 조성물의 사용은 마스크 단계의 상당한 감소를 허용한다. 나아가, 본 발명의 조성물은 알루미늄이나 알루미늄 산화물과만 제한된 습윤성을 가지도록 잘 조정될 수 있다. 이 방식으로 땜질합금 조성물은 마스크 없이 도포될 수 있고, 금속 간 화합물의 형성을 통해 연속적인 접착이 형성될 수 있다.
금속 간 화합물의 형성에 요구되는 가열은 국부적으로 또는 전체 기판 위에 제공될 수 있다. 리플로우 오븐(reflow oven)의 사용은 선택이며 반드시 필요한 것은 아니다.
전술된 바와 같이, 땜질합금 조성물은 기판 상에 도포될 수 있으며, 이 기판은 이후 판매 또는 다른 위치로 운반된다. 따라서 중간 제품은 방울(droplet) 등의 형태로 본 발명의 땜질합금 조성물을 갖는 기판이다. 이 기판은 일반적으로 부품, 이 경우 집적 회로의 일부일 수 있다. 접점 패턴은 일반적으로 사용되는 볼 그리드 어레이(ball grid array)일 수 있다. 그러나, 접합 패드가 반도체 디바이스의 능동 요소 위에 놓이는 구조에서 능동 요소 위에 접합 패드의 패턴이 사용되는 것이 반드시 배제되는 것은 아니다.
땜질합금은 범프 형태로 즉 개별적으로 방울(droplet)을 증착시켜 성분의 표면에 도포될 수 있다. 다른 적절한 방법은 침지 땜질합금 범핑(immersion solder bumping)을 사용하는 것이다. 이 방법에서, 특히 Sn을 포함하는 층이 침지에 의해 범프 아래에 예를 들어 니켈이나 구리의 적절한 금속화된 부분 위에 제공된다. 이 경우에, 대향 기판은 불량하게 땜질가능한 접점을 가질 수 있다. 침지 땜질의 잇점은 달성될 수 있는 피치를 감소시킨다는 것이다.
나아가 본 발명은 전기적으로 전도성 있는 땜질합금 연결부에 의하여 서로 상호연결되는 접점을 구비하는 제 1 및 제 2 기판의 조립체에 관한 것이다.
본 발명의 다른 목적은 우수한 접점을 제공하는 접착 층을 구비하는 조립체를 제공하는 것이다.
이들 목적은, 금속 간 화합물을 포함하는 접착 층이 접점 및 땜질합금 연결부 중 적어도 하나의 경계면에 존재하며, 이 화합물은 접점에 존재하는 요소와 땜질합금 조성물로부터 유래하는 합금 요소를 포함하는 것으로 달성된다.
본 발명의 조성물과 방법에 관한 이들 측면과 다른 측면은 도면을 참조하여 더 자세히 설명된다.
도 1은 종래 기술의 기판의 도식적 단면도.
도 2는 본 발명에 따른 기판의 도식적 단면도.
도 3은 본 발명에 따른 조립체의 도식적 단면도.
도 4는 제 1 테스트 결과의 사진을 도시하는 도면.
도 5는 제 2 테스트 결과의 사진을 도시하는 도면.
도 6은 비교예의 테스트 결과의 사진을 도시하는 도면.
도 7은 본 발명의 조립체의 제 2 예의 도식적 단면도.
도 8은 본 발명의 조립체의 제 3 예의 도식적 단면도.
본 도면은 축척에 맞지 않게 그려져 있으며 여러 도면에서 동일한 참조 번호는 동일한 부분을 나타낸다.
도 1은 종래 기술의 기판의 도식적 단면도를 도시한다. 이 기판은 집적 회로 디바이스이다. 이 디바이스는 복수의 요소, 이 경우에 MOS 트랜지스터(2)와 폴리실리콘 트랙(3)을 포함한다. 이 회로는 반도체 몸체(1)의 표면에 능동 회로 영역(4)에 제공되어 있다. 회로 디바이스(2,3) 위에는 회로를 형성하도록 회로 디바이스(2,3)를 상호연결하는 상호연결 구조(8)가 제공된다. 이 실시예에서, 상호연결 구조(8)는 제 1 패터닝된 금속 층(5), 제 2 패터닝된 금속 층(6) 및 상호연결 통공(vias)(7)을 포함한다. 패터닝된 금속 층(5,6)은 이 예에서, Al 또는 AlCu와 같은 알루미늄 합금을 포함한다. 상호연결 구조(8) 위에는 수동 물질 층(9)이 배치되어 있다. 수동 물질은 예를 들어 실리콘 질화물이나 실리콘 산화물이다. 수동 구조는 집적 회로에 인증받지 않은 접근에 대해 장애물을 제공하기 위해 복사를 금지하는 다른 층을 포함할 수 있으며 반응성 에칭제에 대해 화학적으로 안정하다. 후자의 측면은 기본적으로 스마트 카드 등에 있는 집적 회로의 응용에 기본적으로 중요하다. 포토리소그라프 단계(photolithographic step)와 에칭 단계에 의하여 통공 접점 홀(via contact hole)(10)이 제 2 패터닝된 금속 층(6)으로부터 연장하며 수동 물질 층(9)을 통과하도록 형성되어 있다. 예를 들어 TiW 또는 Ti/Pt를 포함하는 장벽층(11)이 수동 물질 층(9) 위에 제공되며 예를 들어 스퍼터링 프로세스(sputtering process)에 의하여 통공 접점 홀(10)에 제공된다. 이 장벽 층(11)은 수동 물질 층(9)에 비해 상대적으로 얇으며 약 200 내지 300㎚의 두께를 가진다. 장벽 층(11) 위에는 금속 층(12)이 예를 들어 스퍼터링 프로세스에 의하여 증착되어 있다. 이 금속 층(12)은 예를 들어 Au를 포함할 수 있으며 100 내지 200㎚의 두께를 가진다. 후속적으로 Pb/Sn 범프(13)가 범프 크기를 한정하기 위해 포토리소그 래프 단계 후 전기 도금에 의하여 장벽 층(11)과 금속 층(12) 위에 성장되어 있다. 장벽층(11), 금속 층(12) 및 범프(13)는 함께 범프 전극을 형성한다. 범프 전극은 능동 회로 영역(4) 위에 거의 직선으로 놓여있다.
도 2는 본 발명의 기판을 도식적인 단면도로 도시한다. 이 기판에는, 장벽층(11)과 금속 층(12)이 없다. 대신에, 범프(13)를 위한 물질로서 본 발명의 땜질합금 조성물이 사용된다. 이 물질은 땜질합금 페이스트(solder paste)로서 인쇄되고 수동 층(9)은 땜질합금 저항 물질(resist material)로서 작용한다. 매트릭스 물질(matrix material)로서 공융(eutectic) Sn43Bi57 땜질용 합금이 사용되며, 이 합금은 4.5중량%의 Sn92Ag4Ti4의 입자와 0.5중량%의 Sn90Al6Ag4의 입자를 포함한다. 땜질합금 조성물은 접점 홀(10) 내 Al 또는 Al 합금의 접합 패드에 도포되며, 이는 제 2 패터닝된 금속 층(6)에 한정된다. 이들 접합 패드에는 고유 알루미늄 산화물 층이 제공된다. 땜질합금 조성물은 매트릭스 물질의 용융 점 이상으로 가열하는 가열 단계에 의하여 접합 패드에 부착되도록 이루어진다. 가열 단계는 이 예에서 170℃에서 수행되었으며, 이는 공융(eutectic) 주석 비스무트(tin-mismuth)의 용융점이 139℃이기 때문이다. 그 결과 최종 구조가 지지체에 도포된다. 접합 패드는 약 50x50마이크론의 사이즈를 가졌으며, 그러나 이것이 중요한 것은 아니며 더 감소될 수 있다.
도 3은 본 발명의 조립체(100)를 도식적인 단면도로 도시한다. 상기 땜질합금 범프(13)를 갖는 집적 회로(30)는 이 경우에 지지체(20)의 제 1 면(21) 위에 알 루미늄 트랙(23)을 포함하는 지지체(20)에 도포된다. 후속적으로, 초음파 접합이 35kHz에서 5W 출력으로 250℃의 온도에서 10초 동안 수행되는 접합 단계가 수행된다. 그 결과 연결부는 SnAl의 중간 화합물의 접착 층(16,26)을 포함한다. 부가적으로, SnTi의 입자들(17)이 형성되어 땜질합금 범프(13) 내에 존재하며, 이는 산소를 차단하여 원래 존재하는 알루미늄 산화물 표면 층이 없게 한다. SnAgTi의 입자들(18)이 병합된 산소를 갖는 SnTi의 입자(17)에 부가하여 존재할 수 있다. 이들은 접착 층(16,26)의 형성 동안 반응하지 않거나 부분적으로만 반응하는 입자들이다.
도 4는 비교 예의 사진을 도시한다. 이 경우에, 임의의 부가된 입자가 없는 SnBi 합금이 사용되었다. D로 표시된 바와 같은 크랙(crack)이 보이며, 이는 연결이 신뢰할 수 없다는 것을 보여준다. A로 표시된 바와 같은 어두운 상(dark phase)은 주석(Sn)을 포함하며, 가장 바람직하게는 이는 Bi를 더 포함하는 주석이 풍부한 조성물이다. B로 표시된 바와 같은 백색 상은 Bi를 포함하며, 가장 바람직하게는 이는 Sn을 더 포함하는 Bi가 풍부한 상이다. 통상적인 프로세스에서 SnBi 합금의 분리는 이 시간 동안 발생한다. 이것은 전도성이나 기계적 안정성에 임의의 부정적인 영향을 미치지 않는다.
도 5 및 도 6은 제 1 실험에서 이루어진 연결부의 단면의 사진을 도시한다. 이 사진들 사이의 차이는 입자의 형태(morphology)에 있다. 도 5는 바늘 형상의 입자(C)에 대한 결과를 도시하며, 도 6은 불규칙한 형상을 갖는 입자(C)에 대한 결과를 도시한다. 이들 입자는 본 발명의 준안정한 합금(metastable alloy)을 포함한다. 표면으로부터 상대적으로 멀리 떨어져 있는 이들 입자는 표면과 반응하지 않았 다는 것이 관측된다. 나아가, 기판과 반응한 후에 제 2 합금 요소에 무엇이 일어났는지는 지금까지 알려져 있지 않은 것으로 관측된다. 이 경우에, SnTi 입자가 사용되었다. Sn은 표면과 반응하여 Al-Sn을 형성하였다. Ti는 가장 가능하게는 산화물을 형성한다. 이 TiO2가 별개의 상으로 존재하는지 또는 SnTi 입자의 일부인지 또는 SnBi에 용해되었는지는 명확치 않다. 이것은 상대적으로 작은 양에 관한 것이므로, 이것은 형성된 연결부의 특성에 중요하지는 않다. 표면(6,23)은 알루미늄을 포함한다. 상(A, B)은 도 4에서와 동일한 방식으로 식별될 수 있다. 금속간 AlSn의 접착층(16,26)은 이 표면에 존재한다. 바람직하게는 전체 표면(6,23) 위로 연장이 있을 수 있으나 반드시 연장해야 할 필요는 없다.
이 실험에서 입자는 10-20마이크론 정도의 직경을 가졌다. 이 사이즈는 다른 실험에서 10마이크론보다 더 작은 크기, 보다 바람직하게는 5마이크론보다 더 작은 크기, 그리고 가장 바람직하게는 1-3마이크론보다 더 작은 크기로 감소될 수 있다. 이 감소는 IC 산업에서 소형화 측면을 고려하여 수행된다. 매우 높은 오옴 접점(ohmic contact)이 얻어지며 전도성이 우수하다.
도 7은 본 발명에 따른 조립체(100)의 제 2 실시예를 도식적 단면도로 도시한다. 본 발명의 땜질합금 조성물(13)은 이 예에서 니켈이나 구리 금속화(12) 위에 도포된다. 이 경우에 그 자체가 알려져 있는 침지 땜질 범핑(immersion soldering bumping) 기술이 사용된다. 니켈 금속화(12)는 바람직하게는 전기없는 프로세스에서 적용된다. 이것은 마스크 없는 프로세스이며 니켈 금속화는 40마이크론보다 더 작은 매우 작은 피치와 잠재적으로 10마이크론 정도의 매우 작은 피치로 도포될 수 있다. 이후 기판(30)이 알루미늄 접합 패드(24)를 포함하는 지지체(20)에 도포된다. 이 지지체(20)는 특히 반도체 기판(22), 상호연결 구조(28), 및 수동 층(29)을 갖는 집적 회로이다. 침지 땜질 기술로 도포된 땜질합금 범프의 작은 높이를 고려하여, 지지체(20)의 제 1 면(21) 위에 접합 패드(24)는 바람직하게는 수동 층(29) 위에 제공되며 예를 들어 이 기술 분야에 그 자체가 알려져 있는 능동 프로세스로 접합 패드에 제공된다. 능동 프로세스로 그러한 접합 패드에서, 접합 패드(24)는 수직 상호연결 등을 통해 수동 층(29) 아래 상호연결 층(25)에 다시 연통(rerouted)된다. 이 실시예는 Au의 추가적인 금속화가 지지체(20)에 도포될 필요가 없는 종래의 침지 땜질 범핑 기술에 비해 잇점을 제공한다. 이것은 다시 그 해상도가 개선될 수 있는 잇점; 금속화에 비해 능동 층(24) 위에 알루미늄 접합 패드가 표준 처리의 일부로서 웨이퍼 공장에서 적절히 도포될 수 있는 잇점을 제공한다. 이 침지 땜질 범핑 기술은 상당한 압력 없이 땜질 공정이 수행될 수 있는 잇점을 가지고 있다. 그러므로, 이 기술은 일반적으로 높은 접합 압력에 저항할 수 없는 능동 요소 위 접합 패드와 매우 적절히 결합될 수 있다. 여기에 도시되지는 않았지만, 지지체(20)와 기판(30) 사이의 임의의 공간은 언더필 수지(underfill)로 적절히 충진된다. 지지체에서 대응하는 접합 패드(24)에 연결되지 않은 접합 패드(6)와 땜질합금 범프(13)는 외부 디바이스 또는 다른 디바이스에 연결하기 위해 사용될 수 있다. 외부 디바이스에의 연결은 이 기술 분야에 알려진 바와 같이 와이어 접합(wirebonding)이나 플립칩(flip-chip)을 사용하여 적절히 이루어진다. 기판(30)은 트랜지스터와 같은 능동 성분을 포함하는 집적 회로를 포함할 수 있으나, 대안적으로 커패시터, 저항, 인덕터, 및 선택적으로 다이오드를 포함하는 수동 칩일 수도 있다.
도 8은 본 발명의 땜질합금 조성물의 다른 응용을 도식적 단면도로 도시한다. 여기서 땜질합금 조성물(13)은 반도체 디바이스(30)의 후면(31)을 지지체(20)의 히트싱크(200)에 땜질하는데 사용된다. 특히, 반도체 디바이스(30)는 지지용 웨이퍼로서 실리콘 기판(1)을 포함한다. 부가적으로, 이 반도체 디바이스(30)는 산화물, 질화물 또는 심지어 규화물과 같은 다른 물질의 매립 층(buried layer) 및/또는 SiGe, SiC 및 Ⅲ-V족 물질을 포함하는 다른 물질 층을 포함할 수 있다. 후자의 물질은 에피택시얼 방식으로 성장될 수 있다. 놀랍게도, 본 발명의 땜질합금 조성물(13)은 실리콘에 우수한 접착력을 제공하는 것으로 밝혀졌다. 제 1 실험에서, 공융(eutectic) 주석 비스무트 땜질합금에 기초한 땜질합금 조성물(13)이 사용되었다. 유사한 결과는 주석-은-구리, 주석-은, 및 주석-구리 합금과 같은 더 높은 용융 점을 갖는 땜질합금을 가지고도 달성될 수 있다. 도면에 도시된 바와 같이, 디바이스(30)에는 접합 패드(6)가 상부층에 한정된 상호연결 구조(8)가 제공된다. 디바이스(30)의 상부측(32)에 존재하는 수동층(9)에 개구를 통해 노출되는 이들 접합 패드(6)에는 일반적으로 언더범프 금속화(UBM : underbump metallisation)이라고 언급되는 금속화 부분(12)과, 이 경우에 와이어 본드(33)인 전기적으로 전도성 있는 연결부가 제공된다. 이 와이어본드(33)는 지지체(20)의 일부인 접점 패드(201, 202)에 연결된다. 이 경우에 지지체(20)는 HVQFN 유형의 리드 프레임(leadframe)이 다. 이 조립체는 에폭시와 같은 임의의 종래의 물질을 캡슐화하는 것(40)에 의해 보호된다.
전술된 바와 같이, 본 발명은 땜질합금 조성물 및 땜질합금 연결부를 제조하는데에 이용가능하다.

Claims (15)

  1. 열역학적으로 준안정한 합금 입자가 분산되어 있는 땜질합금 조성물(solder composition)로서, 상기 합금은 금속 산화물을 포함하는 표면에 상기 조성물을 도포시에 상기 표면의 금속과 금속 간 화합물(intermetallic compound)을 형성할 수 있는 요소(element)를 포함하는, 땜질합금 조성물.
  2. 제 1 항에 있어서, 상기 표면과 반응하는 합금의 요소는 Sn, Zn, In, Al 및 Bi의 그룹 중에서 선택되는 것을 특징으로 하는, 땜질합금 조성물.
  3. 제 2 항에 있어서, 상기 반응 요소는 Sn이고, 상기 땜질합금 조성물은 Sn을 포함하는 것을 특징으로 하는, 땜질합금 조성물.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 분산된 입자는 0.1 내지 90중량%의 농도로 존재하고, 바람직하게는 0.5 내지 60중량%의 농도로 존재하는, 땜질합금 조성물.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 분산된 입자는 0.5 내지 80㎛의 평균 직경을 가지며 바람직하게는 1 내지 20㎛의 평균 직경을 가지는, 땜질합금 조성물.
  6. 땜질합금 조성물(solder composition)에 의하여 제 1 기판의 접합 영역과 제 2 기판의 접합 영역 사이에 전기적으로 전도성있는 연결부를 제조하는 방법으로서,
    상기 방법은,
    - 상기 제 1 기판의 상기 접합 영역 상에 땜질합금 조성물을 제공하는 단계와;
    - 상기 제 1 기판과 제 2 기판의 상기 접합 영역 사이에 상기 땜질합금 조성물이 끼워지도록 상기 제 1 및 제 2 기판을 조립하는 단계와;
    - 상기 땜질합금 조성물을 가열하여 전기적으로 전도성있는 연결부를 제공하는 단계
    를 포함하는, 전기적으로 전도성있는 연결부를 제조하는 방법에 있어서,
    - 상기 제 1 기판과 제 2 기판의 상기 접합 영역 중 제 1 접합 영역은 합금 금속과 그 대응하는 산화물 층을 포함하며;
    - 열역학적으로 준안정한 합금 입자들이 분산되어 있고 상기 합금이 상기 제 1 접합 영역의 합금 금속과 금속 간 화합물(intermetallic compound)을 형성할 수 있는 요소를 포함하는 땜질합금 조성물이 도포되는
    것을 특징으로 하는, 전기적으로 전도성있는 연결부를 제조하는 방법.
  7. 제 6 항에 있어서, 상기 제 1 접합 영역의 합금 금속은 Al인, 전기적으로 전도성있는 연결부를 제조하는 방법.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 접합 영역은 접합 패드(bonding pads)에 제한되며, 상기 제 1 접합 영역은 상기 제 1 기판에 존재하며, 상기 제 2 기판에 있는 접합 영역은 상기 땜질합금 조성물과 합금을 형성할 수 있는 두꺼운 상부 층을 포함하는, 전기적으로 전도성있는 연결부를 제조하는 방법.
  9. 제 6 항에 있어서, 제1항 내지 제5항 중 어느 한 항에 기재된 땜질합금 조성물이 도포되는, 전기적으로 전도성있는 연결부를 제조하는 방법.
  10. 접합 영역을 갖는 기판으로서,
    상기 접합 영역 위에는 제1항 내지 제5항 중 어느 한 항에 기재된 땜질합금 조성물 층이 존재하는, 접합 영역을 갖는 기판.
  11. 제 10 항에 있어서, 상기 땜질합금 조성물 층은 작은 방울 형상(droplet-shaped)을 갖는, 접합 영역을 갖는 기판.
  12. 제 10 항에 있어서, 상기 기판은 집적 회로의 일부인 것을 특징으로 하는, 접합 영역을 갖는 기판.
  13. 제 1 영역에서 전기적으로 전도성 있는 땜질합금 연결부에 의하여 서로 상호 연결된 표면을 구비하는 제 1 및 제 2 기판의 조립체로서,
    상기 제 1 영역과 상기 땜질합금 연결부 중 적어도 하나의 경계면에는 금속 간 화합물을 포함하는 접착층이 존재하며, 상기 화합물은 상기 제 1 영역에 존재하는 요소와 상기 땜질합금 조성물로부터 유래하는 합금 요소를 포함하는 것을 특징으로 하는, 제 1 및 제 2 기판의 조립체.
  14. 제 13 항에 있어서, 열역학적으로 준안정한 합금 입자들이 상기 땜질합금 연결부에 분산되어 있고, 상기 금속 간 화합물의 합금 요소는 상기 열역학적으로 준안정한 합금으로부터 유래하는 것을 특징으로 하는, 제 1 및 제 2 기판의 조립체.
  15. 제 13 항에 있어서, 상기 제 1 기판은 집적 회로를 포함하고, 상기 제 1 영역은 접합 패드로 식별된 영역으로 제한되는, 제 1 및 제 2 기판의 조립체.
KR1020067024635A 2004-05-27 2005-05-11 땜질합금 조성물 및 땜질합금 연결부를 제조하는 방법 KR20070058379A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04102355A EP1600249A1 (en) 2004-05-27 2004-05-27 Composition of a solder, and method of manufacturing a solder connection
EP04102355.7 2004-05-27

Publications (1)

Publication Number Publication Date
KR20070058379A true KR20070058379A (ko) 2007-06-08

Family

ID=34929139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024635A KR20070058379A (ko) 2004-05-27 2005-05-11 땜질합금 조성물 및 땜질합금 연결부를 제조하는 방법

Country Status (7)

Country Link
US (3) US8298680B2 (ko)
EP (2) EP1600249A1 (ko)
JP (1) JP2008500181A (ko)
KR (1) KR20070058379A (ko)
CN (1) CN100509254C (ko)
TW (1) TWI360451B (ko)
WO (1) WO2005115679A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1600249A1 (en) * 2004-05-27 2005-11-30 Koninklijke Philips Electronics N.V. Composition of a solder, and method of manufacturing a solder connection
EP1979942B1 (en) 2006-01-24 2011-03-16 Nxp B.V. Stress buffering package for a semiconductor component
KR20100039425A (ko) 2007-07-26 2010-04-15 엔엑스피 비 브이 보강 구조체, 반도체 소자, 조립체, 오디오 회로, 전자 장치 및 보강 구조체 제조 방법
US8350385B2 (en) 2007-07-30 2013-01-08 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
US8128868B2 (en) 2009-02-12 2012-03-06 International Business Machines Corporation Grain refinement by precipitate formation in PB-free alloys of tin
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
US8378490B2 (en) * 2011-03-15 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor apparatus including a metal alloy between a first contact and a second contact
TWI498975B (zh) * 2012-04-26 2015-09-01 Asian Pacific Microsystems Inc 封裝結構與基材的接合方法
TWI575685B (zh) * 2013-08-09 2017-03-21 矽品精密工業股份有限公司 半導體裝置及其製法
EP3387673A4 (en) * 2015-12-11 2019-07-24 Thin Film Electronics ASA ELECTRONIC DEVICE HAVING AN ANTENNA AND / OR TRACK FORMED BY METALLIZATION, AND METHOD FOR MANUFACTURING AND USING SAME
US9576929B1 (en) * 2015-12-30 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-strike process for bonding
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US11000915B2 (en) * 2016-03-31 2021-05-11 Texas Instruments Incorporated Stabilized transient liquid phase metal bonding material for hermetic wafer level packaging of MEMS devices
US10378893B2 (en) * 2016-07-29 2019-08-13 Ca, Inc. Location detection sensors for physical devices
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11404365B2 (en) * 2019-05-07 2022-08-02 International Business Machines Corporation Direct attachment of capacitors to flip chip dies
DE102019120872A1 (de) * 2019-08-01 2021-02-04 Infineon Technologies Ag Löten eines Leiters an eine Aluminiumschicht

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492730A (en) * 1982-03-26 1985-01-08 Showa Denko Kabushiki Kaisha Substrate of printed circuit
JPS61501538A (ja) 1984-03-22 1986-07-24 エスジーエス―トムソン　マイクロエレクトロニクス　インコーポレイテッド 集積回路に電気リードを取付ける方法
US5053195A (en) * 1989-07-19 1991-10-01 Microelectronics And Computer Technology Corp. Bonding amalgam and method of making
US5198189A (en) * 1989-08-03 1993-03-30 International Business Machines Corporation Liquid metal matrix thermal paste
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
JPH07105586B2 (ja) * 1992-09-15 1995-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップ結合構造
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
WO1996019314A1 (de) * 1994-12-22 1996-06-27 Siemens Aktiengesellschaft Lotmetall und dessen verwendung zur bildung einer lötverbindung zwischen zwei objekten
US6291016B1 (en) * 1999-06-02 2001-09-18 Nordson Corporation Method for increasing contact area between a viscous liquid and a substrate
AU2001261952A1 (en) * 2000-05-24 2001-12-03 Stephen F. Corbin Variable melting point solders and brazes
DE50011346D1 (de) * 2000-09-07 2006-02-23 Infineon Technologies Ag Lotmittel zur verwendung bei diffusionslotprozessen
DE10204960A1 (de) * 2002-02-06 2003-08-14 Endress & Hauser Gmbh & Co Kg Lot- und Lotverbindung
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
EP1600249A1 (en) * 2004-05-27 2005-11-30 Koninklijke Philips Electronics N.V. Composition of a solder, and method of manufacturing a solder connection

Also Published As

Publication number Publication date
EP1600249A1 (en) 2005-11-30
US20150290746A1 (en) 2015-10-15
US20090162622A1 (en) 2009-06-25
EP1755820A1 (en) 2007-02-28
CN100509254C (zh) 2009-07-08
JP2008500181A (ja) 2008-01-10
US20130021765A1 (en) 2013-01-24
US9095933B2 (en) 2015-08-04
US9943930B2 (en) 2018-04-17
CN1960832A (zh) 2007-05-09
WO2005115679A1 (en) 2005-12-08
EP1755820B1 (en) 2019-10-02
TW200607598A (en) 2006-03-01
TWI360451B (en) 2012-03-21
US8298680B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
US9943930B2 (en) Composition of a solder, and method of manufacturing a solder connection
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US5937320A (en) Barrier layers for electroplated SnPb eutectic solder joints
US6025649A (en) Pb-In-Sn tall C-4 for fatigue enhancement
JP4334647B2 (ja) 半導体デバイス上に導電性バンプを形成する方法
KR100894929B1 (ko) 반도체 장치의 제조 방법
TWI431701B (zh) 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US7838954B2 (en) Semiconductor structure with solder bumps
US20040087057A1 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
US20090108443A1 (en) Flip-Chip Interconnect Structure
US20080136019A1 (en) Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
US20050200014A1 (en) Bump and fabricating process thereof
US20030189260A1 (en) Flip-chip bonding structure and method thereof
KR20110002816A (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
KR20050076746A (ko) 솔더 조인트의 금 취화 위험을 감소시키기 위한 구조 및방법
JP2008543035A (ja) Ｕｂｍパッド、はんだ接触子及びはんだ接合方法
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
US20170179058A1 (en) Bump structure having first portion of copper and second portion of pure tin covering the first portion, and interconnect structure using the same
US11127658B2 (en) Manufacturing method for reflowed solder balls and their under bump metallurgy structure
TWI223425B (en) Method for mounting passive component on wafer
US9601374B2 (en) Semiconductor die assembly
JP2911005B2 (ja) バンプ電極の処理方法
JPH10303059A (ja) 多レベル相互接続技術を有するコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application