KR20070055244A - 반도체소자의 금속배선막 형성방법 - Google Patents

반도체소자의 금속배선막 형성방법 Download PDF

Info

Publication number
KR20070055244A
KR20070055244A KR1020050113732A KR20050113732A KR20070055244A KR 20070055244 A KR20070055244 A KR 20070055244A KR 1020050113732 A KR1020050113732 A KR 1020050113732A KR 20050113732 A KR20050113732 A KR 20050113732A KR 20070055244 A KR20070055244 A KR 20070055244A
Authority
KR
South Korea
Prior art keywords
barrier layer
chamber
semiconductor substrate
tin barrier
film
Prior art date
Application number
KR1020050113732A
Other languages
English (en)
Inventor
최민정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050113732A priority Critical patent/KR20070055244A/ko
Publication of KR20070055244A publication Critical patent/KR20070055244A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 반도체소자의 금속배선막 형성방법은, 금속간절연막을 관통하여 하부금속배선막을 노출시키는 비아컨택홀을 갖는 반도체기판 전면에 제1 챔버에서 TiCl4 가스를 이용한 화학기상증착방법을 사용하여 TiN 장벽층을 형성하는 단계와, 이 TiN 장벽층이 형성된 반도체기판을 제2 챔버로 로딩시키는 단계와, 제2 챔버에서 반도체기판을 퍼지시키는 단계와, 그리고 제2 챔버에서 인-시츄로 비아컨택홀을 금속플러그로 채우는 단계를 포함한다.
금속배선막, 화학기상증착, TiN 장벽층, TiOx, 인-시츄

Description

반도체소자의 금속배선막 형성방법{Method of fabricating the metal interconnection in semiconductor device}
도 1은 종래의 반도체소자의 금속배선막 형성방법을 설명하기 위하여 나타내 보인 플로챠트이다.
도 2는 TiN 장벽층의 Cl 성분 함량에 따른 비저항을 나타내 보인 그래프이다.
도 3은 종래의 반도체소자의 금속배선막 형성방법의 문제점을 설명하기 위하여 나타내 보인 도면이다.
도 4는 여러 온도에서의 공기노출시간에 따른 TiN 장벽층의 저항을 나타내 보인 그래프이다.
도 5는 여러 온도에서의 공기노출시간에 따른 공기노출전의 TiN 장벽층 저항과 공기노출후의 TiN 장벽층 저항의 비를 나타내 보인 그래프이다.
도 6은 본 발명에 따른 반도체소자의 금속배선막 형성방법을 설명하기 위하여 나타내 보인 플로챠트이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 금속배선막 형성방법에 관한 것이다.
도 1은 종래의 반도체소자의 금속배선막 형성방법을 설명하기 위하여 나타내 보인 플로챠트이다. 그리고 도 2는 TiN 장벽층의 Cl 성분 함량에 따른 비저항을 나타내 보인 그래프이다. 또한 도 3은 종래의 반도체소자의 금속배선막 형성방법의 문제점을 설명하기 위하여 나타내 보인 도면이다.
먼저 도 1을 참조하면, 먼저 금속간절연막을 관통하여 하부금속배선막을 노출시키는 비아컨택홀을 형성한다. 다음에 TiCl4 가스를 소스가스로 한 화학기상증착(CVD)방법으로 TiN 장벽층(barrier layer)을 형성한다(단계 110). 다음에 동일한 챔버에서 인-시츄(in-situ)로 NH3 가스를 이용한 퍼지(purge)를 수행한다(단계 120). 다음에 텅스텐 증착챔버에서 비아컨택홀이 매립되도록 텅스텐 플러그를 형성한다(단계 130). 그리고 텅스텐 플러그 위에 상부금속배선막을 형성하면 금속배선막이 만들어진다.
기존에는 TiN 장벽층을 물리기상증착(PVD)방법을 사용하여 형성하였지만, 최근에는 소자의 집적도가 증가함에 따라 스텝커버리지(step coverage)가 좋은 화학기상증착방법을 사용하고 있다. 그런데 이 화학기상증착방법은 TiCl4 가스를 소스가스로 사용한다는 단점을 갖는다. 즉 도 3에 나타낸 바와 같이, TiCl4 가스의 Cl 성분(320)이 TiN 장벽층(300)의 그레인 바운더리(grain boundary)(310)에 들어가서 TiN 장벽층(300)의 저항을 증가시킨다. 도 2에 나타낸 바와 같이, Cl 성분의 함량 이 증가할수록 비저항은 증가한다는 것을 알 수 있다. 따라서 NH3 가스를 이용한 퍼지를 수행하여, TiN 장벽층(300)의 그레인 바운더리(310) 사이에 있는 Cl 성분(320)을 제거하는 공정을 TiN 장벽층 증착챔버에서 인-시츄로 수행하였다. 그러나 이후 텅스텐-플러그 형성을 위한 챔버 이송중에 공기중에 노출되므로, TiN 장벽층(300)의 그레인 바운더리(310) 사이에는 TiOx막(330)이 만들어지고, 이 TiOx막(330)에 의해 TiN 장벽층(300)의 면저항 및 컨택저항이 증가된다는 문제가 있다.
도 4는 여러 온도에서의 공기노출시간에 따른 TiN 장벽층의 저항을 나타내 보인 그래프이다. 그리고 도 5는 여러 온도에서의 공기노출시간에 따른 공기노출전의 TiN 장벽층 저항과 공기노출후의 TiN 장벽층 저항의 비를 나타내 보인 그래프이다.
도 4 및 도 5에 나타낸 바와 같이, 공기노출시간이 증가함에 따라 TiOx막(330)에 의한 저항이 증가한다는 것을 알 수 있으며, 이는 온도가 높을수록 점점 더 증가한다. 또한 공기노출시간에 따른 공기노출전의 TiN 장벽층 저항(R2)과 공기노출후의 TiN 장벽층 저항(R1)의 비도, 공기노출시간이 증가함에 따라 증가하고, 그 증가폭은 온도가 높을수록 점점 더 증가한다는 것을 알 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 공기노출로 인해 TiN 장벽층의 그레인 바운더리 사이에 형성되는 TiOx막에 의한 저항증가가 발생되지 않도록 하는 반도체소자의 금속배선막 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 금속배선막 형성방법은, 금속간절연막을 관통하여 하부금속배선막을 노출시키는 비아컨택홀을 갖는 반도체기판 전면에 제1 챔버에서 TiCl4 가스를 이용한 화학기상증착방법을 사용하여 TiN 장벽층을 형성하는 단계; 상기 TiN 장벽층이 형성된 반도체기판을 제2 챔버로 로딩시키는 단계; 상기 제2 챔버에서 상기 반도체기판을 퍼지시키는 단계; 및 상기 제2 챔버에서 인-시츄로 상기 비아컨택홀을 금속플러그로 채우는 단계를 포함하는 것을 특징으로 한다.
상기 반도체기판을 퍼지시키는 단계는 상기 TiN 장벽층의 그레인 바운더리 사이에 형성되는 Cl 성분막이 제거되도록 수행하는 것이 바람직하다.
상기 반도체기판을 퍼지시키는 단계는 NH3 가스를 사용하여 수행할 수 있다.
상기 NH3 가스의 공급량은 100-1000sccm으로 조절하는 것이 바람직하다.
상기 반도체기판을 퍼지시키는 단계는 100-500℃의 온도에서 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 6은 본 발명에 따른 반도체소자의 금속배선막 형성방법을 설명하기 위하 여 나타내 보인 플로챠트이다.
도 6을 참조하면, 먼저 금속간절연막을 관통하여 하부금속배선막을 노출시키는 비아컨택홀을 형성한다. 다음에 비아컨택홀을 갖는 반도체기판을 제1 챔버로 로딩시킨다. 이 제1 챔버는 화학기상증착 챔버이다. 다음에 이 제1 챔버에서 TiCl4 가스를 소스가스로 한 화학기상증착(CVD)을 수행하여 비아컨택홀을 갖는 반도체기판 전면에 TiN 장벽층(barrier layer)을 형성한다(단계 610). 이 과정에서 형성된 TiN 장벽층의 그레인 바운더리 사이에는 Cl 성분에 의한 Cl 성분막이 배치된다. 여기서 Cl 성분막은 특정 막질일 수도 있지만 Cl 가스의 집합체를 의미하는 것이다.
다음에 TiN 장벽층이 형성된 반도체기판을 제1 챔버에서 제2 챔버로 이송한다. 이 과정에서 반도체기판은 공기중에 노출되게 된다. 그러나 TiN 장벽층의 그레인 바운더리 사이에는 Cl 성분막이 존재하게 되므로, 공기중에 노출되는 동안에도 TiOx막이 형성되지 않는다. 따라서 기존의 TiOx막에 의한 저항증가는 충분히 억제된다. 이 상태에서 제2 챔버에서 NH3 가스를 이용한 퍼지(purge)를 수행한다(단계 620). 이 퍼지단계는 대략 100-500℃의 온도조건에서 수행한다. 이 퍼지에 의해 TiN 장벽층의 그레인 바운더리 사이에 있는 Cl 성분막이 제거되며, 따라서 이 Cl 성분에 의한 저항증가 또한 충분히 억제된다.
다음에 제2 챔버에서 인-시츄로 비아컨택홀이 매립되도록 텅스텐 플러그를 형성한다(단계 630). 그리고 텅스텐 플러그 위에 상부금속배선막을 형성하면 금속배선막이 만들어진다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 금속배선막 형성방법에 의하면, TiCl4 가스를 이용한 화학기상증착방법을 사용하여 TiN 장벽층을 형성한 후 텅스텐증착챔버에서 퍼지 및 텅스텐 플러그 형성을 수행하여, TiN 장벽층 형성후 텅스텐증착챔버로의 이송과정에서 공기에 노출되더라도 TiN 장벽층의 그레인 바운더리 사이에 있는 Cl 성분막에 의해 TiOx막 형성이 억제되며, Cl 성분막은 텅스텐증착챔버에서의 퍼지에 의해 제거함으로써 TiOx막에 의한 저항증가현상이 발생되지 않는다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (5)

  1. 금속간절연막을 관통하여 하부금속배선막을 노출시키는 비아컨택홀을 갖는 반도체기판 전면에 제1 챔버에서 TiCl4 가스를 이용한 화학기상증착방법을 사용하여 TiN 장벽층을 형성하는 단계;
    상기 TiN 장벽층이 형성된 반도체기판을 제2 챔버로 로딩시키는 단계;
    상기 제2 챔버에서 상기 반도체기판을 퍼지시키는 단계; 및
    상기 제2 챔버에서 인-시츄로 상기 비아컨택홀을 금속플러그로 채우는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선막 형성방법.
  2. 제1항에 있어서,
    상기 반도체기판을 퍼지시키는 단계는 상기 TiN 장벽층의 그레인 바운더리 사이에 형성되는 Cl 성분막이 제거되도록 수행하는 것을 특징으로 하는 반도체소자의 금속배선막 형성방법.
  3. 제1항에 있어서,
    상기 반도체기판을 퍼지시키는 단계는 NH3 가스를 사용하여 수행하는 것을 특징으로 하는 반도체소자의 금속배선막 형성방법.
  4. 제3항에 있어서,
    상기 NH3 가스의 공급량은 100-1000sccm으로 조절하는 것을 특징으로 하는 반도체소자의 금속배선막 형성방법.
  5. 제1항에 있어서,
    상기 반도체기판을 퍼지시키는 단계는 100-500℃의 온도에서 수행하는 것을 특징으로 하는 반도체소자의 금속배선막 형성방법.
KR1020050113732A 2005-11-25 2005-11-25 반도체소자의 금속배선막 형성방법 KR20070055244A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050113732A KR20070055244A (ko) 2005-11-25 2005-11-25 반도체소자의 금속배선막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113732A KR20070055244A (ko) 2005-11-25 2005-11-25 반도체소자의 금속배선막 형성방법

Publications (1)

Publication Number Publication Date
KR20070055244A true KR20070055244A (ko) 2007-05-30

Family

ID=38276813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113732A KR20070055244A (ko) 2005-11-25 2005-11-25 반도체소자의 금속배선막 형성방법

Country Status (1)

Country Link
KR (1) KR20070055244A (ko)

Similar Documents

Publication Publication Date Title
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US7189641B2 (en) Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers
US7223689B2 (en) Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
US10700006B2 (en) Manufacturing method of nickel wiring
JP2003142425A (ja) 成膜方法
JP4127359B2 (ja) 集積回路デバイスの製造方法
KR20070055244A (ko) 반도체소자의 금속배선막 형성방법
US6548398B1 (en) Production method of semiconductor device and production device therefor
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
US6794282B2 (en) Three layer aluminum deposition process for high aspect ratio CL contacts
US7625819B2 (en) Interconnection process
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR100593125B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100437619B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100739244B1 (ko) 반도체 장치의 제조방법
KR100866669B1 (ko) 텅스텐 막을 이용한 반도체 소자 형성 방법
KR100359777B1 (ko) 반도체 소자의 금속배선 형성방법
KR100784100B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
KR20010108839A (ko) 반도체 소자의 플러그 형성방법
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR20090074561A (ko) 반도체소자의 컨택 형성방법
KR20080004303A (ko) 반도체 소자의 금속 배선 형성방법
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination