KR20070047724A - 다중 상 변화 물질 부분들을 포함하는 상 변화 메모리 셀및 이의 제조 방법 - Google Patents
다중 상 변화 물질 부분들을 포함하는 상 변화 메모리 셀및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20070047724A KR20070047724A KR1020060107906A KR20060107906A KR20070047724A KR 20070047724 A KR20070047724 A KR 20070047724A KR 1020060107906 A KR1020060107906 A KR 1020060107906A KR 20060107906 A KR20060107906 A KR 20060107906A KR 20070047724 A KR20070047724 A KR 20070047724A
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- change material
- electrode
- memory cell
- change
- Prior art date
Links
- 239000012782 phase change material Substances 0.000 title claims abstract description 270
- 238000000034 method Methods 0.000 title claims description 25
- 230000008859 change Effects 0.000 title claims description 10
- 239000000203 mixture Substances 0.000 claims description 61
- 230000008018 melting Effects 0.000 claims description 32
- 238000002844 melting Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 229910052717 sulfur Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 150000004770 chalcogenides Chemical class 0.000 claims description 2
- 150000001786 chalcogen compounds Chemical class 0.000 claims 2
- 239000011810 insulating material Substances 0.000 description 17
- 238000003860 storage Methods 0.000 description 14
- 229910000618 GeSbTe Inorganic materials 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
메모리 셀은 제 1 전극, 제 2 전극 및 상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분을 포함한다. 메모리 셀은 상기 제 2 전극과 접촉하는 상-변화 물질의 제 2 부분 및 상기 제 1 부분과 상기 제 2 부분 사이의 상-변화 물질의 제 3 부분을 포함한다. 상기 제 3 부분 및 제 2 부분의 상-변화 물질 조합은 상기 제 3 부분으로부터 상기 제 2 부분으로 점진적으로 전이된다.
Description
첨부 도면들은 본 발명의 이해를 돕기 위해 포함되며 본 명세서에 채용되어 그 일부를 구성한다. 도면들은 본 발명의 실시예들을 예시하고 있으며, 설명부와 함께 본 발명의 원리들을 설명하는 역할을 한다. 본 발명의 다른 실시예들 및 본 발명이 의도하는 여러 장점들은 쉽게 이해되며 후속하는 상세한 설명부를 참조하면 보다 이해하기 용이해질 것이다. 도면의 요소들은 반드시 서로에 대해 제 스케일로 이루어진 것은 아니다. 같은 참조 부호들은 대응되는 유사 부분들을 나타낸다.
도 1은 메모리 디바이스의 일 실시예의 블록도;
도 2는 상-변화 메모리 셀의 일 실시예의 단면도;
도 3은 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 4는 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 5는 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 6은 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 7은 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 8은 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 9는 상-변화 메모리 셀의 또 다른 실시예의 단면도;
도 10은 상-변화 메모리 셀의 또 다른 실시예의 단면도이다.
관련 출원문들에 대한 원용
본 출원은 2005년 7월 22일에 "MEMORY DEVICE WITH THERMAL INSULATING LAYERS"라는 제목으로 출원된 미국특허 출원 번호 제 11/187,533 호와 관련이 있으며 상기 특허 출원문은 본 명세서에서 인용 참조된다.
상-변화 메모리는 2이상의 상이한 상태들을 나타내는 상-변화 물질들을 포함한다. 상-변화 물질은 데이터의 비트들을 저장하기 위해 메모리 셀에서 사용될 수도 있다. 상-변화 물질의 상태들은 비결정(amorphous) 및 결정(crystalline) 상태라 언급될 수도 있다. 상기 상태들은, 일반적으로 비결정 상태가 결정 상태보다 높은 저항성을 나타내기 때문에 구별될 수 있다. 대체로, 비결정 상태는 보다 정렬되지 않은(disordered) 원자 구조와 관련되어 있는 한편, 결정 상태는 보다 정렬된 격자와 관련되어 있다. 몇몇 상-변화 물질들은 2가지 결정 상태, 예를 들어, 면심입방(FCC) 상태 및 6방 밀집(HCP) 상태를 나타낸다. 이들 두 결정 상태들은 상이한 저항성을 가지며 데이터의 비트들을 저장하는데 사용될 수 있다. 다음의 설명에서, 비결정 상태는 일반적으로 보다 높은 저항성을 갖는 상태라 지칭하고, 결정 상태는 보다 낮은 저항성을 갖는 상태라 지칭한다.
상-변화 물질들의 상 변화는 역으로 유도될 수도 있다. 이러한 방식으로, 메모리는, 온도 변화에 반응하여 비결정 상태로부터 결정 상태로, 그리고 결정 상태로부터 비결정 상태로 변할 수 있다. 상-변화 물질에 대한 온도 변화들은 다양한 방식으로 달성될 수 있다. 예를 들어, 레이저는 상-변화 물질로 지향되고, 전류는 상-변화 물질을 통해 진행되거나, 또는 전류가 상-변화 물질에 인접한 저항 히터를 통해 공급될 수 있다. 이들 방법 중 어떤 방법에 의해서도, 상-변화 물질의 제어가능한 가열은 상-변화 물질 내에서 제어가능한 상-변화를 야기한다.
상-변화 메모리가 상-변화 물질로 만들어지는 복수의 메모리 셀을 갖는 메모리 어레이를 포함하는 경우, 상기 메모리는 상-변화 물질의 메모리 상태들을 활용하는 데이터를 저장하도록 프로그래밍될 수 있다. 이러한 상-변화 메모리 디바이스에서 데이터를 판독 및 기록하기 위한 한가지 방법은 상-변화 물질에 적용되는 전류 및/또는 전압 펄스를 제어하는 것이다. 일반적으로, 전류 및 전압의 레벨은 각 메모리 셀의 상-변화 물질 내에서 유도되는 온도에 대응된다.
본 발명의 일 실시예는 메모리 셀을 제공한다. 상기 메모리 셀은 제 1 전극, 제 2 전극 및 상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분을 포함한다. 상기 메모리 셀은 상기 제 2 전극과 접촉하는 상-변화 물질의 제 2 부분 및 상기 제 1 부분과 제 2 부분 사이의 상-변화 물질의 제 3 부분을 포함한다. 제 3 부분과 제 2 부분의 상-변화 물질 조성은 제 3 부분으로부터 제 2 부분으로 점진적으로 전이된다.
도 1은 메모리 디바이스(100)의 일 실시예의 블록도를 예시하고 있다. 메모리 디바이스(100)는 기록 펄스 생성기(write pulse generator;102), 분배 회로(distribution circuit;104), 메모리 셀(106a, 106b, 106c 및 106d) 및 감지 회로(sense circuit;108)를 포함한다. 일 실시예에서, 메모리 셀들(10a-106d)은 메모리 재료의 비결정에서 결정으로의 상 전이를 토대로 하는 상-변화 메모리 셀들이다. 기록 펄스 생성기(102)는 신호 경로(110)를 통해 분배 회로(104)에 전기적으로 커플링된다. 분배 회로(104)는 신호 경로들(112a-112d)을 통해 각 메모리 셀(106a-106d)에 전기적으로 커플링된다.
각각의 상-변화 메모리 셀들(106a-106d)은 저장 장소를 제공하는 상-변화 물질을 포함한다. 각 상-변화 메모리 셀의 상-변화 물질은 3개의 상-변화 물질 부분들을 포함한다. 상-변화 물질의 조성은 인접한 상-변화 물질 부분들 사이에서 변화한다. 제 1 상-변화 물질 부분은 제 1 상-변화 물질 조성을 포함하고 상-변화 메모리 셀의 제 1 전극과 접촉한다. 제 1 상-변화 물질 부분은 제 2 상-변화 물질 조성을 포함하고 상-변화 메모리 셀의 제 2 전극과 접촉한다. 제 3 상-변화 물질 부분은 제 3 상-변화 물질 조성을 포함하고 제 1 상-변화 물질 부분과 제 2 상-변화 물질 부분 사이에 있다.
제 1 상-변화 물질 부분은 제 1 전극을 열적으로 절연시키고, 제 2 상-변화 물질 부분은 제 2 전극을 열적으로 절연시킨다. 일 실시예에서, 제 1 상-변화 물질 부분 및 제 2 상-변화 물질 부분은 동일한 상-변화 물질 조성을 포함한다. 다른 실 시예들에서, 제 1 상-변화 물질 부분 및 제 2 상-변화 물질 부분은 상이한 상-변화 물질 조성들을 포함한다. 제 1 상-변화 물질 부분 및 제 2 상-변화 물질 부분에 의하여 열적으로 절연되는 제 3 상-변화 물질 부분은 상-변화 메모리 셀을 위한 활성 영역(active region)을 제공한다. 상-변화 메모리 셀을 위한 활성 영역은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위하여 상-변화 물질이 결정 상태와 비결정 상태 사이에서 전이되는 곳에 있다.
일 실시예에서, 기록 펄스 생성기(102)는 분배 회로(104)를 통해 메모리 셀들(106a-106d)로 제어가능하게 지향되는 전류 또는 전압 펄스들을 생성시킨다. 일 실시예에서, 분배 회로(104)는 전류 또는 전압 펄스들을 메모리 셀들로 제어가능하게 지향시키는 복수의 트랜지스터를 포함한다.
일 실시예에서, 메모리 셀들(106a-106d)은 온도 변화의 영향 하에 비결정 상태로부터 결정 상태로 그리고 결정 상태로부터 비결정 상태로 변화될 수 있는 상-변화 물질로 만들어진다. 이에 의해, 결정의 정도(degree of crystallinity)는 메모리 디바이스(100) 내에 데이터를 저장하기 위한 2 이상의 메모리 상태들을 형성한다. 상기 2 이상의 메모리 상태들은 비트 값 "0" 및 "1"로 할당될 수 있다. 메모리 셀들(106a-106d)의 비트 상태들은 그들의 전기적 저항성에서 현저히 다르다. 비결정 상태에서, 상-변화 물질은 결정 상태에서보다 현저히 더 높은 저항성을 나타낸다. 이러한 방식으로, 감지 증폭기(108)는 특정 메모리 셀(106a-106d)에 할당된 비트 값이 결정되도록 셀 저항을 판독한다.
메모리 디바이스(100) 내의 메모리 셀(106a-106d)을 프로그래밍하기 위하여, 기록 펄스 생성기(102)는 타겟 메모리 셀의 상-변화 물질을 가열시키기 위한 전류 또는 전압 펄스를 생성시킨다. 일 실시예에서, 기록 펄스 생성기(102)는 분배 회로(104)로 공급되고 적절한 타겟 메모리 셀(106a-106d)로 분배되는 적절한 전류 또는 전압 펄스를 생성시킨다. 전류 또는 전압 펄스의 진폭 및 지속기간(duration)은 메모리 셀이 셋되는지 또는 리셋되는지에 따라 제어된다. 일반적으로, 메모리 셀의 "셋" 작업은 결정 상태를 얻기에 충분히 길게 타겟 메모리 셀의 상-변화 물질을 그것의 결정화 온도 위(그러나 그것의 용융점 아래)의 온도로 가열시키는 것이다. 일반적으로, 메모리 셀의 "리셋(reset)" 작업은 타겟 메모리 셀의 상-변화 물질을 그것의 용융점 위의 온도로 가열시킨 다음, 상기 재료를 급속히 냉각시켜 비결정 상태를 얻는 것이다.
도 2는 상-변화 메모리 셀(120a)의 일 실시예의 단면도를 예시하고 있다. 상-변화 메모리 셀(120a)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130) 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 그에 따라 상-변화 물질(134)의 상 변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 메모리 셀(106a-106d) 각각은 상-변화 메모리 셀(120a)과 유사하다.
제 1 전극(122)은 TiN, TaN, W, Al, Cu, TiSiN, TaSiN 또는 또 다른 적합한 전극 재료이다. 제 2 전극(130)은 TiN, TaN, W, Al, Cu, TiSiN, TaSiN 또는 또 다 른 적합한 전극 재료이다. 절연 재료(132)는 SiO2, FSG(fluorinated silica glass), BPSG(doped boro-phosphorous silica glass), 다공성 산화물, 저-k 유전체, 또는 여타 적합한 유전 재료이다.
상-변화 물질(134)은 본 발명에 따른 다양한 재료들로 만들어질 수 있다. 일반적으로, 이러한 재료로는 주기율표의 Ⅵ족의 1이상의 원소들을 포함하는 칼코겐 화합물(chalcogenide) 합금이 유용하다. 일 실시예에서, 메모리 셀(120a)의 상-변화 물질(134)은 칼코겐 화합물 혼합 재료, 예컨대 GeSbTe, SbTe, GeTe 또는 AgInSbTe로 만들어진다. 또 다른 실시예에서, 상-변화 물질은, GeSb, GaSb, InSb 또는 GeGaInSb와 같이 칼코겐이 없을 수 있다. 다른 실시예에서, 상-변화 물질은 원소 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 어떠한 적합한 재료로도 만들어질 수 있다. 상-변화 물질(134)은 열적 전도성, 저항성, 및/또는 상-변화 물질의 상이한 부분들의 용융 온도를 수정하기 위하여 질소, 산소, 실리콘 또는 여타 적합한 재료를 이용하여 선택적으로 도핑(doped)될 수도 있다.
상-변화 물질(134)은 제 1 전극(122)과 접촉하는 제 1 부분(124), 제 2 전극(130)과 접촉하는 제 2 부분(128) 및 제 1 부분(124)과 제 2 부분(128) 사이의 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124)은 제 1 상-변화 물질 조성을 포함한다. 상-변화 물질(134)의 제 2 부분(128)은 제 2 상-변화 물질 조성을 포함하고, 상-변화 물질(134)의 제 3 부분(126)은 제 3 상-변화 물질 조성을 포함한다. 제 1 상-변화 물질 조성은 제 3 상-변화 물질 조성으로 점진적으로 전이 되고, 제 3 상-변화 물질 조성은 제 2 상-변화 물질 조성으로 점진적으로 전이된다. 일 실시예에서, 제 1 부분(124)의 상-변화 물질 조성은 제 2 부분(128)과 같은 상-변화 물질 조성을 포함한다. 다른 실시예들에서, 제 1 부분(124)의 상-변화 물질 조성은 제 2 부분(128)의 상-변화 물질 조성과는 상이하다.
일 실시예에서, 상-변화 물질(134)이 배치되는 동안 도핑 레벨을 변화시킴으로써, 상기 상-변화 물질(134)은 제 1 상-변화 물질 조성으로부터 제 3 상-변화 물질 조성으로 그리고 제 3 상-변화 물질 조성으로부터 제 2 상-변화 물질 조성으로 전이된다. 예를 들어, 상-변화 물질(134)은 GeSbTe를 포함할 수 있다. GeSbTe를 증착시키는 동안, 질소 유동, 산소 유동 또는 여타 적합한 도펀트(dopant) 유동이 점진적으로 증가되어, 제 1 부분(124)의 상-변화 물질 조성을 제 1 전극(122)과 접촉하는 도핑되지 않은 GeSbTe로부터 제 3 부분(126)의 도핑된 GeSbTe로 전이시킨다. 도핑 레벨은 제1 부분(124)으로부터 제 2 부분(128)으로 연속적으로 변한다. 제 3 부분(126)의 중심에서, 도핑 레벨은 점진적으로 증가되어 제 3 부분(126)의 도핑된 GeSbTe를 제 2 전극과 접촉하는 제 2 부분(128)의 도핑되지 않은 GeSbTe로 전이시킨다.
상-변화 물질(134)의 제 1 부분(124) 및 제 2 부분(128)은 보다 낮은 저항성을 가지고, 바람직하게는 도핑 레벨로 인하여 상-변화 물질(134)의 제 3 부분(126) 보다 높은 용융 온도 및 낮은 열적 전도성을 갖는다. 그러므로, 제 1 부분(124) 및 제 2 부분(128)은 활성 상-변화 영역이 제 3 부분(126)으로 한정되도록(confined) 제 1 전극(122) 및 제 2 전극(130)을 각각 열적으로 절연시킨다. 도핑 레벨을 조정 함으로써, 제 1 부분(124), 제 2 부분(128) 및 제 3 부분(126)의 크기가 조정되어 활성 영역을 위한 원하는 크기를 얻을 수 있다. 또한, 상-변화 물질(134)의 각 부분(124, 126 및 128) 내의 도핑 레벨들을 조정함으로써, 상-변화 메모리 셀(120a)은 다중-비트 데이터의 저장을 위해 최적화될 수 있다.
상-변화 메모리 셀(120a)의 작업 동안, 상-변화 메모리 셀(120a)을 프로그래밍하기 위하여 제 1 전극(122)과 제 2 전극(130) 사이에 기록 펄스가 적용된다. 상-변화 물질(134)의 제 1 부분(124) 및 제 2 부분(128)은 상-변화 물질(134)의 제 3 부분(126)을 절연시키기 때문에, 기록 펄스 동안 상-변화 물질(134) 내의 최고 온도는 제 3 부분(126) 내에 있다. 또한, 제 3 부분(126)의 보다 높은 저항성으로 인해, 제 1 부분(124) 및 제 2 부분(128) 내에서보다 제 3 부분(126) 내에서 보다 높은 열이 생성된다.
상-변화 메모리 셀(120a)의 셋 작업 동안, 셋 전류 또는 전압 펄스는 선택 디바이스로 선택적으로 이네이블링되고 제 1 전극(122)을 통해 상-변화 물질(134)로 보내져서, 상-변화 물질(134)의 제 3 부분(126)을 그것의 결정화 위의 온도(그러나 그것의 용융 온도보다는 낮은 온도)로 가열한다. 이러한 방식으로, 상-변화 물질(134)의 제 3 부분(126)은 상기 셋 작업 동안 그것의 결정 상태에 도달한다. 상-변화 메모리 셀(120a)의 리셋 작업 동안, 리셋 전류 또는 전압 펄스는 선택 디바이스로 선택적으로 이네이블링되고 제 1 전극(122)을 통해 상-변화 물질(134)로 보내진다. 리셋 전류 또는 전압은 상-변화 물질(134)의 제 3 부분(126)을 그것의 용융 온도 위로 급속하게 가열시킨다. 전류 또는 전압 펄스가 턴 오프된 후에, 상- 변화 물질(134)의 제 3 부분(126)은 비결정 상태로 급속하게 수랭된다(quench cools).
도 3은 상-변화 메모리 셀(120b)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(120b)은 필라(pillar) 상-변화 메모리 셀이다. 상-변화 메모리 셀(120b)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130) 및 절연 재료(132)를 포함한다. 상-변화 물질(124)는 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(124)는 전류 경로를 형성하고 따라서 상-변화 물질(134)의 상-변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 각각의 메모리 셀들(106a-106d)은 상-변화 메모리 셀(120b)과 유사하다.
상-변화 물질(134)은 125에서 제 1 전극(122)과 접촉하는 제 1 부분(124), 129에서 제 2 전극(130)과 접촉하는 제 2 부분(128) 및 제 1 부분(124)과 제 2 부분(128) 사이의 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124)은 125에서 최대 폭 또는 단면을 가지고, 상-변화 물질(134)의 제 2 부분(128)은 129에서 최대 폭 또는 단면을 가지며, 상-변화 물질(134)의 제 3 부분(126)은 127에서 최소 폭 또는 단면을 갖는다. 제 1 부분(124)의 125에서의 최대 폭 및 제 2 부분(128)의 129에서의 최대 폭은 제 3 부분(126)의 127에서의 최소 폭보다 크다.
일 실시예에서, 제 3 부분(126)의 최대 폭은 제 1 부분(124)의 최소 폭 및 제 2 부분(128)의 최소 폭보다 작다. 또 다른 실시예에서, 제 3 부분(126)의 최대 폭은 제 1 부분(124)의 최대 폭 및 제 2 부분(128)의 최대 폭보다 작다. 또 다른 실시예에서, 제 3 부분(126)의 최소 폭은 제 1 부분(124)의 최소 폭 및 제 2 부분(128)의 최소 폭보다 작다. 일 실시예에서, 제 1 부분(124)의 125에서의 최대 폭은 제 2 부분(128)의 129에서의 최대 폭과 대략 동일하다. 다른 실시예들에서, 제 1 부분(124)의 125에서의 최대 폭은 제 2 부분(128)의 129에서의 최대 폭과는 상이하다. 일 실시예에서, 상-변화 물질(134)은 모래시계 형상을 형성한다.
상-변화 메모리 셀(120b)의 상-변화 물질(134)의 부분들(124, 126 및 128)은 유사한 상-변화 물질 조성들을 가지며 도 2를 참조하여 상술된 상-변화 메모리 셀(120a)의 대응되는 부분들(124, 126 및 128)로서 기능한다. 상-변화 메모리 셀(120b)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 4는 상-변화 메모리 셀(120c)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(120c)은 상-변화 메모리 셀을 통해 테이퍼져 있다(tapered). 상-변화 메모리 셀(120c)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130) 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 따라서 상-변화 물질(134)의 상-변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 각각의 메모리 셀들(106a-106d)은 상-변화 메모리 셀(120c)과 유사하다.
상-변화 물질(134)은 138에서 제 1 전극(122)과 접촉하는 제 1 부분(124), 129에서 제 2 전극(130)과 접촉하는 제 2 부분(128), 및 제 1 부분(124)과 제 2 부 분(128) 사이의 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124) 및 제 3 부분(126)은 테이퍼진 측벽들을 가지고, 136에서 최대 폭 또는 단면을 그리고 138에서 최소 폭 또는 단면을 갖는다. 다른 실시예들에서, 제 1 부분(124) 및 제 3 부분(126)은 상-변화 물질(134)의 제 1 부분(124) 및 제 3 부분(126)의 증착 동안의 측벽 커버링으로 인해 제 2 부분(128)의 측벽들까지 연장될 수도 있다.
상-변화 메모리 셀(120c)의 상-변화 물질(134)의 부분들(124, 126 및 128)은 도 2를 참조하여 상술 및 예시된 상-변화 메모리 셀(120a)의 대응되는 부분들(124, 126 및 128)과 유사한 상-변화 물질 조성들 및 기능들을 갖는다. 상-변화 메모리 셀(120c)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 5는 상-변화 메모리 셀(120d)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(120d)은 상-변화 메모리 셀을 통해 테이퍼져 있다. 상-변화 메모리 셀(120d)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130), 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 따라서 상-변화 물질(134)의 상-변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 각각의 메모리 셀들(106a-106d)은 상-변화 메모리 셀(120d)과 유사하다.
상-변화 물질(134)은 140에서 제 1 전극(122)과 접촉하는 제 1 부분(124), 146에서 제 2 전극(130)과 접촉하는 제 2 부분(128), 및 제 1 부분(124)과 제 2 부분(128) 사이의 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분은 142 에서 최대 폭 또는 단면을, 그리고 140에서 최소 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 2 부분(128)은 146에서 최대 폭 또는 단면을, 그리고 144에서 최소 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 3 부분(126)은 144에서 최대 폭 또는 단면을, 그리고 142에서 최소 폭 또는 단면을 갖는다. 다른 실시예들에서, 제 1 부분(124) 및 제 3 부분(126)은 상-변화 물질(134)의 제 1 부분(124) 및 제 3 부분(126)의 증착 동안의 측벽 커버링으로 인해 제 2 부분(128)의 측벽들까지 연장될 수도 있다.
일 실시예에서, 제 1 부분(124)의 최소 폭은 제 3 부분(126)의 최소 폭 보다 작다. 또 다른 실시예에서, 제 1 부분(124)의 최대 폭은 제 3 부분(126)의 최소 폭 폭 보다 작다. 또 다른 실시예에서, 제 1 부분(124)의 최대 폭은 제 3 부분(126)의 최대 폭보다 작다. 일 실시예에서, 제 3 부분(126)의 최소 폭은 제 2 부분(128)의 최소 폭 보다 작다. 또 다른 실시예들에서, 제 3 부분(126)의 최대 폭은 제 2 부분(128)의 최소 폭 보다 작다. 또 다른 실시예에서, 제 3 부분(126)의 최대 폭은 제 2 부분(128)의 최대 폭 보다 작다. 일 실시예에서, 상-변화 물질(134)은 테이퍼진 측벽들을 갖는다.
상-변화 메모리 셀(120d)의 상-변화 물질(134)의 부분들(124, 126 및 128)은 도 2를 참조하여 상술 및 예시된 상-변화 메모리 셀(120a)의 대응되는 부분들(124, 126 및 128)과 유사한 상-변화 물질 조성들 및 기능들을 갖는다. 상-변화 메모리 셀(120d)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 6은 상-변화 메모리 셀(150a)의 또 다른 실시예의 단면도를 예시하고 있 다. 일 실시예에서, 상-변화 메모리 셀(150a)은 상-변화 메모리 셀을 통해 테이퍼져 있다. 상-변화 메모리 셀(150a)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130), 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 그에 따라 상-변화 물질(134)의 상 변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 메모리 셀(106a-106d) 각각은 상-변화 메모리 셀(150a)과 유사하다.
상-변화 물질(134)은 제 1 전극(122)과 접촉하는 제 1 부분(124), 제 2 전극(130)과 접촉하는 제 2 부분(128), 및 138의 제 1 부분(124) 및 제 2 부분(128)과 접촉하는 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124)은 제 1 전극(122)의 폭 또는 단면과 같은 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 3 부분(126)은 테이퍼진 측벽들을 가지며 136에서 최대 폭 또는 단면을, 138에서 최소 폭 또는 단면을 갖는다. 다른 실시예들에서, 제 3 부분(126)은 상-변화 물질(134)의 제 3 부분(126)의 증착 동안의 측벽 커버링으로 인해 제 2 부분(128)의 측벽들까지 연장될 수도 있다.
상-변화 물질(134)의 제 1 부분(124)은 제 1 상-변화 물질 조성을 포함한다. 상-변화 물질(134)의 제 2 부분(128)은 제 2 상-변화 물질 조성을 포함하고, 상-변화 물질(134)의 제 3 부분(126)은 제 3 상-변화 물질 조성을 포함한다. 제 1 상-변화 물질 조성은 일정하고, 제 3 상-변화 물질 조성은 제 2 상-변화 물질 조성으로 점진적으로 전이된다. 일 실시예에서, 제 1 부분(124)의 상-변화 물질 조성은 제 2 부분(128)과 같은 상-변화 물질 조성을 포함한다. 다른 실시예들에서, 제 1 부분(124)의 상-변화 물질 조성은 제 2 부분(128)의 상-변화 물질 조성과는 상이하다.
일 실시예에서, 상-변화 물질(134)이 증착되는 동안 도핑 레벨을 변화시킴으로써, 상기 상-변화 물질(134)은 제 3 상-변화 물질 조성으로부터 제 2 상-변화 물질 조성으로 전이된다. 예를 들어, 상-변화 물질(134)은 GeSbTe를 포함할 수 있다. GeSbTe를 증착시키는 동안, 질소 유동, 산소 유동 또는 여타 적합한 도펀트 유동이 점진적으로 감소되어, 제 3 부분(126)의 상-변화 물질 조성을 138의 제 1 부분(124)과 접촉하는 도핑된 GeSbTe로부터 제 2 부분(128)의 도핑되지 않은 GeSbTe로 전이시킨다. 도핑 레벨은 제 2 부분(128)의 도핑되지 않은 GeSbTe가 제 2 전극(130)과 접촉하도록 제 3 부분(126)으로부터 제 2 부분(128)으로 연속적으로 변한다.
상-변화 물질(134)의 제 1 부분(124) 및 제 2 부분(128)은 보다 낮은 저항성을 가지고, 바람직하게는 도핑 레벨로 인하여 상-변화 물질(134)의 제 3 부분(126) 보다 높은 용융 온도 및 낮은 열적 전도성을 갖는다. 그러므로, 제 1 부분(124) 및 제 2 부분(128)은 활성 상-변화 영역이 제 3 부분(126)으로 한정되도록 제 1 전극(122) 및 제 2 전극(130)을 각각 열적으로 절연시킨다. 도핑 레벨을 조정함으로써, 제 2 부분(128) 및 제 3 부분(126)의 크기가 조정되어 활성 영역을 위한 원하는 크기를 얻을 수 있다. 또한, 각 부분(126 및 128) 내의 도핑 레벨들을 조정함으로써, 상-변화 메모리 셀(150a)은 다중-비트 데이터의 저장을 위해 최적화될 수 있다.
상-변화 메모리 셀(150a)의 작업 동안, 상-변화 메모리 셀(150a)을 프로그래 밍하기 위하여 제 1 전극(122)과 제 2 전극(130) 사이에 기록 펄스가 적용된다. 상-변화 물질(134)의 제 1 부분(124) 및 제 2 부분(128)은 상-변화 물질(134)의 제 3 부분(126) 보다 낮은 열적 전도성을 갖기 때문에, 기록 펄스 동안 상-변화 물질(134) 내의 최고 온도는 제 3 부분(126) 내에 있다. 상-변화 메모리 셀(150a)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 7은 상-변화 메모리 셀(150b)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(150b)은 상-변화 메모리 셀을 통해 테이퍼져 있다. 상-변화 메모리 셀(150b)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130) 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 따라서 상-변화 물질(134)의 상-변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 각각의 메모리 셀들(106a-106d)은 상-변화 메모리 셀(150b)과 유사하다.
상-변화 물질(134)은 제 1 전극(122)과 접촉하는 제 1 부분(124), 146에서 제 2 전극(130)과 접촉하는 제 2 부분(128) 및 140의 제 1 부분(124) 및 제 2 부분(128)과 접촉하는 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124)은 제 1 전극(122)과 같은 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 2 부분(128)은 146에서 최대 폭 또는 단면을 가지며, 144에서 최소 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 3 부분(126)은 144에서 최대 폭 또는 단면을, 140에서 최소 폭 또는 단면을 갖는다. 다른 실시예들에서, 제 3 부분(126)은 상-변화 물질(134)의 제 3 부분(126)의 증착 동안의 측벽 커버링으로 인해 제 2 부분(128)의 측벽들까지 연장될 수도 있다.
일 실시예에서, 제 3 부분(126)의 최소 폭은 제 2 부분(128)의 최소 폭 보다 작다. 또 다른 실시예에서, 제 3 부분(126)의 최대 폭은 제 2 부분(128)의 최소 폭 보다 작다. 또 다른 실시예에서, 제 3 부분(126)의 최대 폭은 제 2 부분(128)의 최대 폭 보다 작다. 일 실시예에서, 상-변화 물질(134)의 제 2 부분(128) 및 제 3 부분(126)은 테이퍼진 측벽들을 갖는다.
상-변화 메모리 셀(150b)의 상-변화 물질(134)의 부분들(124, 126 및 128)은 도 6을 참조하여 상술 및 예시된 상-변화 메모리 셀(150a)의 대응되는 부분들(124, 126 및 128)과 유사한 상-변화 물질 조성들 및 기능들을 갖는다. 상-변화 메모리 셀(150b)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 8은 상-변화 메모리 셀(160a)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(160a)은 상-변화 메모리 셀을 통해 테이퍼져 있다. 상-변화 메모리 셀(160a)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130) 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 따라서 상-변화 물질(134)의 상-변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예에서, 각각의 메모리 셀들(106a-106d)은 상-변화 메모리 셀(160a)과 유사하다.
상-변화 물질(134)은 제 1 전극(122)과 접촉하는 제 1 부분(124), 제 2 전극 (130)과 접촉하는 제 2 부분(128), 138의 제 1 부분(124) 및 제 2 부분(128)과 접촉하는 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124)은 제 1 전극(122)의 폭 또는 단면과 같은 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 3 부분(126)은 상-변화 물질(134)의 제 2 부분(128)을 가로방향으로 완전하게 둘러싼다. 상-변화 물질(134) 제 2 부분(128)의 보다 낮은 부분(127)은 테이퍼진 측벽들을 가지며 136에서 최대 폭 또는 단면을, 138 부근에서 최소 폭 또는 단면을 갖는다.
상-변화 물질(134)의 제 1 부분(124)은 제 1 상-변화 물질 조성을 포함한다. 상-변화 물질(134)의 제 2 부분(128)은 제 2 상-변화 물질 조성을 포함하고, 상-변화 물질(134)의 제 3 부분(126)은 제 3 상-변화 물질 조성을 포함한다. 제 1, 제 2 및 제 3 상-변화 물질 조성들은 일정하다. 일 실시예에서, 제 1 부분(124)의 상-변화 물질 조성은 제 2 부분(128)과 같은 상-변화 물질 조성을 포함한다. 다른 실시예들에서, 제 1 부분(124)의 상-변화 물질 조성은 제 2 부분(128)의 상-변화 물질 조성과는 상이하다.
상-변화 물질(134)의 제 1 부분(124) 및 제 2 부분(128)은 보다 낮은 저항성을 가지고, 바람직하게는 선택된 상-변화 물질들로 인하여 상-변화 물질(134)의 제 3 부분(126) 보다 높은 용융 온도 및 낮은 열적 전도성을 갖는다. 그러므로, 제 1 부분(124) 및 제 2 부분(128)은 활성 상-변화 영역이 제 3 부분(126)으로 한정되도록 제 1 전극(122) 및 제 2 전극(130)을 각각 열적으로 절연시킨다. 특히, 활성 상-변화 영역은 138의 제 1 부분(124)과 제 2 부분(128)의 보다 낮은 부분 사이의 상 -변화 물질에 대해 가두어진다. 제 3 부분(126)에 대해 증착되는 상-변화 물질의 양을 조정함으로써, 제 2 부분(128) 및 제 3 부분(126)의 크기가 조정되어 활성 영역을 위한 원하는 크기를 얻을 수 있다. 또한, 제 3 부분(126)에 대해 증착되는 상-변화 물질의 양 및 유형을 조정함으로써, 상-변화 메모리 셀(160a)은 다중-비트 데이터의 저장을 위해 최적화될 수 있다.
상-변화 메모리 셀(160a)의 작업 동안, 상-변화 메모리 셀(160a)을 프로그래밍하기 위하여 제 1 전극(122)과 제 2 전극(130) 사이에 기록 펄스가 적용된다. 상-변화 물질(134)의 제 1 부분(124) 및 제 2 부분(128)은 상-변화 물질(134)의 제 3 부분(126)을 절연시키기 때문에, 기록 펄스 동안 상-변화 물질(134) 내의 최고 온도는 제 3 부분(126) 내에 있다. 또한, 제 3 부분(126)의 보다 높은 저항성으로 인해, 제 1 부분(124) 및 제 2 부분(128) 내에서 보다 제 3 부분(126) 내에서 더욱 높은 열이 발생된다. 상-변화 메모리 셀(160a)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 9는 상-변화 메모리 셀(160b)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(160b)은 상-변화 메모리 셀을 통해 테이퍼져 있다. 상-변화 메모리 셀(160b)은 제 1 전극(122), 상-변화 물질(134), 제 2 전극(130) 및 절연 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다. 상-변화 물질(134)은 전류 경로를 형성하고 따라서 상-변화 물질(134)의 상-변화 영역의 장소를 형성하는 절연 재료(132)에 의하여 가로방향으로 완전하게 둘러싸인다. 일 실시예 에서, 각각의 메모리 셀들(106a-106d)은 상-변화 메모리 셀(160b)과 유사하다.
상-변화 물질(134)은 제 1 전극(122)과 접촉하는 제 1 부분(124), 146에서 제 2 전극(130)과 접촉하는 제 2 부분(128), 140의 제 1 부분(124) 및 제 2 부분(128)과 접촉하는 제 3 부분(126)을 포함한다. 상-변화 물질(134)의 제 1 부분(124)은 제 1 전극(122)과 같은 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 2 부분(128)은 146에서 최대 폭 또는 단면을, 148에서 최소 폭 또는 단면을 갖는다. 상-변화 물질(134)의 제 3 부분(126)은 상-변화 물질(134)의 제 2 부분(128)을 가로방향으로 완전하게 둘러싼다. 일 실시예에서, 상-변화 물질(134)의 제 2 부분(128)은 테이퍼진 측벽들을 갖는다.
상-변화 메모리 셀(160b)의 상-변화 물질(134)의 부분들(124, 126 및 128)은 도 8을 참조하여 상술 및 예시된 상-변화 메모리 셀(120a)의 대응되는 부분들(124, 126 및 128)과 유사한 상-변화 물질 조성들 및 기능들을 갖는다. 상-변화 메모리 셀(160b)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
도 10은 상-변화 메모리 셀(170)의 또 다른 실시예의 단면도를 예시하고 있다. 일 실시예에서, 상-변화 메모리 셀(170)은 브릿지 상-변화 메모리 셀이다. 상-변화 메모리 셀(170)은 제 1 전극(122), 제 1 콘택트, 상-변화 물질(134), 제 2 콘택트(176), 스페이서(174), 제 2 전극(130) 및 유전 재료(132)를 포함한다. 상-변화 물질(134)은 1 비트, 1.5 비트, 2 비트 또는 수 비트의 데이터를 저장하기 위한 저장 장소를 제공한다.
상-변화 물질(134)은 제 1 콘택트(172)와 접촉하는 제 1 부분(124), 스페이 서(174)에 의해 분리되는 제 2 콘택트(176)와 접촉하는 제 2 부분(128)을 포함한다. 제 1 콘택트(172)는 제 1 전극(122)과 접촉하고 제 2 콘택트(176)는 제 2 전극(130)과 접촉한다. 상-변화 물질(134)의 제 1 부분(124)은 제 1 상-변화 물질 조성을 포함한다. 상-변화 물질(134)의 제 2 부분(128)은 제 2 상-변화 물질 조성을 포함한다.
상-변화 물질(134)의 제 1 부분(124)은 선택되는 상-변화 물질들로 인해 상-변화 물질(134)의 제 2 부분(128) 보다 낮은 열적 저항성을 가지며, 바람직하게는 보다 높은 용융 온도를 갖는다. 그러므로, 제 1 부분(124)은 제 1 콘택트(172)를 열적으로 절연시켜, 활성 상-변화 영역이 제 2 부분(128)으로 한정되도록 한다. 제 2 부분(128)에 대해 증착되는 상-변화 물질의 양 및 유형을 조정함으로써, 상-변화 메모리 셀(170)은 다중-비트 데이터의 저장을 위해 최적화될 수 있다.
상-변화 메모리 셀(170)의 작업 동안, 상-변화 메모리 셀(170)을 프로그래밍하기 위하여 제 1 콘택트(171)와 제 2 콘택트(176) 사이에 기록 펄스가 적용된다. 제 1 부분(124)은 상-변화 물질(134)의 제 2 부분(128)을 절연시키기 때문에, 기록 펄스 동안 상-변화 물질(134) 내의 최고 온도는 제 2 부분(128) 내에 있다. 또한, 제 2 부분(128)의 보다 높은 저항성으로 인해, 제 1 부분(124) 내에서보다 제 2 부분(128) 내에서 더욱 높은 열이 발생된다. 상-변화 메모리 셀(170)은 상-변화 메모리 셀(120a)과 유사하게 작동한다.
본 발명의 실시예들은 세 부분을 갖는 상-변화 물질을 포함하는 상-변화 메모리 셀을 제공한다. 상-변화 물질의 제 1 부분은 제 1 전극을 절연시키고, 상-변 화 물질의 제 2 부분은 제 2 전극을 절연시킨다. 제 1 부분 및 제 2 부분에 의하여 절연되는 상-변화 물질의 제 3 부분은 활성 영역이다. 활성 영역의 볼륨을 제어하고 상기 활성 영역을 열적으로 절연시킴으로써, 상-변화 메모리 셀의 리셋 전류가 저감될 수 있다. 또한, 상-변화 메모리 셀 내에서의 다중-비트의 데이터 저장의 제어가 향상될 수 있다.
본 발명에 따르면, 제 1 전극, 제 2 전극 및 상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분을 포함하고, 상기 제 2 전극과 접촉하는 상-변화 물질의 제 2 부분 및 상기 제 1 부분과 상기 제 2 부분 사이의 상-변화 물질의 제 3 부분을 포함하며, 상기 제 3 부분 및 제 2 부분의 상-변화 물질 조성이 상기 제 3 부분으로부터 상기 제 2 부분으로 점진적으로 전이되는 메모리 셀 및 그 제조 방법을 얻을 수 있다.
Claims (28)
- 메모리 셀에 있어서,제 1 전극;제 2 전극;상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분;상기 제 2 전극과 접촉하는 상-변화 물질의 제 2 부분; 및상기 제 1 부분과 상기 제 2 부분 사이의 상-변화 물질의 제 3 부분을 포함하며,상기 제 3 부분 및 상기 제 2 부분의 상-변화 물질 조성은 상기 제 3 부분으로부터 상기 제 2 부분으로 점진적으로 전이되는 것을 특징으로 하는 메모리 셀.
- 제 1 항에 있어서,상기 제 1 부분 및 상기 제 3 부분의 상-변화 물질 조성은 상기 제 1 부분으로부터 상기 제 3 부분으로 점진적으로 전이되는 것을 특징으로 하는 메모리 셀.
- 제 1 항에 있어서,상기 제 1 부분은 제 1 저항성을 가지고, 상기 제 2 부분은 제 2 저항성을 가지며, 상기 제 3 부분은 상기 제 1 저항성 및 상기 제 2 저항성 보다 큰 제 3 저항성을 각각 갖는 것을 특징으로 하는 메모리 셀.
- 제 1 항에 있어서,상기 제 1 부분은 제 1 용융 온도를 가지고, 상기 제 2 부분은 제 2 용융 온도를 가지며, 상기 제 3 부분은 상기 제 1 용융 온도 및 상기 제 2 용융 온도보다 낮은 제 3 용융 온도를 갖는 것을 특징으로 하는 메모리 셀.
- 제 1 항에 있어서,상기 제 3 부분 및 상기 제 2 부분의 상-변화 물질 조성은 도핑된 상-변화 물질을 포함하는 제 3 부분으로부터 상이하게 도핑되거나 도핑되지 않은 상-변화 물질을 포함하는 제 2 부분까지 점진적으로 전이되는 것을 특징으로 하는 메모리 셀.
- 제 1 항에 있어서,상기 제 1 부분, 상기 제 2 부분 및 상기 제 3 부분 각각은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 메모리 셀.
- 메모리 셀에 있어서,제 1 전극;제 2 전극;상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분;상기 제 2 전극과 접촉하는 상-변화 물질의 제 2 부분; 및상기 제 1 부분 및 상기 제 2 부분과 접촉하며, 상기 제 2 부분을 가로방향으로 둘러싸는 상-변화 물질의 제 3 부분을 포함하는 것을 특징으로 하는 메모리 셀.
- 제 7 항에 있어서,상기 제 1 부분은 제 1 저항성을 가지고, 상기 제 2 부분은 제 2 저항성을 가지며, 상기 제 3 부분은 상기 제 1 저항성 및 상기 제 2 저항성 보다 큰 제 3 저항성을 각각 갖는 것을 특징으로 하는 메모리 셀.
- 제 7 항에 있어서,상기 제 1 부분은 제 1 용융 온도를 가지고, 상기 제 2 부분은 제 2 용융 온도를 가지며, 상기 제 3 부분은 상기 제 1 용융 온도 및 상기 제 2 용융 온도보다 낮은 제 3 용융 온도를 갖는 것을 특징으로 하는 메모리 셀.
- 제 7 항에 있어서,상기 제 3 부분은 도핑된 상-변화 물질을 포함하고, 상기 제 1 부분 및 상기 제 2 부분은 상이하게 도핑되거나 도핑되지 않은 상-변화 물질을 포함하는 것을 특징으로 하는 메모리 셀.
- 제 7 항에 있어서,상기 제 1 부분, 상기 제 2 부분 및 상기 제 3 부분 각각은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 메모리 셀.
- 메모리 셀에 있어서,제 1 전극;제 2 전극;상기 제 1 전극 및 상기 제 2 전극과 접촉하는 상-변화 물질; 및상기 상-변화 물질의 활성 영역의 크기를 제어하는 수단을 포함하는 것을 특징으로 하는 메모리 셀.
- 제 12 항에 있어서,상기 상-변화 물질은 3 이상의 저항 레벨을 저장하도록 구성되는 것을 특징으로 하는 메모리 셀.
- 제 12 항에 있어서,상기 상-변화 물질은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 메모리 셀.
- 메모리 셀 제조 방법에 있어서,제 1 전극을 제공하는 단계;상기 제 1 전극 위에 상-변화 물질의 제 1 부분을 증착시키는 단계;상기 제 1 부분 위에 상-변화 물질의 제 2 부분을 증착시키는 한편, 상기 제 2 부분 위에 상-변화 물질의 제 3 부분을 제공하기 위하여 상기 제 2 부분의 상-변화 물질 조성을 점진적으로 전이시키는 단계; 및상기 제 3 부분 위에 제 2 전극을 증착시키는 단계를 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 15 항에 있어서,상기 제 1 부분을 증착시키는 단계는 상기 제 2 부분을 제공하기 위하여 상기 제 1 부분의 상-변화 물질 조성을 점진적으로 전이시키는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 15 항에 있어서,상기 제 1 부분을 증착시키는 단계는 제 1 저항성을 갖는 상-변화 물질의 제 1 부분을 증착시키는 것을 포함하며,상기 제 2 부분을 증착시키는 단계는 상기 제 1 저항성보다 큰 제 2 저항성을 갖는 상-변화 물질의 제 2 부분을 증착시키는 한편, 상기 제 2 저항성보다 작은 제 3 저항성을 갖는 상-변화 물질의 제 3 부분을 제공하기 위하여 상기 제 2 부분의 상-변화 물질 조성을 점진적으로 전이시키는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 15 항에 있어서,상기 제 1 부분을 증착시키는 단계는 제 1 용융 온도를 갖는 상-변화 물질의 제 1 부분을 증착시키며,상기 제 2 부분을 증착시키는 단계는 상기 제 1 용융 온도보다 낮은 제 2 용융 온도를 갖는 상-변화 물질의 제 2 부분을 증착시키는 한편, 상기 제 2 용융 온도보다 높은 제 3 용융 온도를 갖는 상-변화 물질의 제 3 부분을 제공하기 위하여 상기 제 2 부분의 상-변화 물질 조성을 점진적으로 전이시키는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 15 항에 있어서,상기 제 2 부분을 증착시키는 단계는 상기 제 2 부분을 증착시키는 한편, 상기 상-변화 물질 조성의 도핑 레벨을 점진적으로 변화시키는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 메모리 셀 제조 방법에 있어서,제 1 전극을 제공하는 단계;제 2 전극을 제공하는 단계;상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분을 제공하는 단계;상기 제 2 전극과 접촉하는 상-변화 물질의 제 2 부분을 제공하는 단계; 및상기 제 1 부분 및 상기 제 2 부분과 접촉하며 상기 제 2 부분을 가로방향으로 둘러싸는 상-변화 물질의 제 3 부분을 제공하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 20 항에 있어서,상기 제 1 부분을 제공하는 단계는 제 1 저항성을 갖는 제 1 부분을 제공하는 것을 포함하고;상기 제 2 부분을 제공하는 단계는 제 2 저항성을 갖는 제 2 부분을 제공하는 것을 포함하며;상기 제 3 부분을 제공하는 단계는 상기 제 1 저항성 및 상기 제 2 저항성 보다 큰 제 3 저항성을 갖는 제 3 부분을 제공하는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 20 항에 있어서,상기 제 1 부분을 제공하는 단계는 제 1 용융 온도를 갖는 제 1 부분을 제공하는 것을 포함하고;상기 제 2 부분을 제공하는 단계는 제 2 용융 온도를 갖는 제 2 부분을 제공하는 것을 포함하며;상기 제 3 부분을 제공하는 단계는 상기 제 1 용융 온도 및 상기 제 2 용융 온도 보다 낮은 제 3 용융 온도를 갖는 제 3 부분을 제공하는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 20 항에 있어서,상기 제 3 부분을 제공하는 단계는 칼코겐 화합물(chalcogenide) 재료를 포함하는 제 3 부분을 제공하는 것을 포함하고;상기 제 1 부분을 제공하는 단계는 또 다른 재료로 도핑된 칼코겐 화합물을 포함하는 제 1 부분을 제공하는 것을 포함하며;상기 제 2 부분을 제공하는 단계는 또 다른 재료로 도핑된 칼코겐 화합물을 포함하는 제 2 부분을 제공하는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 제 20 항에 있어서,상기 제 2 부분을 제공하는 단계는 상기 제 1 부분과 같은 상-변화 물질 조성을 갖는 제 2 부분을 제공하는 것을 포함하는 것을 특징으로 하는 메모리 셀 제조 방법.
- 메모리 셀에 있어서,제 1 전극;상기 제 1 전극과 접촉하는 제 1 콘택트;제 2 전극;상기 제 2 전극과 접촉하는 제 2 콘택트;상기 제 1 전극과 접촉하는 상-변화 물질의 제 1 부분; 및상기 제 1 부분 및 상기 제 2 부분과 접촉하는 상-변화 물질의 제 2 부분을 포함하는 것을 특징으로 하는 메모리 셀.
- 제 25 항에 있어서,상기 제 1 부분은 제 1 저항성을 가지며, 상기 제 2 부분은 상기 제 1 저항성보다 큰 제 2 저항성을 갖는 것을 특징으로 하는 메모리 셀.
- 제 25 항에 있어서,상기 제 1 부분은 제 1 용융 온도를 가지며, 상기 제 2 부분은 상기 제 1 용융 온도보다 낮은 제 2 용융 온도를 갖는 것을 특징으로 하는 메모리 셀.
- 제 25 항에 있어서,상기 제 1 부분 및 상기 제 2 부분 각각은 Ge, Sb, Te, Ga, As, In, Se 및 S 중 1 이상을 포함하는 것을 특징으로 하는 메모리 셀.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/265,377 | 2005-11-02 | ||
| US11/265,377 US7973384B2 (en) | 2005-11-02 | 2005-11-02 | Phase change memory cell including multiple phase change material portions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070047724A true KR20070047724A (ko) | 2007-05-07 |
| KR100856505B1 KR100856505B1 (ko) | 2008-09-04 |
Family
ID=37698169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060107906A KR100856505B1 (ko) | 2005-11-02 | 2006-11-02 | 다중 상 변화 물질 부분들을 포함하는 상 변화 메모리 셀및 이의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7973384B2 (ko) |
| EP (1) | EP1783844B1 (ko) |
| KR (1) | KR100856505B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822808B1 (ko) * | 2006-11-02 | 2008-04-17 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7884347B2 (en) | 2008-07-17 | 2011-02-08 | Electronics And Telecommunications Research Institute | Phase-change memory device and method of fabricating the same |
| KR101020683B1 (ko) * | 2007-12-10 | 2011-03-11 | 한국전자통신연구원 | 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자 |
| US7989793B2 (en) | 2007-12-10 | 2011-08-02 | Electronics And Telecommunications Research Institute | Electrical device using phase change material, phase change memory device using solid state reaction and method for fabricating the same |
| KR20200097358A (ko) * | 2018-02-09 | 2020-08-18 | 마이크론 테크놀로지, 인크 | 메모리 디바이스 도펀트-조절 에칭 |
| US11545625B2 (en) | 2018-02-09 | 2023-01-03 | Micron Technology, Inc. | Tapered memory cell profiles |
| US11735261B2 (en) | 2017-04-28 | 2023-08-22 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
| US12082513B2 (en) | 2018-02-09 | 2024-09-03 | Micron Technology, Inc. | Memory cells with asymmetrical electrode interfaces |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767992B2 (en) * | 2005-08-09 | 2010-08-03 | Ovonyx, Inc. | Multi-layer chalcogenide devices |
| US7786460B2 (en) * | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7459717B2 (en) * | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7723712B2 (en) * | 2006-03-17 | 2010-05-25 | Micron Technology, Inc. | Reduced power consumption phase change memory and methods for forming the same |
| US8896045B2 (en) * | 2006-04-19 | 2014-11-25 | Infineon Technologies Ag | Integrated circuit including sidewall spacer |
| US7663909B2 (en) | 2006-07-10 | 2010-02-16 | Qimonda North America Corp. | Integrated circuit having a phase change memory cell including a narrow active region width |
| KR20080055508A (ko) * | 2006-12-15 | 2008-06-19 | 삼성전자주식회사 | 한 층에서 다른 결정 격자 구조를 갖는 상변화층 및 그형성 방법과 Ｔｉ 확산 방지 수단을 구비하는 상변화메모리 소자 및 그 제조 방법 |
| US7456460B2 (en) * | 2007-01-29 | 2008-11-25 | International Business Machines Corporation | Phase change memory element and method of making the same |
| US7462858B2 (en) * | 2007-01-29 | 2008-12-09 | International Business Machines Corporation | Fabrication of phase change memory element with phase-change electrodes using conformal deposition |
| KR100810617B1 (ko) * | 2007-02-09 | 2008-03-06 | 삼성전자주식회사 | 멀티 비트 상전이 메모리소자 및 그 제조방법 |
| KR100819560B1 (ko) * | 2007-03-26 | 2008-04-08 | 삼성전자주식회사 | 상전이 메모리소자 및 그 제조방법 |
| US7704788B2 (en) * | 2007-04-06 | 2010-04-27 | Samsung Electronics Co., Ltd. | Methods of fabricating multi-bit phase-change memory devices and devices formed thereby |
| US7812333B2 (en) * | 2007-06-28 | 2010-10-12 | Qimonda North America Corp. | Integrated circuit including resistivity changing material having a planarized surface |
| US7964861B2 (en) * | 2007-11-06 | 2011-06-21 | Ovonyx, Inc. | Method and apparatus for reducing programmed volume of phase change memory |
| US7852658B2 (en) * | 2008-03-14 | 2010-12-14 | Micron Technology, Inc. | Phase change memory cell with constriction structure |
| WO2009122347A2 (en) | 2008-04-01 | 2009-10-08 | Nxp B.V. | Multiple bit phase change memory cell |
| WO2009130668A1 (en) * | 2008-04-21 | 2009-10-29 | Nxp B.V. | Phase-change-material memory with multibit memory cells and method for fabricating the same |
| US7701750B2 (en) * | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| KR20090117103A (ko) * | 2008-05-08 | 2009-11-12 | 삼성전자주식회사 | 상변화 메모리 장치 |
| US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US8124950B2 (en) * | 2008-08-26 | 2012-02-28 | International Business Machines Corporation | Concentric phase change memory element |
| US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| KR20100058909A (ko) * | 2008-11-25 | 2010-06-04 | 삼성전자주식회사 | 가변저항 메모리 소자의 형성방법 |
| US8148707B2 (en) * | 2008-12-30 | 2012-04-03 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for TSLAGS material |
| US8386883B2 (en) * | 2009-02-24 | 2013-02-26 | International Business Machines Corporation | Lengthening life of a limited life memory |
| US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8138056B2 (en) | 2009-07-03 | 2012-03-20 | International Business Machines Corporation | Thermally insulated phase change material memory cells with pillar structure |
| KR20110015934A (ko) * | 2009-08-10 | 2011-02-17 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이의 프로그램 방법 |
| DE102010061572A1 (de) | 2009-12-29 | 2011-07-14 | Samsung Electronics Co., Ltd., Kyonggi | Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung |
| US8426242B2 (en) | 2011-02-01 | 2013-04-23 | Macronix International Co., Ltd. | Composite target sputtering for forming doped phase change materials |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| JP5611903B2 (ja) * | 2011-08-09 | 2014-10-22 | 株式会社東芝 | 抵抗変化メモリ |
| US8932901B2 (en) | 2011-10-31 | 2015-01-13 | Macronix International Co., Ltd. | Stressed phase change materials |
| FR2995443B1 (fr) * | 2012-09-10 | 2014-09-26 | St Microelectronics Crolles 2 | Cellule memoire a changement de phase |
| US9059130B2 (en) | 2012-12-31 | 2015-06-16 | International Business Machines Corporation | Phase changing on-chip thermal heat sink |
| CN104966717B (zh) | 2014-01-24 | 2018-04-13 | 旺宏电子股份有限公司 | 一种存储器装置及提供该存储器装置的方法 |
| US9627612B2 (en) * | 2014-02-27 | 2017-04-18 | International Business Machines Corporation | Metal nitride keyhole or spacer phase change memory cell structures |
| KR20150108176A (ko) * | 2014-03-17 | 2015-09-25 | 에스케이하이닉스 주식회사 | 상변화층을 구비한 반도체 집적 회로 장치의 제조방법 |
| KR102212377B1 (ko) | 2014-06-16 | 2021-02-04 | 삼성전자주식회사 | 상변화 메모리 소자의 제조 방법 |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| WO2018056963A1 (en) * | 2016-09-21 | 2018-03-29 | Intel Corporation | Conductive bridge random access memory (cbram) devices with graded conductivity electrolyte layer |
| US10693065B2 (en) | 2018-02-09 | 2020-06-23 | Micron Technology, Inc. | Tapered cell profile and fabrication |
| US10454025B1 (en) * | 2018-06-13 | 2019-10-22 | International Business Machines Corporation | Phase change memory with gradual resistance change |
| KR20200022945A (ko) * | 2018-08-24 | 2020-03-04 | 삼성전자주식회사 | 가변 저항 메모리 장치 |
| KR102549544B1 (ko) * | 2018-09-03 | 2023-06-29 | 삼성전자주식회사 | 메모리 장치 |
| US11367833B2 (en) * | 2018-09-28 | 2022-06-21 | Intel Corporation | Memory cells having increased structural stability |
| CN112310278B (zh) * | 2019-07-31 | 2024-03-08 | 华邦电子股份有限公司 | 可变电阻式内存及其制造方法 |
| US11380843B2 (en) | 2020-02-13 | 2022-07-05 | International Business Machines Corporation | Phase change memory using multiple stacks of PCM materials |
| US11683998B2 (en) | 2021-03-22 | 2023-06-20 | International Business Machines Corporation | Vertical phase change bridge memory cell |
| US11957068B2 (en) * | 2021-05-27 | 2024-04-09 | Micron Technology, Inc. | Memory cells with sidewall and bulk regions in vertical structures |
| US11903333B2 (en) * | 2021-05-27 | 2024-02-13 | Micron Technology, Inc. | Sidewall structures for memory cells in vertical structures |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177475A (en) * | 1977-10-31 | 1979-12-04 | Burroughs Corporation | High temperature amorphous memory device for an electrically alterable read-only memory |
| US5534712A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
| US6507061B1 (en) * | 2001-08-31 | 2003-01-14 | Intel Corporation | Multiple layer phase-change memory |
| AU2002362662A1 (en) * | 2001-10-09 | 2003-04-22 | Axon Technologies Corporation | Programmable microelectronic device, structure, and system, and method of forming the same |
| DE60220245D1 (de) * | 2002-01-17 | 2007-07-05 | St Microelectronics Srl | Integriertes Widerstandselement, Phasenwechsel Speicherelement mit solchem Widerstandselement, und Verfahren zu seiner Herstellung |
| US6849868B2 (en) * | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
| US6579760B1 (en) * | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
| US6856002B2 (en) * | 2002-08-29 | 2005-02-15 | Micron Technology, Inc. | Graded GexSe100-x concentration in PCRAM |
| KR20040047272A (ko) * | 2002-11-29 | 2004-06-05 | 삼성전자주식회사 | 상전이형 반도체 메모리 장치 |
| US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
| US6838692B1 (en) * | 2003-06-23 | 2005-01-04 | Macronix International Co., Ltd. | Chalcogenide memory device with multiple bits per cell |
| US7893419B2 (en) * | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
| US7381611B2 (en) * | 2003-08-04 | 2008-06-03 | Intel Corporation | Multilayered phase change memory |
| US6927410B2 (en) * | 2003-09-04 | 2005-08-09 | Silicon Storage Technology, Inc. | Memory device with discrete layers of phase change memory material |
| US7485891B2 (en) * | 2003-11-20 | 2009-02-03 | International Business Machines Corporation | Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory |
| KR20050059855A (ko) * | 2003-12-15 | 2005-06-21 | 삼성전자주식회사 | 상전이 메모리소자 및 그 제조방법 |
| KR100568543B1 (ko) * | 2004-08-31 | 2006-04-07 | 삼성전자주식회사 | 작은 접점을 갖는 상변화 기억 소자의 제조방법 |
| US7372725B2 (en) * | 2005-08-15 | 2008-05-13 | Infineon Technologies Ag | Integrated circuit having resistive memory |
-
2005
- 2005-11-02 US US11/265,377 patent/US7973384B2/en not_active Expired - Fee Related
-
2006
- 2006-10-17 EP EP06021708A patent/EP1783844B1/en not_active Not-in-force
- 2006-11-02 KR KR1020060107906A patent/KR100856505B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100822808B1 (ko) * | 2006-11-02 | 2008-04-17 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR101020683B1 (ko) * | 2007-12-10 | 2011-03-11 | 한국전자통신연구원 | 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자 |
| US7989793B2 (en) | 2007-12-10 | 2011-08-02 | Electronics And Telecommunications Research Institute | Electrical device using phase change material, phase change memory device using solid state reaction and method for fabricating the same |
| US7884347B2 (en) | 2008-07-17 | 2011-02-08 | Electronics And Telecommunications Research Institute | Phase-change memory device and method of fabricating the same |
| US11735261B2 (en) | 2017-04-28 | 2023-08-22 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
| KR20200097358A (ko) * | 2018-02-09 | 2020-08-18 | 마이크론 테크놀로지, 인크 | 메모리 디바이스 도펀트-조절 에칭 |
| US11545625B2 (en) | 2018-02-09 | 2023-01-03 | Micron Technology, Inc. | Tapered memory cell profiles |
| US11800816B2 (en) | 2018-02-09 | 2023-10-24 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
| US12082513B2 (en) | 2018-02-09 | 2024-09-03 | Micron Technology, Inc. | Memory cells with asymmetrical electrode interfaces |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1783844A2 (en) | 2007-05-09 |
| US20070097739A1 (en) | 2007-05-03 |
| US7973384B2 (en) | 2011-07-05 |
| EP1783844B1 (en) | 2012-09-26 |
| EP1783844A3 (en) | 2010-12-08 |
| KR100856505B1 (ko) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100856505B1 (ko) | 다중 상 변화 물질 부분들을 포함하는 상 변화 메모리 셀및 이의 제조 방법 | |
| US8084799B2 (en) | Integrated circuit with memory having a step-like programming characteristic | |
| US7973301B2 (en) | Low power phase change memory cell with large read signal | |
| US7417245B2 (en) | Phase change memory having multilayer thermal insulation | |
| US7688618B2 (en) | Integrated circuit having memory having a step-like programming characteristic | |
| EP1780814B1 (en) | Phase change memory cell | |
| EP1881542B1 (en) | Phase change memory cell including nanocomposite insulator | |
| US20080019257A1 (en) | Integrated circuit with resistivity changing material having a step-like programming characteristitic | |
| US8189372B2 (en) | Integrated circuit including electrode having recessed portion | |
| US20070267620A1 (en) | Memory cell including doped phase change material | |
| US8003971B2 (en) | Integrated circuit including memory element doped with dielectric material | |
| US7759770B2 (en) | Integrated circuit including memory element with high speed low current phase change material | |
| KR20080045070A (ko) | 측벽 콘택을 갖는 상 변화 메모리 셀 | |
| US8039299B2 (en) | Method for fabricating an integrated circuit including resistivity changing material having a planarized surface | |
| US8189374B2 (en) | Memory device including an electrode having an outer portion with greater resistivity | |
| KR20060127808A (ko) | 링 콘택트들을 구비한 상 변화 메모리 셀 | |
| US7671353B2 (en) | Integrated circuit having contact including material between sidewalls | |
| US7939817B2 (en) | Integrated circuit including memory element with spatially stable material | |
| JP2009266316A (ja) | メモリ装置、電子機器、相変化メモリ素子への記録方法 | |
| EP4187540A1 (en) | Phase change memory device with improved retention characteristics and related method | |
| US8009468B2 (en) | Method for fabricating an integrated circuit including memory element with spatially stable material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120817 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140814 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |