KR20070044933A - 반도체 소자의 층간절연막 형성방법 - Google Patents

반도체 소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR20070044933A
KR20070044933A KR1020050101261A KR20050101261A KR20070044933A KR 20070044933 A KR20070044933 A KR 20070044933A KR 1020050101261 A KR1020050101261 A KR 1020050101261A KR 20050101261 A KR20050101261 A KR 20050101261A KR 20070044933 A KR20070044933 A KR 20070044933A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
forming
concentration
mol
Prior art date
Application number
KR1020050101261A
Other languages
English (en)
Inventor
노일철
김춘환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050101261A priority Critical patent/KR20070044933A/ko
Publication of KR20070044933A publication Critical patent/KR20070044933A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 층간절연막 형성방법은, 반도체 기판 상에 게이트 스택을 형성하는 단계; 반도체 기판 전면에 500-600torr의 압력에서 소스가스를 공급하여 제1 층간절연막을 형성하는 단계; 및 제1 층간절연막 위에 제2 층간절연막을 형성하는 단계를 포함한다.
층간절연막, 보이드, BPSG

Description

반도체 소자의 층간절연막 형성방법{Method for fabricating interlayer dielectric in semiconductor device}
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 층간절연막 형성방법 및 그 문제점을 설명하기 위해 나타내보인 도면들이다.
도 3 내지 도 7은 본 발명에 따른 반도체 소자의 층간절연막 형성방법을 설명하기 위해 나타내보인 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 반도체 기판 400 : 게이트스택
420 : 제1 층간절연막 440 : 제2 층간절연막
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 층간절연막 내부에 발생하는 보이드 및 심이 잔류하는 것을 방지할 수 있는 반도체 소자의 층간절연막 형성방법에 관한 것이다.
최근 반도체 소자가 고집적화되면서 디자인 룰(Design rule)이 점점 작아짐에 따라, 도전막 패턴들 사이의 간격도 점점 좁아지고 있다. 이에 따라 도전막 패 턴들을 덮는 층간절연막(ILD; Inter Layer Dielectric)이 도전막 패턴들 사이에 완전히 채워지도록 하는 갭필(gap-fill)의 중요성이 증대되고 있다.
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 층간절연막 형성방법 및 그 문제점을 설명하기 위해 나타내보인 도면들이다.
먼저 도 1을 참조하면, 반도체기판(100)에 소자분리막(110)을 형성하여 활성영역을 한정한다. 다음에 반도체 기판(100)전면에 게이트절연막패턴(120), 게이트도전막패턴(130), 금속막패턴(140) 및 하드마스크막패턴(150)이 순차적으로 적층되어 이루어지는 게이트스택(160)을 형성한다. 그리고 게이트스택(160)의 위에 스페이서막(170)을 형성한다.
다음에 도 2를 참조하면, 비록 도면에 도시하지는 않았지만, 비트라인과 스토리지노드를 트랜지스터와 연결하기 위한 랜딩플러그 형성시, 상기 랜딩플러그 간의 절연을 위해 반도체 기판(100) 전면에 층간절연막(180)을 형성한다. 이때, 층간절연막(180)은 낮은 온도에서도 리플로우(reflow) 특성이 좋은 BPSG(Boron Phosphorus Silicate Glass)물질이 많이 사용되고 있으며, 화학적 기상증착(CVD)방법을 이용하여 한 단계(1-step)로 형성한다.
그러나 반도체 소자가 고집적화되면서 소자가 점점 축소됨에 따라 게이트스택 사이의 공간이 좁아져서 종횡비(aspect ratio)가 커지게 되었다. 이렇게 종횡비가 커지게 되면서 한 단계로 층간절연막(180)을 증착할 경우, 증착 단계를 진행하는 동안에 층간절연막(180) 내부에 보이드(void) 또는 심(seam)(190)이 발생하는 문제가 있었다. 이렇게 발생한 보이드 또는 심(190)을 제거하기 위해 어닐(anneal) 공정을 진행하고 있지만 소자의 축소로 인해 종횡비가 점점 더 커지게 되면서 상기 어닐 공정만으로 제거되지 않고 층간절연막(180) 내부에 보이드 또는 심(190)이 잔류하게 된다. 이렇게 층간절연막(180) 내부에 잔류하는 보이드 또는 심(190)은 후속 공정에서 랜딩플러그를 형성할 경우, 랜딩플러그 간의 브릿지(bridge)가 발생하는 문제를 유발시킨다. 또한, 랜딩플러그를 형성하기 위해 콘택홀 형성할 경우, 상기 콘택홀이 트랜지스터까지 형성되지 않는 낫 오픈(not open) 현상이 발생하게 되어 소자의 불량을 유발시키는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 층간절연막 형성시 발생하는 보이드를 억제하기 위해 층간절연막 형성과정을 개선하여 갭필을 필요로 하는 두께 구간에서의 플로우 특성을 향상시켜 높은 종횡비를 갖는 게이트 라인에 적용하여 보이드 형성을 억제할 수 있는 반도체 소자의 층간절연막 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 층간절연막 형성방법은, 반도체 기판 상에 게이트 스택을 형성하는 단계; 상기 반도체 기판 전면에 500-600torr의 압력에서 소스가스를 공급하여 제1 층간절연막을 형성하는 단계; 및 상기 제1 층간절연막 위에 제2 층간절연막을 형성하는 단계를 포함한다.
본 발명에 있어서, 제1 및 제2 층간절연막은 대기압이하 화학적 기상증착 (SACVD)방법을 이용하여 형성할 수 있다.
상기 소스가스는, 보론(B) 및 포스포러스(P)를 포함할 수 있다.
상기 제1 및 제2 층간절연막은 트리에틸보레이트(TEB) 및 트리에틸포스페이트(TEPO)를 포함하는 소스가스를 이용하여 형성할 수 있다.
상기 보론(B)은 23-27 mol%의 농도로 주입하는 것이 바람직하다.
상기 포스포러스(P)는 6-8 mol%의 농도로 주입하는 것이 바람직하다.
상기 제1 층간절연막은 1000-1300Å의 두께를 갖도록 형성하는 것이 바람직하다.
상기 제2 층간절연막은, 150-250 torr의 압력에서 붕소(B)는 17-21 mol%의 농도로 주입하고, 인(P)은 7-9 mol%의 농도로 주입하는 것이 바람직하다.
상기 제2 층간절연막은 4700-5000Å의 두께로 형성하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 3 내지 도 7은 본 발명에 따른 반도체 소자의 층간절연막 형성방법을 설명하기 위해 나타내보인 도면들이다.
먼저 도 3을 참조하면, 반도체 기판(300)에 소자분리막(310)을 형성하여 활 성영역을 한정한다. 다음에 반도체 기판(300) 전면에 게이트절연막(320), 게이트도전막(330), 금속실리사이드막(340) 및 하드마스크막(350)을 순차적으로 형성한다. 여기서 게이트절연막(320)은 산화막으로 형성할 수 있고, 게이트도전막(330)은 폴리실리콘막으로 형성할 수 있다. 또한, 금속실리사이드막(340)은 텅스텐실리사이드막으로 형성할 수 있고 하드마스크막(350)은 질화막으로 형성할 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 이와 유사한 다른 막으로 이루어질 수도 있다.
다음에 도 4를 참조하면, 소정의 패터닝공정을 수행하여 게이트절연막패턴(360), 게이트도전막패턴(370), 금속실리사이드막패턴(380) 및 하드마스크막패턴(390)이 순차적으로 배치되는 게이트스택(400)을 형성한다. 구체적으로 상기 게이트스택(400)을 형성하기 위하여, 먼저 하드마스크막(350) 위에 감광막패턴(도시하지 않음)을 형성한다. 이 감광막패턴은 하드마스크막(350)의 일부표면을 노출시키는 개구부를 갖는다. 다음에 상기 감광막패턴을 마스크로 한 식각 공정을 진행하여 하드마스크막(350), 금속실리사이드막(340), 게이트도전막(330) 및 게이트절연막(320)의 노출부분을 순차적으로 제거한다. 그리고 감광막패턴을 통상의 방법, 예컨대 애싱(ashing)공정을 통해 제거한다. 상기 게이트스택(400)을 형성한 후, 반도체 기판(300)의 노출면 및 게이트스택(400) 위에 스페이서막(410)을 형성한다. 여기서 스페이서막(410)은 절연막, 예를 들어 질화막 또는 산화막 가운데 하나를 이용하여 형성할 수 있다.
다음에 도 5를 참조하면, 게이트스택(400)을 포함하는 반도체 기판(300) 전면에 제1 층간절연막(420)을 형성한다. 여기서 제1 층간절연막(420)은 대기압이하 화학적 기상증착(SACVD; Sub-atmosphere chemical vapor deposition)방법을 이용하여 1000-1300Å의 두께로 형성할 수 있다. 이를 위해 도 4의 구조체를 증착장비에 로딩한 후, 트리에틸보레이트(TEB; Tri-Ethyl-Borate) 및 트리에틸포스페이트(TEPO; Tri-Ethyl-Phosphate)를 포함하는 소스가스를 공급한다.
이때, 증착압력은 높은 압력, 예를 들어 대기압보다는 낮지만 저압 공정의 화학적 기상증착(LPCVD)방법보다는 높은 압력인 500-600 torr의 압력에서 진행할 수 있다. 또한, 소스가스의 불순물, 예를 들어 트리에틸보레이트(TEB)내의 보론(B)은 23-27 mol%의 농도로 주입하고, 트리에틸포스페이트 내의 포스포러스(P)는 6-8 mol%의 농도로 주입하는 것이 바람직하다. 여기서 보론(B)은 종래 기술에서 통상적으로 약 19 mol%의 농도를 주입하던 것을 23-27 mol%로 주입하여 소스가스 내 보론(B)의 주입 농도를 높인다. 이렇게 소스가스 내의 보론(B) 농도가 높아지면, 후속 어닐 공정을 통한 평탄화 공정을 진행할 때, 플로우(flow) 특성이 개선되면서 층간절연막 내부에 보이드(void) 및 심(seam)이 발생하는 것을 억제할 수 있다. 또한, 종래 기술에서 대략 200 torr의 증착 압력에서 증착단계를 진행하는 것보다 상대적으로 높은 압력, 예를 들어 500-600 torr 의 압력에서 진행하게 되면서 증착률(deposition rate)이 감소하여 게이트스택 간 공간의 스텝 커버리지(step coverage)가 향상되면서 층간절연막 내의 심(seam)(430)의 크기를 감소시킬 수 있다.
다음에 도 6을 참조하면, 제1 층간절연막(420) 위에 제2 층간절연막(440)을 형성한다. 여기서 제2 층간절연막(440)은 대기압이하 화학적 기상증착(SACVD)방법 을 이용하여 4700-5000Å의 두께로 형성할 수 있다. 이를 위해 도 5의 구조체 상에 트리에틸보레이트(TEB) 및 트리에틸포스페이트(TEPO)를 포함하는 소스가스를 공급한다. 이때, 제2 층간절연막(440)은 제1 층간절연막(420)을 형성할 때보다 상대적으로 낮은 증착압력인 150-250 torr의 압력에서 형성할 수 있다. 또한, 소스가스의 불순물, 예를 들어 트리에틸보레이트(TEB)내의 보론(B)은 17-21 mol%의 농도로 주입하고, 트리에틸포스페이트 내의 포스포러스(P)는 7-9 mol%의 농도로 주입하는 것이 바람직하다. 이 경우 제2 층간절연막(440)은 막의 단차를 개선하기 위한 증착으로서 제1 층간절연막(420)보다 상대적으로 낮은 증착압력에서 증착을 진행하여 높은 증착속도로 제2 층간절연막(440)을 형성한다. 또한, 또한 소스가스 내 보론(B)의 주입 농도를 17-21 mol%로 유지하여 후속의 랜딩플러그 컨택홀 형성시 종래와 같은 화합물에 의한 습식 식각속도를 유지함으로써 랜딩플러그 컨택홀 형성시 발생하는 컨택홀 확장에 의한 브릿지(bridge) 현상을 방지할 수 있다. 또한, 후속 공정에서 단차를 감소시키기 위한 화학적 기계적 연마(CMP; Chemical mechanical polishing)방법을 진행할 때 제거 속도(removal rate)를 유지하여 과도 연마에 의해 소자가 열화되는 것을 방지할 수 있다.
다음에 도 7을 참조하면, 반도체 기판(300) 상에 어닐공정을 진행하여 제1 층간절연막(420) 상의 보이드 및 심(430)을 제거하여 층간절연막(450)을 형성한다. 여기서 어닐공정은 대략 850℃의 온도에서 약 30분 동안 진행할 수 있다.
다음에 비록 도면에 도시하지는 않았지만, 상기 층간절연막(450) 상에 랜딩플러그 콘택홀을 형성하고, 도전물질을 매립한 후, 화학적 기계적 연막(CMP) 공정 을 진행하여 비트라인과 스토리지노드를 트랜지스터와 연결하기 위한 랜딩플러그를 형성한다.
본 발명은, 층간절연막 형성시 종래 기술에서는 증착 단계를 한 단계로 진행하던 것을 두 단계로 나누어 진행하고, 스텝 커버리지가 좋은 높은 압력에서 공정을 진행하며, 소스가스의 불순물 주입 농도를 높여 후속 어닐 공정시 플로우 특성을 향상시킴으로써 높은 종횡비를 갖는 게이트 스택 상에 보이드 및 심이 생성되는 것을 억제시킬 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 층간절연막 형성방법에 의하면, 층간절연막 형성시 증착 단계를 두 단계로 나누어 높은 압력에서 불순물의 주입 농도를 높여서 층간절연막을 형성함으로써 보이드 및 심이 생성되는 것을 억제할 수 있다.

Claims (9)

  1. 반도체 기판 상에 게이트 스택을 형성하는 단계;
    상기 반도체 기판 전면에 500-600torr의 압력에서 소스가스를 공급하여 제1 층간절연막을 형성하는 단계; 및
    상기 제1 층간절연막 위에 제2 층간절연막을 형성하는 단계를 포함하는 반도체 소자의 층간절연막 형성방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 층간절연막은 대기압이하 화학적 기상증착(SACVD)방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  3. 제1항에 있어서,
    상기 소스가스는, 보론(B) 및 포스포러스(P)를 포함하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  4. 제1항에 있어서,
    상기 제1 및 제2 층간절연막은 트리에틸보레이트(TEB) 및 트리에틸포스페이트(TEPO)를 포함하는 소스가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  5. 제3항에 있어서,
    상기 보론(B)은 23-27 mol%의 농도로 주입하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  6. 제3항에 있어서,
    상기 포스포러스(P)는 6-8 mol%의 농도로 주입하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  7. 제1항에 있어서,
    상기 제1 층간절연막은 1000-1300Å의 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  8. 제1항에 있어서,
    상기 제2 층간절연막은, 150-250 torr의 압력에서 붕소(B)는 17-21 mol%의 농도로 주입하고, 인(P)은 7-9 mol%의 농도로 주입하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
  9. 제1항에 있어서,
    상기 제2 층간절연막은 4700-5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 층간절연막 형성방법.
KR1020050101261A 2005-10-26 2005-10-26 반도체 소자의 층간절연막 형성방법 KR20070044933A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050101261A KR20070044933A (ko) 2005-10-26 2005-10-26 반도체 소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050101261A KR20070044933A (ko) 2005-10-26 2005-10-26 반도체 소자의 층간절연막 형성방법

Publications (1)

Publication Number Publication Date
KR20070044933A true KR20070044933A (ko) 2007-05-02

Family

ID=38270933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101261A KR20070044933A (ko) 2005-10-26 2005-10-26 반도체 소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR20070044933A (ko)

Similar Documents

Publication Publication Date Title
US8592326B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
KR101426483B1 (ko) 반도체 장치의 제조 방법
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
US7033945B2 (en) Gap filling with a composite layer
US6995056B2 (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US7902037B2 (en) Isolation structure in memory device and method for fabricating the same
US20090191687A1 (en) Method of filling a trench and method of forming an isolating layer structure using the same
KR20000052287A (ko) 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US7365000B2 (en) Method for fabricating semiconductor device
US20050023634A1 (en) Method of fabricating shallow trench isolation structure and microelectronic device having the structure
US20090004839A1 (en) Method for fabricating an interlayer dielectric in a semiconductor device
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
US20120220130A1 (en) Method for fabricating semiconductor device
KR101082090B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100646524B1 (ko) 반도체 장치 제조 방법
KR20070044933A (ko) 반도체 소자의 층간절연막 형성방법
KR20060134340A (ko) 반도체 소자의 컨택홀 형성방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100762243B1 (ko) 반도체 소자의 제조방법
KR100677990B1 (ko) 반도체 소자의 제조 방법
KR20080002613A (ko) 반도체 소자의 소자분리 형성방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination