KR20070039600A - 광 보호 수단을 포함하는 칩 및 그 제조 방법 - Google Patents

광 보호 수단을 포함하는 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR20070039600A
KR20070039600A KR1020077004316A KR20077004316A KR20070039600A KR 20070039600 A KR20070039600 A KR 20070039600A KR 1020077004316 A KR1020077004316 A KR 1020077004316A KR 20077004316 A KR20077004316 A KR 20077004316A KR 20070039600 A KR20070039600 A KR 20070039600A
Authority
KR
South Korea
Prior art keywords
chip
integrated circuit
dielectric
mirror coating
dielectric mirror
Prior art date
Application number
KR1020077004316A
Other languages
English (en)
Inventor
크리스티안 젠즈
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070039600A publication Critical patent/KR20070039600A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Light Receiving Elements (AREA)

Abstract

집적 회로(2)를 갖는 칩(1)의 경우에, 적어도 두 개의 유전체층(6, 7, .... H, L, H)을 포함하는 유전체 미러 코팅(3)이 칩(1)의 표면의 적어도 일부분 상에 적어도 하나의 집적 회로(2)를 위한 광 보호 수단으로서 도포된다.

Description

광 보호 수단을 포함하는 칩 및 그 제조 방법{CHIP WITH LIGHT PROTECTION LAYER}
본 발명은 적어도 하나의 집적 회로 및 적어도 하나의 집적 회로를 위한 광 보호 수단을 갖는 칩에 관한 것이다.
본 발명은 또한 적어도 하나의 집적 회로 및 상기 적어도 하나의 집적 회로를 위한 광 보호 수단을 갖는 칩의 제조 방법에 관한 것이다.
칩에 사용되는 반도체는 일반적으로 광전 효과에 의해 높은 광 감도를 갖기 때문에, 일반적으로 칩을 광으로부터 보호할 필요가 있다.
사용된 반도체 재료로 인해, 칩에서 발생할 수 있는 문제로, 칩의 기능이 근본적으로 영향을 받거나 또는 심지어 UV, VIS 및 IR 범위에서의 소량의 광이 보호되지 않은 표면에 입사하는 것에 의해 발생된 전하로 인해, 칩의 기능이 실질적으로 발휘될 수 없는 경우가 있다. 또한, 특정 파장의 광으로 조사하여, 칩을 해킹하기 위해 보안 칩에 사용되는 것과 같은 소정의 보안 회로가 작동하지 않게 하는 것도 가능하다. 이러한 이유로 칩은 일반적으로 광에 대한 보호를 담당하는 광 보 호층을 갖는다. 이러한 광 보호층은 흔히 칩의 최종층으로서 도포되는 블랙 에폭시 코팅에 의해 이루어진다. 광 보호는 이 경우에 에폭시 수지와 혼합되는 탄소 입자들, 착색제(colorant) 또는 안료(pigment)로 달성되므로, 광을 충분히 흡수하기 위해서 소정의 최소 층 두께가 요구된다. 그러나, 이러한 에폭시 코팅은 칩의 전체 두께를 너무 크게 하기 때문에, FRID(radio frequency identification) 응용기기에 사용되는 것과 같은 매우 얇은 칩을 구현하는 데에는 적합하지 않은 두께를 갖고 있다. 또한, 많은 경우에 있어서, 첨가된 착색제가 상당히 높은 비율의 이온을 갖고 있기 때문에, 부식 문제의 위험이 있다. 이러한 부식 문제를 방지하기 위해, 고순도의 착색제가 사용될 수 있지만, 이들은 제조에 필요한 복잡한 정제 공정을 거쳐야 하기 때문에 매우 비싸다. 또한, 예를 들어 습식 화학적 방법과 같은 종래의 광 보호층의 제조에 사용된 재료 및 방법은 칩 생성 공정에서 오염의 위험을 나타내고 있기 때문에, 대부분의 경우에 광 보호층의 도포는 칩 생성 공정에 통합될 수 없고, 칩의 실제 제조와 별도로 수행되어야 한다는 문제가 있다.
DE 198 40 251 A에는 처음에 언급한 유형의 칩을 개시하고 있는데, 이 칩은 전면 및 후면을 갖는 반도전성 기판으로부터 제조되며, 집적 회로는 전면에 형성된다. 또한, 전면에는 집적 회로가 형성되는 영역 위로 연장되는 광 보호층이 제공된다. 이 경우, 광 보호층은 예를 들어 고 도전성의 실리사이드와 같은 실리콘보다 더 작은 밴드 갭을 갖는 금속 또는 반도체 재료를 포함한다.
그러나, 공지되어 있는 칩의 경우, 광 보호층을 생성하는데 사용된 도전 재료가 기생 캐패시턴스를 발생시켜, 칩의 동작 모드가 손상될 위험을 일으키는 문제 점을 갖고 있는 것으로 밝혀졌다. 작은 크기로 인해, 이것은 RFID 응용기기에 대해 특별히 표시된 정도까지 적용된다.
본 발명의 목적은 첫 번째 단락에서 언급한 유형의 칩의 경우 및 두 번째 단락에 개시한 유형의 방법의 경우에 발생하는 전술한 문제점을 회피하고, 개선된 칩 및 개선된 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 적어도 하나의 집적 회로와 상기 적어도 하나의 집적 회로를 위한 광 보호 수단을 포함하는 칩으로서, 적어도 두 개의 유전체층을 갖는 유전체 미러 코팅이 상기 칩의 표면의 적어도 일부분 상에 광 보호 수단으로서 도포되어 있는 칩을 제공한다.
상기 목적을 달성하기 위해, 본 발명은 적어도 하나의 집적 회로와 상기 적어도 하나의 집적 회로를 위한 광 보호 수단을 갖는 칩의 제조 방법으로서, 상기 칩의 표면의 적어도 일부 상에 광 보호 수단으로서 유전체 미러 코팅을 도포하고, 유전체 미러 코팅을 제조하기 위해 높은 굴절율을 갖는 적어도 하나의 유전체층과 낮은 굴절율을 갖는 유전체층을 상기 칩에 도포하는 칩 제조 방법을 제공한다.
본 발명에 따른 특징에 의해 얻어지는 이점은 적어도 하나의 집적 회로의 동작 모드에 악영향을 주지 않으면서, 칩, 심지어 매우 평탄한 칩의 적어도 하나의 집적 회로에 대해 매우 간단하고 비용면에서 효율적인 방식으로 입사광에 대한 최적의 보호를 달성할 수 있다는 것이다. 수 ㎛ 두께의 층에서도, 유전체 미러 코팅은 매우 높은 반사도를 가능하게 하며, 따라서 매우 큰 스펙트럼 대역폭에 걸쳐 이루어질 수 있는 입사광 방사에 대해 칩의 하부층을 매우 양호하게 보호할 수 있다. 또한, 본 발명에 따른 해결책은 광 보호 수단의 특성이 소정의 광 보호 요건에 따라 매우 간단한 방식으로 설계되도록 할 수 있다. 따라서, 유전체 미러 코팅의 각 유전체층의 최적의 두께를 규정함으로써, 반사성이 가장 큰 바람직한 스펙트럼 범위가 조정될 수 있다. 또한, 유전체 미러 코팅을 생성하기 위하여 유전체를 사용하면, 이들 유전체 재료가 통상의 칩 제조 공정과 호환될 수 있기 때문에, 유전체 미러 코팅의 도포가 칩 제조 공정에 간단한 방식으로 통합될 수 있다는 이점이 있다.
청구항 2 및 청구항 6의 특징에 따른 장점은, 적어도 하나의 집적 회로가 광의 영향에 바로 노출되는 칩의 면에서 최적의 광 보호가 이루어진다는 것이다. 또한, 기계적 및 화학적 영향에 대한 집적 회로의 추가적인 패시베이션이 유전체 미러 코팅에 의해 수행되기 때문에, 이들 작업이 필요치 않을 수 있다는 이점이 얻어진다.
그러나, 청구항 3 및 청구항 7에 따른 특징이 제공되면 특히 바람직한 것으로 판명되었다. 그 이점은, 필립 칩 응용의 경우에도, 본 발명에 따른 칩에 대해 매우 효과적인 광 보호가 이루어진다는 것이다.
청구항 4 및 8에 따른 특징에 의하면, 유전체 미러 코팅의 최외곽층이 공기 또는 이와 유사하게 낮은 굴절율을 갖는 다른 매체와 인접하면, 매우 양호한 반사 동작이 이루어질 수 있다는 장점이 얻어진다.
본 발명의 상기 및 다른 측면들은 예로서 이하에 설명하는 실시예를 참조하면 명확해질 것이다.
도 1은 본 발명에 따른 칩을 개략적으로 도시한 도면으로서, 집적 회로가 형성되어 있는 칩의 면을 향해 본 평면도.
도 2는 본 발명에 따른 다른 칩을 개략적으로 도시한 도면으로서, 집적 회로가 형성되어 있는 칩의 면의 반대쪽 면을 향해 본 평면도.
도 3은 본 발명의 다른 칩의 개략적인 단면도.
도 4는 유전체 미러 코팅 및 그 반사 작용을 도시한 개략적인 단면도.
도 1은 집적 회로(2)를 포함하는 본 발명에 따른 칩(1)을 도시한 도면이다. 원리상, 여러 집적 회로가 칩(1) 상에 서로 독립적으로 형성될 수도 있다. 집적 회로(2)는 일반적으로 "활성 면(active side)"으로 알려져 있는 칩(1)의 제 1 면(4) 상에 형성되며, 칩(1)의 표면에 도포된 유전체 미러 코팅(3)에 의해 광의 영향을 막는다.
비교적 많은 수의 유전체 미러 코팅이 문헌적으로 비교적 오랜 기간 동안 당업자들에게 알려져 왔다. 모든 유전체 미러 코팅은 공통적으로 둘 이상의 유전체 λ/4 층으로 이루어지며, 연속하는 유전체층은 상이한 굴절율을 갖는다. 유전체 미러 코팅에 대해서는, 예를 들어 1997년 Springer에서 발행한 Matt Young의 "Optik, Laser, Wellenleiter" 160-161 페이지를 참조하라. 이러한 사실에도 불구하고, 집적 회로 칩 분야의 전문가들은 집적 회로를 갖는 칩의 경우에 이러한 유전체 미러 코팅의 사용을 제안하지 않았다.
여기서 "광"은 사람이 볼 수 있는 광, 즉 380 nm 내지 780 nm의 파장 범위의 광뿐만 아니라, 이 범위에 인접한 적외선 및 자외선의 스펙트럼 범위의 광으로 이해해야 한다.
도 1에 도시된 실시예에 따르면, 유전체 미러 코팅(3)이 칩(1)의 제 1 면(4)에 도포되어 집적 회로(2) 상에 직접 도포된다. 이렇게 하면, 유전체 미러 코팅(3)이 또한 집적 회로(2)에 대한 기계적 및 화학적 영향에 대해 패시베이션 층의 기능을 하여, 칩(1)의 제조가 간소화된다고 하는 이점이 있다. 칩(1)이 칩 캐리어로부터 이격되어 대향하는 제 1 면(4)이 칩 캐리어 상에 위치하도록 칩 캐리어에 탑재되는 경우와 같이, 집적 회로(2)가 광의 영향에 직접 노출되는 경우, 적어도, 예를 들어 트랜지스터, 다이오드 등과 같은 집적 회로(2)의 능동 소자가 유전체 미러 코팅(3)에 의해 보호된다는 것이 여기서는 중요하다. 특히, 칩(1)이 "쿼드 플랫 패키지(Quad Flat Package)"로서 구성될 때, 집적 회로(2)는 광의 직접 입사에 노출될 수 있다.
도 2는 칩(1)을 도시한 것으로, 이 칩(1)에는 제 1 면(4) 반대쪽의 일반적으로 "수동 면(passive side)"이라고 하는 칩(1)의 제 2 면(5)에 유전체 미러 코팅(3)이 도포되어 있다. 본 발명의 이 실시예는 특히, 제 1 면(4)이 칩 캐리어와 대향하도록 칩(1)을 칩 캐리어에 탑재하기 위해 제공되는 경우에 유익하다.
본 발명에 따른 이 실시예는 유전체 미러 코팅(3)이 칩(1)의 표면에 입사하는 광 및 집적 회로(2) 사이에 항상 정렬되도록 보장한다.
도 1 및 2에 도시된 본 발명의 실시예는 별도로 또는 함께 실시될 수 있다. 따라서, 유전체 미러 코팅(3)을 칩(1)의 제 1 면(4) 및 제 2 면(5)에 도포하는 것과, 유전체 미러 코팅(3)을 두 면(4,5) 중 한 면에만 도포하는 것이 가능하다.
도 3은 유전체 미러 코팅(3)을 갖는 본 발명에 따른 칩(1)의 기본 구성을 도시한 것이다. 칩(1)은 예를 들어 도핑된 실리콘과 같은 반도체 결정을 포함하는 기판(8)을 포함한다. 집적 회로는 기판(8)의 활성 영역(9)에 형성된다. 칩(1)을 화학적 영향 및 습기로부터 보호하는 패시베이션층(10)이 집적 회로, 즉 활성 영역(9) 상에 도포된다.
유전체 미러 코팅(3)이 패시베이션층(10) 상에 바로 도포된다. 패시베이션층이 없으면, 미러 코팅(3)이 활성 영역(9) 상에, 즉 광의 입사에 대해 보호되는 칩(1)의 활성 영역(9)의 부분 상에 바로 도포된다. 전술한 바와 같이, 칩(1)의 사용 및 구성에 따라서, 유전체 미러 코팅(3)이 칩(1)의 제 2 면(5)에 부가적으로 또는 배타적으로 도포되는 것도 가능하다. 도 3에 도시되어 있는 각 층(8, 9, 10, H, L, H, .... 7, 6)의 두께의 서로에 대한 비는 축척으로 되어 있지는 않다. 도면은 단순히 칩(1)의 각 층(8, 9, 10, H, L, H, .... 7, 6)의 기본적인 순서를 예시한 것뿐이다. 따라서, 특히 두께 범위가 일반적으로 nm인 활성 영역(9)의 두께와, 그 위에 위치하는, 두께 범위가 일반적으로 ㎛ 범위인 층(10, H, L, H, .... 7, 6)의 두께사이의 도시된 두께 비는 실제 상황과 일치하지 않는다.
칩(1) 상에 유전체 미러 코팅(3)을 생성하기 위해, 실제로 완전히 투명한 유전체(예를 들면, SiO2 및 TiO2)가 고려중인 파장 범위에서 사용될 수 있다. 유전체 미러 코팅(3)의 제조에서 유전체를 사용하는 경우, 특히 이들 재료가 칩 제조 공정과 호환되고 따라서 제조 공정에 아무런 문제없이 통합될 수 있다는 이점이 있다.
유전체는 전류를 전혀 또는 거의 통하지 않는 물질, 즉 고저항율(>1010Ω)을 갖는 물질을 의미한다. 유전체는 부분적으로 10eV보다 큰 에너지 밴드 갭을 가지며, 넓은 스펙트럼 범위에 걸쳐 전자기 방사를 갖는 매우 낮은 상호작용을 제공한다. 사양에 따라, 유전체 미러 코팅(3)의 제조를 위한 유전체 박막 재료는 이들의 광학적, 기계적 및 화학적 적합성에 따라서 선택된다.
유전체 미러 코팅층(3)을 생성하기 위해, 유전체층(H, L, H, ..... 7, 6)은 칩(1)의 표면 또는 그 일부분에 교호적으로 도포된다. 이 경우, 각 층(H, L, H, .... 7, 6)은 높은 굴절률 및 낮은 굴절율을 교대로 갖는 유전체층을 포함한다. 바람직하게는, 유전체 미러 코팅(3)이 두 개의 상이한 유전체층을 포함한다. 그러나, 두 개의 유전체의 층 시스템 대신에 칩(1)의 경우에 복수의 상이한 유전체의 층 시스템을 제공하는 것도 가능하다.
도 3 및 4에서, 참조부호 H는 높은 굴절율을 갖는 유전체층을 나타내는데, 이 층(H)의 예로는 2.40의 굴절율을 갖는 TiO2의 층을 들 수 있다. 참조 부호 L은 비교적 낮은 굴절율을 갖는 유전체층을 나타내는데, 이 층(L)의 예로는 1.46의 굴 절율을 갖는 SiO2의 층을 들 수 있다. 각각의 이들 유전체층(H, L)은 유전체 미러 코팅에서 통상적인 λ/4(보다 정확하게는, n=층의 굴절율일 때, d=λ/4n)의 최적의 두께를 갖는다. 각 계면마다 위상 변화가 발생하므로, 반사파들이 구조적으로 중첩된다. 유전체층(H, L)이 복수개인 경우, 사전 결정될 수 있는 스펙트럼 범위에 대해 99.9%보다 큰 반사 정도가 얻어질 수 있다. 최대 가능한 반사도를 얻기 위한 이들 H, L 쌍의 최적의 개수는 이들 층(H, L)의 흡수도 및 분포도에 달려 있다. 높은 굴절율을 갖는 층(H) 및 비교적 낮은 굴절율을 갖는 층(L)의 순서는 주어진 조건에 따라 도 3 및 4에 도시된 순서로부터 달라질 수 있다. 따라서, 층(H, L)의 위치는 서로 바뀔 수 있으며, 따라서 층의 순서(L-H-L-H-L...)가 도시된 층의 순서(H-L-H-L-H...)를 대체할 수 있다.
유전체 미러 코팅(3)은 2 내지 3개의 유전체층(H, L)으로 형성될 수도 있는데, 이것은 비교적 부정확하게 생성될 수 있다. 이 유형의 미러 코팅(3)이 2 내지 3 개의 층(H, L)을 포함하면, 80% 정도의 반사율을 얻을 수 있다.
만약, 미러 코팅(3)의 최외곽 유전체층(6)이 공기 또는 낮은 굴절율을 갖는 매체와 접하면, 이 경우 입사광의 상당 부분이 이미 최외곽 유전체층(6)에서 반사되었기 때문에, 이 최외곽 유전체층(6)이 그 바로 다음 내부 유전체층(7)보다 더 높은 굴절율을 갖는 것이 바람직하다.
유전체 미러 코팅(3)의 각 층(H, L)의 계면의 품질 또한 중요하다. 여러 코팅 기법에 의해, 유전체 미러 코팅(3)의 전체 층 시스템에 대한 인자를 결정할 때 각 층의 특성 및 계면의 조성에 영향을 주는 것이 가능하다. 유전체층을 칩(1)의 표면에 도포하는 바람직한 기법으로, 여기서는 저항 증착(resistance deposition), 전자 빔 기상 증착(electron beam vapor deposition), 레이저를 이용한 전자 빔 기상 증착(laser-assisted electron beam vapor deposition), 이온 빔을 이용한 기상 증착(ion beam-assisted vapor deposition) 및 플라즈마 이온을 이용한 기상 증착(plasma ion-assisted vapor deposition)이 있다. 또한, 칩(1)의 사전 가열에 의해 코팅 공정이 더욱 최적화될 수 있다.
유전체층(H, L)이 비교적 적은 경우, 심지어 2 내지 3개의 층을 갖는 경우, 사전에 결정될 수 있는 파장 범위에 대한 사전 결정된 반사 정도는 유전체 미러 코팅(3)으로 달성될 수 있다.
유전체 미러 코팅(3)의 동작 모드는 도 4에 도시되어 있다. 일부 입사 광은 두 유전체층(H, L) 사이의 각 계면에서 반사된다. 각각의 높은 굴절율을 갖는 층(H)에서의 반사에 의해 180°의 위상 점프가 발생한다. 높은 굴절율 재료로부터 낮은 굴절율의 재료로의 계면에서 반사된 광은 이 위상 점프를 겪지 않는다. λ/4의 최적의 층의 두께를 갖는 조합에서, 이들 상황은 표면에서의 방사광 중첩의 위상 시프트가 평탄하지 않은 복수의 180°에 정확하게 대응한다. 따라서 계면에서 반사된 부분적인 빔의 중첩이 구성된다.
우선, 유전체 미러 코팅(3)의 반사율은 공진 파장과 관련해서는 H, L 쌍의 개수, 높은 굴절 및 낮은 굴절 재료의 굴절율의 비 및 어느 정도까지는 기판(8)의 굴절율에만 의존한다.
유전체 미러 코팅(3)의 반사율은 파장에 의존하며, 중심 파장 주위 영역에서의 반사는 매우 높고, 보다 크거나 보다 작은 파장에서 감소한다. 고도로 반사된 스펙트럼 범위의 폭은 대체로 사용된 층 재료의 굴절율 비에 의존한다. 유전체 층 재료의 굴절율 비가 높아질수록, 유전체 미러 코팅(3)의 스펙트럼 폭은 커진다.
요약하면, 본 발명의 장점은, 적어도 하나의 집적 회로를 갖는 칩의 분야에서 다양한 형태로 알려져 있는 유전체 미러 코팅을 이용하여 비용 측면에서 효율적이고 간단한 방식으로, 칩을 위한 효과적인 광 보호 수단의 형성을 가능하게 하는데 있다.

Claims (8)

  1. 적어도 하나의 집적 회로(2)와 상기 적어도 하나의 집적 회로(2)를 위한 광 보호 수단을 포함하는 칩(1)으로서,
    적어도 두 개의 유전체층(6, 7, .... H, L, H)을 갖는 유전체 미러 코팅(3)이 상기 칩(1)의 표면의 적어도 일부분 상에 광 보호 수단으로서 도포되어 있는
    칩.
  2. 제 1 항에 있어서,
    상기 유전체 미러 코팅(3)은, 상기 적어도 하나의 집적 회로(2)가 형성되어 있는 상기 칩(1)의 적어도 한 면(4)에 도포되고, 또한 적어도 상기 적어도 하나의 집적 회로(2)의 능동 소자가 형성되어 있는 상기 적어도 하나의 집적 회로(2)의 영역 위에 도포되는
    칩.
  3. 제 1 항 또는 2 항에 있어서,
    상기 유전체 미러 코팅(3)은 적어도 상기 적어도 하나의 집적 회로(2)가 형성되어 있는 상기 면(4)의 반대쪽에 있는 상기 칩(1)의 한 면(5)에 도포되는
    칩.
  4. 제 1 항 또는 2 항에 있어서,
    상기 유전체 미러 코팅(3)의 최외곽 유전체층(6)은 바로 인접한 내부 유전체층(7)보다 더 높은 굴절율을 갖는
    칩.
  5. 적어도 하나의 집적 회로(2)와 상기 적어도 하나의 집적 회로(2)를 위한 광 보호 수단을 갖는 칩(1)의 제조 방법으로서,
    상기 칩(1)의 표면의 적어도 일부 상에 광 보호 수단으로서 유전체 미러 코팅(3)을 도포하고,
    높은 굴절율을 갖는 적어도 하나의 유전체층(H)과 낮은 굴절율을 갖는 유전체층(L)을 상기 칩(1)에 도포하여 상기 유전체 미러 코팅(3)을 제공하는
    칩 제조 방법.
  6. 제 5 항에 있어서,
    상기 유전체 미러 코팅(3)은, 상기 적어도 하나의 집적 회로(2)가 이미 형성 되어 있는 상기 칩(1)의 적어도 한 면(4)에 도포되고, 또한 적어도 상기 적어도 하나의 집적 회로(2)의 능동 소자가 형성되어 있는 상기 적어도 하나의 집적 회로(2)의 영역 위에 도포되는
    칩 제조 방법.
  7. 제 5 항 또는 6 항에 있어서,
    상기 유전체 미러 코팅(3)은 적어도 상기 적어도 하나의 집적 회로(2)가 이미 형성되어 있는 상기 면(4)의 반대쪽에 있는 상기 칩(1)의 한 면(5)에 도포되는
    칩 제조 방법.
  8. 제 5 항 내지 7 항 중 어느 한 항에 있어서,
    바로 인접한 내부 유전체층(7)보다 더 높은 굴절율을 갖는 층이 상기 유전체 미러 코팅(3)의 최외곽 유전체층(6)으로서 도포되는
    칩 제조 방법.
KR1020077004316A 2004-07-26 2005-07-20 광 보호 수단을 포함하는 칩 및 그 제조 방법 KR20070039600A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04103562 2004-07-26
EP04103562.7 2004-07-26

Publications (1)

Publication Number Publication Date
KR20070039600A true KR20070039600A (ko) 2007-04-12

Family

ID=35423325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004316A KR20070039600A (ko) 2004-07-26 2005-07-20 광 보호 수단을 포함하는 칩 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20080093712A1 (ko)
EP (1) EP1774592A1 (ko)
JP (1) JP2008507851A (ko)
KR (1) KR20070039600A (ko)
CN (1) CN101027774B (ko)
WO (1) WO2006013507A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230852B2 (en) 2013-02-25 2016-01-05 Texas Instruments Incorporated Integrated circuit (IC) having electrically conductive corrosion protecting cap over bond pads
DE102014100469A1 (de) 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben
US9697455B2 (en) * 2014-12-26 2017-07-04 Avery Dennison Retail Information Services, Llc Using reactive coupling of a printed RFID chip on a strap to allow the printed material to be over-laminated with a barrier film against oxygen and moisture ingress
CN113130722A (zh) 2015-09-25 2021-07-16 美题隆公司 利用通过焊接附着的磷光体元件的高光功率的光转换装置
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
WO2021196039A1 (zh) * 2020-03-31 2021-10-07 深圳市汇顶科技股份有限公司 安全芯片、安全芯片的制造方法和电子设备
US20230019869A1 (en) * 2021-07-16 2023-01-19 Invensas Bonding Technologies, Inc. Optically occlusive protective element for bonded structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2228298B1 (ko) * 1973-05-03 1978-01-06 Ibm
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
JPH07301824A (ja) * 1994-05-09 1995-11-14 Seiko Instr Inc 光弁用半導体装置
FR2735437B1 (fr) * 1995-06-19 1997-08-14 Sevylor International Vehicule roulant, notamment robot de nettoyage en particulier de piscine, a changement automatique de direction de deplacement devant un obstacle
US5917202A (en) * 1995-12-21 1999-06-29 Hewlett-Packard Company Highly reflective contacts for light emitting semiconductor devices
US5711987A (en) * 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
DE19840251B4 (de) * 1998-09-03 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungschip, insbesondere Transponder mit Lichtschutz
US6515304B1 (en) * 2000-06-23 2003-02-04 International Business Machines Corporation Device for defeating reverse engineering of integrated circuits by optical means
US6686977B2 (en) * 2001-07-24 2004-02-03 Three-Five Systems, Inc. Liquid crystal on silicon device
AU2003245265A1 (en) * 2002-05-14 2003-12-02 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US6933013B2 (en) * 2003-10-14 2005-08-23 Photon Dynamics, Inc. Vacuum deposition of dielectric coatings on volatile material

Also Published As

Publication number Publication date
CN101027774B (zh) 2011-10-26
CN101027774A (zh) 2007-08-29
US20080093712A1 (en) 2008-04-24
EP1774592A1 (en) 2007-04-18
JP2008507851A (ja) 2008-03-13
WO2006013507A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
KR20070039600A (ko) 광 보호 수단을 포함하는 칩 및 그 제조 방법
KR102053561B1 (ko) 광 검출 장치 및 광 검출 장치를 제조하는 방법
US7142363B2 (en) Diffraction element and optical device
EP2128665B1 (en) Optical filter that uses localized plasmons
US9726794B2 (en) High index contrast grating structure for light manipulation and related method
US11747529B2 (en) Wafer level microstructures for an optical lens
JP2002328222A (ja) 偏光素子及びその製造方法
US6926841B2 (en) Stepped etalon
US9496470B2 (en) Chip package having a light shield
JP7504072B2 (ja) 導電性光半導体コーティングの装置及び方法
CN100499078C (zh) Cmos图像传感器及其制造方法
KR100340068B1 (ko) 광투과도 개선을 위하여 광학적으로 설계된 층을 갖는 이미지센서
US20040263981A1 (en) Diffractive optical element with anti-reflection coating
JP6559208B2 (ja) フィルターコリメータおよびその形成方法
JP3189922B2 (ja) 回折光学素子
KR102030396B1 (ko) 복수의 구역을 포함하는 광학적으로 투명한 전자기 차폐 소자
JP3214964B2 (ja) 回折光学素子
JP6895494B2 (ja) 光フィルター構造
EP2166383B1 (en) Optical filter
WO2024082212A1 (en) Optical element with distant layer
RU2282222C2 (ru) Зеркало-монохроматор для жесткого ультрафиолетового излучения
JPH06302845A (ja) 反射防止膜の形成方法
KR20180087477A (ko) 구조색 필터 및 이의 제조방법
JP2020024424A (ja) 光学素子
KR19990015314A (ko) 적외선 차단용 코팅 박막

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid