KR20070038345A - 박막트랜지스터 표시판 - Google Patents

박막트랜지스터 표시판 Download PDF

Info

Publication number
KR20070038345A
KR20070038345A KR1020050093567A KR20050093567A KR20070038345A KR 20070038345 A KR20070038345 A KR 20070038345A KR 1020050093567 A KR1020050093567 A KR 1020050093567A KR 20050093567 A KR20050093567 A KR 20050093567A KR 20070038345 A KR20070038345 A KR 20070038345A
Authority
KR
South Korea
Prior art keywords
dummy
line
thin film
substrate
film transistor
Prior art date
Application number
KR1020050093567A
Other languages
English (en)
Inventor
윤여건
곽상기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050093567A priority Critical patent/KR20070038345A/ko
Publication of KR20070038345A publication Critical patent/KR20070038345A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

본 발명은 박막트랜지스터 표시판을 제공한다. 본 발명의 박막트랜지스터 표시판은 기판상에 형성되는 복수의 더미 배선과 이를 가로지르는 더미 전극을 포함한다. 상기 더미 배선과 더미 전극은 그 사이의 게이트 절연막에 의해 더미 커패시터를 형성하여 전하를 축적할 수 있다. 이는 기판으로 유입되는 정전기에 의한 배선이나 박막트랜지스터와 같은 소자의 손상을 방지한다.
액정, 기판, 데이터선, 게이트선, 더미 커패시터, 정전기

Description

박막트랜지스터 표시판{Thin Film Transistor Array Panel}
도 1a 및 도 1b는 본 발명의 실시예에 따른 박막트랜지스터 표시판의 평면도,
도 2a는 도 1a의 'A' 부분에 대한 확대도, 도 2b는 도 2a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도,
도 3a는 도 1a의 'B' 부분에 대한 확대도, 도 3b는 도 3a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도,
도 4a 내지 도 4d는 본 발명의 박막트랜지스터 표시판을 제조하는 방법을 설명하기 위한 단면도들이다.
♧도면의 주요부분에 대한 부호의 설명♧
1 -- 기판 10 -- 게이트선
12 -- 수리선 15 -- 더미 배선
19 -- 공통전압 인가선 20 -- 게이트 절연막
30 -- 반도체층 40 -- 데이터선
45 -- 더미 전극 50 -- 보호막
60 -- 화소전극 65 -- 연결선
D -- 표시 영역 P -- 주변 영역
본 발명은 평판표시장치에 관한 것으로, 보다 상세하게는 박막트랜지스터 표시판에 관한 것이다.
일반적으로 평판표시장치(FPD; Flat Panel Display)란 두께가 얇고 평평한 화면을 제공하는 표시장치로, 대표적으로 노트북 컴퓨터 모니터로 널리 쓰이는 액정표시장치(LCD; Liquid Crystal Display device)나 대형 디지털 TV로 사용되는 플라즈마 디스플레이(PDP) 또는 휴대전화에 사용되는 유기전계발광디스플레이(OELD) 등이 있다.
이 중 액정표시장치는, 인가 전압에 따라 액체와 결정의 중간 상태 물질인 액정(liquid crystal)의 광투과도가 변화하는 특성을 이용하여, 입력되는 전기 신호를 시각 정보로 변화시켜 영상을 전달한다. 통상의 액정표시장치는, 전극이 구비된 두 개의 기판과 그 사이에 배열되는 액정을 포함한다. 상기 두 개의 기판에는 각각 상이한 전압이 인가되어 액정에 전계를 가하게 되며, 이 때 액정 분자들의 배열이 변경되어 광투과도가 변하게 된다. 이와 같은 액정표시장치는 동일한 화면 크기를 갖는 다른 표시장치에 비하여 무게가 가볍고 부피가 작으며 작은 전력으로 동작하여 최근 널리 보급되고 있다.
위와 같이 액정표시장치를 비롯한 평판표시장치에는 기판 및 상기 기판상의 각 화소별로 박막트랜지스터가 형성되는 박막트랜지스터 표시판이 구비된다. 이는 기판상에 금속막과 절연막 등의 박막이 증착되고 또한 상기 박막의 소정 영역을 제거하기 위한 노광 및 식각 등 다양한 공정을 거쳐서 제조된다. 이러한 제조 과정 중에는 여러가지 원인에 의해 정전기가 발생될 수 있다. 예컨대, 각 공정 별로 기판을 이송하는 경우 기판과 이송장치를 접촉하거나 분리할 때 정전기가 발생된다. 또한 기판상에 박막을 증착하거나 제거하기 위해 플라즈마가 사용될 수 있는데, 기판이 플라즈마에 노출되는 경우에도 정전기가 발생된다. 상기한 경우외에도 다양한 경로로 정전기가 발생될 수 있으며, 현재까지 정전기의 정확한 유입 경로가 모두 밝혀져 있지는 않다.
그런데 기판 자체는 유리나 플라스틱과 같은 절연체로 이루어지며 기판상에는 게이트선이나 데이터선과 같은 금속 배선이 형성되므로, 제조 공정 중에 발생되는 정전기는 상기 배선 등으로 유입되어 존재하게 된다. 비록 유입된 정전기가 적은 양일지라도 유입된 부분에서는 국소적으로 존재하여 해당 부분의 전압이 높아진다. 그 결과 상기 배선이 단선되거나 상기 배선에 연결되는 박막트랜지스터가 손상받을 수 있다.
본 발명은 상기한 사정을 감안한 것으로, 본 발명이 이루고자 하는 기술적 과제는 정전기로 인한 배선의 단선이나 소자의 손상 등을 방지할 수 있는 박막트랜지스터 표시판을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위하여 본 발명은 박막트랜지스터 표시판을 제공한다. 본 발명의 박막트랜지스터 표시판은, 표시 영역과 이를 둘러싸는 주변 영역을 갖는 기판; 상기 기판상에서 게이트 절연막에 의해 상호 절연된 상태로 교차하며 상기 표시 영역의 화소를 한정하는 복수의 게이트선과 데이터선; 상기 주변 영역에 형성되는 복수의 더미 배선; 그리고 상기 게이트 절연막상에서 상기 더미 배선을 가로지르는 더미 전극을 포함한다.
상기 더미 배선과 더미 전극 및 그 사이의 게이트 절연막에 의해 더미 커패시터가 형성된다. 상기 더미 커패시터에는 제조 공정 중에 발생되는 정전기가 축적되며, 게이트선이나 데이터선에 전하가 국소적으로 집중되는 것을 방지한다. 또한 상기 더미 커패시터에 계속적으로 전하가 축적되는 경우, 그 용량을 초과하여 파괴되면서 스파크가 발생되어 열로 인하여 정전기가 소멸될 수 있다.
한편, 본 발명의 다른 실시예에 따르면, 상기 더미 커패시터의 전하를 다른 곳으로 확산시켜 국소적으로 전하가 집중되는 것을 방지한다. 예컨대, 넓은 영역에 걸쳐서 일정한 전압이 유지되는 공통전극으로 전하를 확산시켜 정전기에 의한 배선 등의 손상을 방지할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이 다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 박막트랜지스터 표시판의 평면도이며, 이하 상기 표시판이 액정표시장치에 사용된 경우를 가정하여 설명한다.
도 1a를 참조하면, 본 발명의 박막트랜지스터 표시판은 표시 영역(D)과 주변 영역(P)을 갖는 기판(1)을 포함한다. 표시 영역(D)은 각 화소를 통하여 외부에 영상이 표시되는 영역이며, 주변 영역(P)은 표시 영역(D)을 둘러싸며 영상을 표시하는데 필요한 각종 신호가 전달되는 영역이다.
상기 기판(1)상에는 게이트선(10)과 데이터선(40)이 상호 교차하면서 형성된다. 통상 게이트선(10) 및 데이터선(40)은 행 방향과 열 방향의 매트릭스 형태로 형성되며, 이들이 교차하면서 구분되는 각 영역은 화소(pixel)에 해당한다. 상기 화소에는 박막트랜지스터('A'부분)와 이에 연결된 화소전극(60)이 구비된다. 상기 박막트랜지스터는 게이트선(10)이 연장된 게이트 전극과 데이터선(40)이 연장된 소오스 전극 및 소오스 전극에 대향되게 형성되는 드레인 전극을 포함하며, 상기 드레인 전극은 화소전극(60)에 연결된다.
상기 게이트선(10)으로는 게이트 온 신호가 전송되며 이는 박막트랜지스터를 턴온시킨다. 또한 데이터선(40)으로는 화상 정보에 따른 데이터 신호가 전송되며, 이는 박막트랜지스터의 턴 온시 화소전극(60)에 인가된다. 이 때 도 1a의 기판(1)과 마주보도록 상측에 별도의 기판(미도시)(이하 설명의 편의상 '상부기판'이라 하며, 도 1a에 도시된 기판은 '하부기판'이라 하며, 다만 단순히 '기판'은 '하부기판'을 의미하는 것임.)이 구비되며, 상기 상부기판에는 공통전압이 인가되는 공통전극(미도시)이 형성된다. 또한 화소전극(60)과 공통전극 사이에는 액정이 배치되는데, 상기 액정에는 양 전극의 전압차에 의한 전계가 작용한다.
위와 같은 동작시 데이터선(40) 등이 단선될 수 있으며, 해당 데이터선(40)에 연결된 화소에는 데이터 신호가 전송될 수 없다. 이러한 경우를 대비하여, 주변 영역(P)에는 상기 표시 영역(D)의 외주면을 따라 수리선(12)이 형성된다. 즉, 수리선(12)과 단선된 데이터선(40)을 서로 단락(short)시키면, 상기 수리선(12)을 따라 우회하여 단선된 영역으로 데이터 신호가 전송될 수 있다. 그런데 수리선(12)은 기판(1)의 가장자리에 형성되므로, 외부에서 발생된 정전기가 수리선(12)을 따라 기판(1) 내부로 유입될 수 있으며, 이는 게이트선(10)이나 데이터선(40) 또는 박막트랜지스터에 손상을 줄 수 있다.
본 발명에 의하면, 수리선(12)을 따라 기판(1)의 내부로 정전기가 유입되는 것이 차단된다. 이를 위해 수리선(12)에 근접되게 더미 배선(15)과 이를 가로지르는 더미 전극(45)이 형성된다. 상기 더미 배선(15)과 더미 전극(45)의 사이에는 게이트 절연막(미도시)이 개재되며, 그 결과 더미 커패시터가 형성된다. 상기 더미 커패시터에는 외부에서 발생된 전하가 축적되어, 기판(1) 내부로 전하가 유입되는 것을 차단한다.
도 1a의 실시예에서, 더미 배선(15)과 더미 전극(45)은 수리선(12)의 바깥쪽으로 근접되게 배치되었지만, 필요에 따라 수리선(12)외에 다른 정전기 유입원에 근접되도록 형성될 수 있다.
한편, 도 1b와 같이, 더미 배선(15)의 일부는 수리선(12)의 안쪽에 형성되고 일부는 바깥쪽에 형성되도록 할 수 있다. 앞서 살핀 바와 같이, 정전기는 다양한 원인에 의해 형성되며, 기판(1) 외부에서 유입될 수도 있지만 제조 공정 중 기판(1)의 내부에서 발생될 수도 있다. 이는 곧바로 기판(1)의 표시 영역(D)에 형성되는 배선(10,40)이나 박막트랜지스터에 영향을 미칠 수 있다. 이러한 기판(1)의 내부에서 발생되는 정전기에 의한 손상을 방지할 수 있도록, 복수의 더미 배선(15) 중 일부가 수리선(12)의 안쪽으로 형성되도록 할 수 있다.
상기 더미 커패시터에 계속적으로 전하가 축적되는 경우, 그 용량을 초과하여 파괴되면서 스파크가 발생되어 열로 인하여 정전기가 소멸될 수 있다. 그러나 더미 커패시터에 전하를 축적하는 대신, 전하를 다른 영역으로 확산시키되 국소적으로 전하가 집중되지 않도록 한다면 정전기에 의한 손상을 방지할 수 있다. 위와 같이 전하를 확산시킬 수 있는 소스로는, 예컨대 공통전극이 고려될 수 있다. 앞서 살핀 바와 같이, 공통전극은 상부기판에 형성되며 일정한 공통전압이 인가된다. 또한 공통전극은 상부기판 전체에 걸쳐 형성되므로, 전하를 확산시킬 수 있는 유용한 소스로 사용될 수 있다. 이와 같이, 더미 커패시터에 축적된 전하를 공통전극으로 확산시키기 위해 더미 전극(45)에는 연결선(65)이 사용된다. 상기 연결선(65)의 일측은 더미 전극(45)에 연결되며, 반대측은 공통전압 인가선(19)에 연결된다. 상기 공통전압 인가선(19)은 기판(1)의 가장자리에 형성되며 소정 영역에서 공통전극과 도전체로 연결된다. 따라서 공통전압 인가선과 도전체를 경유하여 공통전극으로 전압이 인가되며, 이러한 경로를 이용하면 더미 커패시터에 축적된 전하를 공통전극으로 확산시킬 수 있다. 이하 상기 연결선 을 포함하는 구조를 살펴본다.
도 2a는 도 1a의 'A' 부분에 대한 확대도이고, 도 2b는 도 2a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도이다. 여기서 'A' 부분은 표시 영역의 박막트랜지스터가 형성된 영역이다. 한편, 도 3a는 도 1a의 'B' 부분에 대한 확대도이고, 도 3b는 도 도 3a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도이다. 여기서 'B' 부분은 주변 영역의 더미 배선 등이 형성된 영역이다.
도 2a 및 도 2b를 참조하면, 기판(1)상에는 박막트랜지스터를 구성하는 게이트 전극(10a)과 소오스 전극(40a) 및 드레인 전극(40b)이 형성된다. 상기 게이트 전극(10a)은 게이트 절연막(20)에 의해 절연되며, 게이트 절연막(20)상에는 비정질 규소 박막으로 된 반도체층(30)이 형성된다. 상기 반도체층(30)은 오믹콘택층(32)과 액티브층(31)을 포함한다. 전자는 소오스 전극(40a)과 드레인 전극(40b)을 따라 분리되며 전기적 접속의 향상을 위한 불순물 이온이 포함된다. 후자는 박막트랜지스터의 동작시 채널이 형성된다. 소오스 전극(40a)과 드레인 전극(40b) 및 게이트 절연막(20)상에는 박막트랜지스터를 포함하는 보호막(50)이 형성되며, 보호막(50)상에는 콘택홀(71)에 의해 드레인 전극(40b)과 연결되는 화소전극(60)이 형성된다.
도 3a 및 도 3b를 참조하면, 기판(1)상에는 게이트 전극(10a)과 동일한 레벨 에 더미 배선(15) 및 공통전압 인가선(19)이 형성된다. 상기 더미 배선(15)상에는 게이트 절연막(20)이 형성되며 게이트 절연막(20)상에는 더미 전극(45)이 형성된다. 상기 더미 배선(15)과 더미 전극(45)이 교차하는 영역에서는, 더미 배선(15)과 더미 전극(45) 및 그 사이의 게이트 절연막(20)에 의한 더미 커패시터가 형성된다. 상기 더미 전극(45) 및 공통전압 인가선(19)상에는 콘택홀(72,73)을 갖는 보호막(50)이 형성되며, 상기 보호막(50)상의 연결선(65)이 콘택홀(72,73)을 통하여 더미 전극(45)과 공통전압 인가선(19)을 연결하게 된다. 따라서 더미 커패시터에 축적되는 전하들은 연결선(65)을 따라 공통전압 인가선(19)으로 이동하며, 공통전압 인가선(19)에서 상부기판과 하부기판(1)을 연결하는 도전체에 의해 공통전극으로 확산될 수 있다.
위와 같이 공통전압 인가선(19)에 연결되는 연결선(65)을 형성하는 외에도, 다양한 방법으로 공통전극으로 전하를 확산시킬 수 있다. 예컨대, 더미 전극(45)의 일측을 공통전압 인가선(19)의 상부까지 연장시키고 연장된 부분이 공통전압 인가선(19)상의 콘택홀(73)에 삽입되어 연결되도록 할 수 있다. 또는 더미 전극(45)상에 공통전극에 직접 연결되는 별도의 도전체를 형성하는 방법 등이 고려될 수 있다.
이하 위와 같은 액정표시장치를 제조하는 방법을 살펴본다.
도 4a 내지 도 4d는 도 2b 및 도 3b에 도시된 박막트랜지스터 표시판의 제조 과정을 설명하는 단면도들이다. 도면에서, 'A'는 도 2b에 도시된 박막트랜지스터가 형성되는 부분을 'B'는 도 3b에서 더미 커패시터가 형성되는 부분을 도시한 것이다.
도 4a를 참조하면, 기판(1)상에 금속막을 증착한 후 이를 패터닝하여 게이트선(미도시), 게이트 전극(10a), 더미 배선(15) 및 공통전압 인가선(19)을 형성한다. 상기 금속막은 크롬이나 알루미늄 또는 알루미늄 합금등을 이용하여 스퍼터링 등의 방법으로 증착된다. 증착된 금속막은 식각액을 이용한 습식법으로 패터닝되며, 이 때 게이트선(10)과 이에 연결된 게이트 전극(10a)이 형성된다. 또한 기판(1)의 주변 영역에서는 수리선(12)과 더미 배선(15) 및 공통전압 인가선(19) 등이 형성된다.
도 4b를 참조하면, 기판(1)의 전면에 게이트 절연막(20)을 형성한다. 게이트 절연막(20)은 무기물 예컨대, 질화규소 또는 질화산소를 이용하여 플라즈마 화학기상증착(PECVD; Plasma Enhanced Chemical Vapor Deposition)방법으로 형성될 수 있다. 이어서, 게이트 절연막(20)상에 게이트 전극(10a)과 중첩되게 반도체층(30)을 형성한다. 상기 반도체층(30)은, 게이트 절연막(20)상에 플라즈마 화학기상증착 방법으로 비정질규소막과 그 상부에 불순물 이온으로 도핑된 비정질규소막을 증착한 후, 사진 식각 공정으로 패터닝하여 형성될 수 있다. 여기서 상부의 불순물 이온을 포함하는 비정질 규소막은 오믹콘택층(32)을 구성하며, 그 하부의 비정질 규소막은 액티브층(31)을 구성한다.
도 4c를 참조하면, 기판(1)상에 금속막을 증착한 후 이를 패터닝하여, 데이터선(미도시)과 함께 소오스 전극(40a)과 드레인 전극(40b) 및 더미 전극(45)을 형 성한다. 상기 금속막의 증착과 패터닝은 게이트 전극(10a)과 동일한 방법이 적용된다. 소오스 전극(40a)과 드레인 전극(40b)은 게이트 전극(10a)과 일부 중첩되며 상호 분리되게 형성된다. 이러한 소오스 전극(40a) 및 드레인 전극(40b)을 마스크로 그 하부의 오믹콘택층(32)이 식각되며, 그 결과 오믹콘택층(32)은 상호 분리되게 형성된다. 한편 기판(1)의 주변 영역에서는, 더미 커패시터를 구성하는 더미 전극(45)이 형성된다.
도 4d를 참조하면, 기판(1)의 전면에 보호막(50)이 증착된다. 상기 보호막(50)은 게이트 절연막(20)과 동일하게 질화규소 등을 증착하여 형성될 수 있다. 보호막(50)의 증착 후, 소정 영역을 식각 하여 콘택홀(71,72,73)이 형성된다. 상기 콘택홀(71,72,73)은 드레인 전극(40b)과 더미 전극(45) 및 공통전압 인가선(19)의 상부에 형성되는데, 공통전압 인가선(19)의 경우에는 보호막(50)과 함께 게이트 절연막(20)이 식각된다.
이와 같이 콘택홀(71,72,73)이 형성된 후에는 기판(1)의 전면에 투명도전막이 증착된다. 상기 투명도전막은 산화아연인듐이나 산화주석인듐 또는 비정질의 산화주석인듐을 이용하여 스퍼터링 방법으로 형성될 수 있다. 이어서 투명도전막의 소정 영역을 식각하여 투명도전막 패턴을 형성하면, 도 3a 및 도 3b와 같은 기판이 완성된다. 상기 투명도전막 패턴은, 표시 영역에서 화소전극을 구성하며 또한 주변 영역에서 더미 전극(45)과 공통전압 인가선(19)을 연결하는 연결선(65)을 구성한다.
이상에서 살펴 본 바와 같이, 본 발명의 박막트랜지스터 표시판에 의하면 정전기가 유입될 수 있는 곳에 더미 커패시터를 형성하여 전하를 축적함으로써 정전기에 의한 배선 등의 손상을 방지한다.

Claims (8)

  1. 표시 영역과 이를 둘러싸는 주변 영역을 갖는 기판;
    상기 기판상에서 게이트 절연막에 의해 상호 절연된 상태로 교차하며 상기 표시 영역의 화소를 한정하는 복수의 게이트선과 데이터선;
    상기 주변 영역에 형성되는 복수의 더미 배선; 그리고
    상기 게이트 절연막상에서 상기 더미 배선을 가로지르는 더미 전극을 포함하는 박막트랜지스터 표시판.
  2. 제 1항에 있어서,
    상기 표시 영역의 외주면을 따라 상기 주변 영역에 형성되는 수리선을 더 포함하는 박막트랜지스터 표시판.
  3. 제 2항에 있어서,
    상기 더미 배선은 상기 수리선에 인접하여 배치되는 박막트랜지스터 표시판.
  4. 제 3항에 있어서,
    상기 수리선은 상기 더미 배선 사이에 배치되는 박막트랜지스터 표시판.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 기판의 주변 영역에 형성되는 공통전압 인가선과, 상기 공통전압 인가선과 더미 전극을 연결하는 연결선을 더 포함하는 박막트랜지스터 표시판.
  6. 제 5항에 있어서,
    상기 연결선은 상기 화소에 따라 분리되게 형성되는 투명도전막 패턴으로 이루어지는 박막트랜지스터 표시판.
  7. 제 5항에 있어서,
    상기 더미 배선은 상기 게이트선과 동시에 형성되는 동일한 물질로 이루어지는 박막트랜지스터 표시판.
  8. 제 5항에 있어서,
    상기 더미 전극은 상기 데이터선과 동시에 형성되는 동일한 물질로 이루어지는 박막트랜지스터 표시판.
KR1020050093567A 2005-10-05 2005-10-05 박막트랜지스터 표시판 KR20070038345A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093567A KR20070038345A (ko) 2005-10-05 2005-10-05 박막트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093567A KR20070038345A (ko) 2005-10-05 2005-10-05 박막트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20070038345A true KR20070038345A (ko) 2007-04-10

Family

ID=38159728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093567A KR20070038345A (ko) 2005-10-05 2005-10-05 박막트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20070038345A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184220B2 (en) 2014-02-07 2015-11-10 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184220B2 (en) 2014-02-07 2015-11-10 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN100587574C (zh) 静电放电保护元件、具有该静电放电保护元件的液晶显示装置及其制造方法
JP4527615B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
JP4336341B2 (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101306860B1 (ko) 표시 장치 및 이의 제조 방법
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
WO2017071233A1 (zh) 制作阵列基板的方法和阵列基板
JP2007294851A (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
JP2009139929A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
KR101085451B1 (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US7799621B2 (en) Method of manufacturing thin film transistor array substrate and display device
US9741861B2 (en) Display device and method for manufacturing the same
KR102102903B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100493380B1 (ko) 액정표시장치의 제조방법
KR20070038345A (ko) 박막트랜지스터 표시판
US20060199314A1 (en) Thin film transistor, and method of fabricating thin film transistor and pixel structure
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination