KR20070035704A - 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법 - Google Patents

금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법 Download PDF

Info

Publication number
KR20070035704A
KR20070035704A KR1020050090418A KR20050090418A KR20070035704A KR 20070035704 A KR20070035704 A KR 20070035704A KR 1020050090418 A KR1020050090418 A KR 1020050090418A KR 20050090418 A KR20050090418 A KR 20050090418A KR 20070035704 A KR20070035704 A KR 20070035704A
Authority
KR
South Korea
Prior art keywords
thin film
film pattern
metal thin
metal
forming
Prior art date
Application number
KR1020050090418A
Other languages
English (en)
Inventor
박재범
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050090418A priority Critical patent/KR20070035704A/ko
Publication of KR20070035704A publication Critical patent/KR20070035704A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의 제조 방법에 관한 것으로, 특히 유기금속 전구체(metal organic precursor)가 용해된 용액을 기판 상에 스프레이(spray) 방식으로 증착한 후 열처리하여 금속박막 패턴을 형성함으로써, 금속박막 패턴 형성 시 포토리소그라피 및 식각 공정을 생략하여 공정을 단순화하고, 이를 통해 공정시간 단축 및 원가를 절감할 수 있는 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의 제조 방법에 관한 것이다.
금속박막, 패턴, 유기금속 전구체, 스프레이, 증착, 액정표시장치

Description

금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의 제조 방법{Fabrication Method of the Metal Thin Film Pattern and Fabrication Method of Liquid Crystal Display Device by using it}
도 1a 내지 도 1f는 종래 기술에 따른 금속박막 패턴 형성방법을 나타낸 공정단면도.
도 2a 내지 도 2c는 본 발명의 스프레이 증착 방식에 따른 금속박막 패턴 형성방법을 나타낸 공정단면도.
도 3a 및 도 3b는 본 발명에 따른 금속박막 패턴 형성방법을 나타낸 공정단면도.
도 4는 본 발명에 따른 금속박막 패턴 형성방법을 이용한 액정표시장치의 제조 방법을 설명하기 위한 단면도.
<도면의 주요부분에 대한 부호의 설명>
200 : 용액 220a: 용매
200b: 금속이온 200c: 리간드
210 : 반응기 220 : 노즐
230 : 기판 240 : 용액막 패턴
250 : 금속박막 패턴 400 : 하부기판
410 : 제 1 기판 420 : 게이트 전극
430 : 게이트 절연막 440 : 반도체층
450 : 소오스 전극 460 : 드레인 전극
465 : 콘택홀 470 : 보호층
480 : 화소전극 500 : 상부기판
510 : 제 2 기판 520 : 블랙매트릭스
530 : 컬러필터층 540 : 오버코트층
550 : 공통전극 560 : 스페이서
600 : 액정층 602 : 실 패턴
604 : 액정
본 발명은 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치에 관한 것으로, 보다 상세하게는 유기금속 전구체(metal organic precursor)가 용해된 용액을 기판 상에 스프레이(spray) 방식을 수행하여 증착한 후 열처리하여 원하는 패턴의 금속박막 패턴을 형성하는 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의 제조 방법에 관한 것이다.
일반적으로 반도체 및 평판표시장치 등의 전자 장치에서, 그 집적도의 증가 및 소자의 소형화에 따라 기판 상에 형성해야 할 금속 배선 패턴이 점점 미세화하 고 있다. 기판 상에 미세패턴을 형성하기 위해, 현재는 주로 포토레지스트를 사용한 포토리소그라피(Photolithography) 공정이 이용되고 있는데, 상기 포토리소그라피 공정에서는 화학기상증착법(CVD:Chemical Vapor Deposition)이나 물리기상증착법(PVD:Physical Vapor Deposition) 등을 사용하여 우선 배선의 기초가 되는 금속 재료층을 기판 상에 형성한 후, 상기 금속층 위에 포토레지스트를 도포하고, 포토마스크하에서 상기 포토레지스트를 노광 및 현상하여, 패턴화된 포토레지스트층을 포함한 금속층을 수득한 다음, 반응성 이온에칭 등의 방법으로 상기 금속층을 식각함으로써 기판 상에 미세패턴의 금속배선을 형성한다.
이하, 첨부된 도면을 참조하여 종래 기술을 상세히 설명한다.
도 1a 내지 도 1f는 종래 기술에 따른 금속박막 패턴 형성방법을 나타낸 공정단면도이다.
도 1a를 참조하면, 종래의 금속박막 패턴 형성방법은 기판(100) 상에 구리(Cu), 은(Ag), 알루미늄(Al), 텅스텐(W) 또는 이들의 합금으로 이루어진 물질 중 선택되는 1종으로 진공증착법(Evaporation)이나 스퍼터링(Sputtering) 방식을 수행하여 금속박막(110)이 형성된다.
다음으로, 상기 기판(100) 상에 형성된 금속박막(110)을 원하는 형상으로 패턴화 하기 위해 포토리소그라피 공정과 식각(Etching) 공정을 거치게 된다. 상기 포토리소그라피 공정은 UV 조사에 의해 화학반응을 일으키는 성질의 원리를 이용하여 얻고자 하는 패턴의 마스크(Mask)를 사용하여 UV를 포토레지스트(PR:Photo Resist)에 선택적으로 조사함으로써 마스크 패턴과 동일한 패턴을 형성시키는 공정 이다.
도 1b를 참조하면, 상기 기판(100) 상의 금속박막(110) 상부에 포토레지스트(PR)(120)가 스핀 코팅(Spin coating) 방법으로 도포된다.
도 1c를 참조하면, 포토 마스크(130)가 위치 맞춤(Align)된 기판(100)의 전면에 UV광(140) 등이 조사된다. 이때, 노광(Exposure) 시 광 투과부(130a)를 통과한 UV광이 포토레지스트(120)와 반응한다. 반면, 광 비투과부(130b)는 UV광이 통과되지 않으므로 해당 영역의 포토레지스트(120)는 남게 된다.
도 1d를 참조하면, 상기 노광된 포토레지스트(120)를 현상하여 포토레지스트 패턴(120')이 형성된다. 즉, 노광부와 미노광 부위 용해도의 차를 이용한 현상(Develope) 공정을 통해 패턴을 얻는다.
도 1e를 참조하면, 상기 포토레지스트 패턴(120')을 마스크로 이용하여 건식식각(dry etching) 또는 습식식각(wet etching)으로 상기 금속박막(110)이 선택적으로 제거되어 금속박막 패턴(110')이 형성된다.
도 1f를 참조하면, 포토레지스트 스트립(PR Strip) 공정을 통해 상기 포토레지스트 패턴(120')이 제거되어 최종적으로 금속박막 패턴(110')이 형성된다.
이와 같이 종래의 금속박막 패턴 형성방법은 증착 공정, 포토리소그라피 공정 및 식각 공정을 포함하여 진행하였다.
그러나, 포토레지스트를 이용한 상기 포토리소그라피 공정은 본질적으로 기본적인 공정수가 많으므로, 이로 인해 공정 불량을 초래하여 제조 수율을 저하시키고 공정 시간을 증가시키는 문제점을 안고 있다.
또한, 포토레지스트를 노광하기 위한 별도의 마스크를 제작하기 위해 고가의 포토레지스트 조성물을 사용하고, 식각액 등 정밀화학제품이 많이 사용되어, 비용측면에서도 바람직하지 않다.
본 발명은 유기금속 전구체가 용해된 용액을 기판 상에 스프레이 방식으로 증착 후 열처리하여 금속박막 패턴을 형성하는 금속박막 패턴 형성방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 상기 금속박막 패턴 형성방법을 이용한 액정표시장치의 제조 방법을 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은,
유기금속 전구체를 용매에 용해시켜 용액을 제조하는 단계,
상기 용액을 기판 상에 스프레이 방식으로 증착하여 원하는 패턴의 용액막 패턴을 형성하는 단계, 및
상기 용액막 패턴을 열처리하여 금속박막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 금속박막 패턴 형성방법을 제공한다.
또한, 상기한 다른 목적을 달성하기 위한 본 발명은,
기판 상에 게이트 전극을 형성하는 단계,
상기 게이트 전극 상에 반도체층을 형성하는 단계,
상기 반도체층 상에 서로 분리되어 있는 소오스 전극 및 드레인 전극을 형성 하는 단계, 및
상기 소오스 및 드레인 전극 상에 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조 방법에 있어서,
상기 게이트 전극, 상기 소오스 전극과 드레인 전극 및 상기 화소 전극 중 적어도 어느 하나는 상기 금속박막 패턴 형성방법에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법을 제공한다.
또한, 상기한 목적을 달성하기 위한 본 발명은
기판 상에 블랙 매트릭스를 형성하는 단계,
상기 블랙 매트릭스 상에 컬러필터층을 형성하는 단계, 및
상기 컬러필터층 상에 공통전극을 형성하는 단계를 포함하는 액정표시장치의 제조 방법에 있어서,
상기 블랙 매트릭스와 공통전극 중 적어도 어느 하나는 상기 금속박막 패턴 형성방법에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 스프레이 증착 방식에 따른 금속박막 패턴 형성방법을 나타낸 공정단면도이고, 도 3a 및 도 3b는 본 발명에 따른 금속박막 패턴 형성방법을 나타낸 공정단면도이다.
도 2a를 참조하면, 본 발명에 따른 스프레이 증착 방식을 살펴보면, 유기금속 전구체를 용매에 용해시켜 제조된 용액(200)을 스프레이 증착기의 반응기(210) 내에 공급한 후 펌프(미도시)를 통해 반응기(210) 내에 압력을 인가한 후 반응기(210)와 연결된 복수개의 구멍을 갖는 노즐(220)을 통하여 상기 용액(200)을 기판(230) 상에 분사시켜 원하는 패턴의 용액막 패턴(240)을 증착한다.
상기 용액(200)은 유기용매(200a)에 용해된 전이금속, Ⅲ-A족 금속, Ⅳ-A족 반도체 금속 및 Ⅱ-족 금속 등으로 이루어진 군에서 선택된 금속(200b)을 함유하는 전구체를 포함하는 액체 혼합물이다. 이때, 상기 금속(200b)은 상온에서 유기용매(200a)에 용해되어 액상을 띤다.
보다 자세하게, 상기 유기금속 전구체는 상기 전이금속, Ⅲ-A족 금속, Ⅳ-A족 반도체 금속 및 Ⅱ-족 금속 등으로 이루어진 군에서 선택된 금속(200b)과 리간드(200c)로 이루어지며, 상기 금속(200b)은 환원성이 높아 열분해에 의해 최종적으로 순수 금속으로 환원되어 석출된다.
상기 금속(200b)은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 탄탈륨(Ta), 루세늄(Ru), 이리듐(Ir), 하프늄(Hf), 텅스텐(W), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 코발트(Co), 몰리브덴(Mo), 니오비움(Nb), 크롬(Cr), 인듐-틴-옥사이드(ITO) 등으로 이루어진 군에서 선택되는 1종인 것을 특징으로 한다.
상기 유기금속 전구체는 Cu(hfac)2, Cu(thfac)2, Cu(acac)2, Cu(TMHD)2 Cu(DPM), (hfac)Cu(I)MP, (Hfac)Cu(I)(DMB), Li(acetate), (CH3)3Al, (C2H5)3Al, (C4H9)3Al, (CH3)3Bi, (C2H5)3Sb, (C3H7)3Sb, Ag(trifluoroacetate), Ag(acetate), (C2H5O)4Si, (C2H5)3SiH, (CH3)4Sn, (C2H5)4Sn, (COD)Pt(CH3)2, Pt(CH3)2(CH3NC)2, Pd(allyl)2, Ni(C5H5)2, Ni(CO)4, TDMAT, TDEAT, Pb(TMHD)2, Ta(OEt)5 및 Pt(hfac)2 등으로 이루어진 군으로부터 선택되는 1종인 것을 특징으로 한다. 상기 유기금속 전구체는 이에 한정되지 않는다.
상기 유기금속 전구체를 용해시키기 위해 사용할 수 있는 유기용매(220a)의 예는 특별히 제한되지는 않으며, 이소프로필 알코올(isopropyl alcohol), 부틸 알코올(butyl alcohol), 헥실 알코올(hexyl alcohol), 옥틸 알코올(octyl alcohol) 등의 알코올계 용매; 에틸 아세테이트(ethyl acetate), 부틸 아세테이트(butyl acetate), 프로필렌 글리콜 메틸에테르 아세테이트(propylene glycol methyl ether acetate) 등의 아세테이트계 용매; 아세토니트릴(acetonitrile), 프로피오니트릴(propionitrile), 펜탄니트릴(pentanenitrile), 헥산니트릴(hexanenitrile), 헵탄니트릴(heptanenitrile), 이소부틸니트릴(isobutylnitrile) 등의 니트릴계 용매; 헥산(hexane), 헵탄(heptane), 옥탄(octane), 도데칸(dodecane) 등의 지방족계 탄화수소 용매; 아니졸(anisole), 메스틸렌(mesitylene), 크실렌(xylene) 등의 방향족계 탄화수소 용매; 메틸이소부틸케톤(methyl isobutyl ketone), 1-메틸-2-피롤리디논(1-methyl-2-pyrrolidinone), 시클로헥사논(cyclohexanone), 아세톤 등의 케톤계 용매; 테트라히드로퓨란(tetrahydrofuran), 디이소부틸에테르(diisobutyl ether) 또는 이소프로필에테르(isopropyl ether) 등의 에테르계 용매를 사용한다.
상기 유기용매(200a)는 상온에서 상기 금속(220b)을 용융시켜 액체 타입의 금속으로 형성시킨다.
상기 스프레이 증착 방식은 진공 또는 상온 상태에서 가능하며, 바람직하게 공정의 간소화 및 기판(230)의 열화에 의한 소자 신뢰성을 확보하기 위해 상온 상태에서 진행한다.
상기 스프레이 방식을 이용한 용액막 패턴(240) 형성 방법은 구성된 비트맵에 잉크젯 카트리지의 노즐에서 분사되는 잉크에 의해 재구성됨으로써 종이에 원하는 문자나 형태를 인쇄하는 잉크젯 프린팅의 원리와 동일하다. 상기 잉크젯 프린팅 원리는 일반적으로 공지된 기술이므로 본 발명에서는 구체적인 설명은 생략하기로 한다.
본 발명에서는 언급하지 않았으나, 상기 용액막 패턴(240)을 스프레이 방식으로 증착하는 방법은 반응기와 기판 사이의 거리, 분사 노즐의 크기, 반응기 내부에 공급되는 압력 및 증착 분위기를 조절함으로써 더욱 구체화될 수 있다.
또한, 상기 기판(230)은 본 발명의 목적을 저해하지 않는 한 특별히 제한되지 않으며, 유리, 석영 또는 플라스틱으로 이루어진 기판 등을 사용할 수 있다.
상기 스프레이 증착 장치는 상기 용액(200)의 유동화를 더욱 용이하게 하기 위한 교반기를 더 포함하여 형성되는 것이 바람직하다.
도 3a를 참조하면, 상기 기판(230) 상에 도 2a에서 언급한 바와 같이 상기 용액(200)이 스프레이 방식으로 증착되어 용액막 패턴(240)이 형성된다.
상기 용액막 패턴(240)은 용매(200a) 안에 상기 금속(200b)과 리간드(200c)가 포함된 용액으로 형성된 막으로서, 초기 증착 시 원하는 패턴으로 형성된다.
도 2b 및 도 2c를 참조하면, 상기 기판(230) 상에 형성된 용액막 패턴(240)을 열처리하여 원하는 형상의 금속박막 패턴(250)을 형성한다.
상기 금속박막 패턴(250)은 초기 증착 시 원하는 패턴의 형상과 동일하며, 순수 금속으로 형성된다.
도 2b에서의 상기 열처리 온도는 용매에 따라 달라질 수 있으나, 본 발명에 따른 유기금속 전구체는 중심금속의 환원이 높은 효율로 진행될 뿐만 아니라 그 열분해 온도도 낮으므로 저온 열처리를 통해 전도성이 높은 순수 금속 또는 금속산화물 박막패턴을 얻을 수 있다.
상기 열처리 온도는 용매의 노르말 비등점(boiling point) 이하인 것을 특징으로 한다.
바람직하게 상기 열처리 온도는 200℃ 이하에서 진행한다.
상기 열처리는 진공 또는 공기 등 임의의 분위기 하에서 진행될 수 있다. 바람직하게는 공정의 단순화 및 기판의 열화에 따른 소자 신뢰성을 확보하기 위하여 공기 중에서 진행한다.
본 발명에 따른 열 처리시, 활성화된 리간드(200c)는 중심금속(200b)을 환원시키고 유기금속 전구체 전체의 분해를 촉진하여, 유기금속 전구체는 순수 금속으로 전환된다. 즉, 상기 금속박막 패턴(250)은 순수 금속으로만 형성된다.
더욱 바람직하게 상기 열처리 시 기판(230)의 상·하부를 동시에 진행하여, 금속박막 패턴(250)의 다공질현상 또는 균열을 방지한다.
한편, 필요한 경우, 금속의 종류, 열처리 분위기 등에 따라 금속산화물을 수 득할 수도 있다.
도 3b를 참조하면, 상기 기판(230) 상에 형성된 용액막 패턴(240)을 열처리함으로써 순수 금속(200b)으로 이루어진 금속박막 패턴(250)이 형성된다.
상기 금속박막 패턴(250)은 전이금속, Ⅲ-A족 금속, Ⅳ-A족 반도체 금속 및 Ⅱ-족 금속 등으로 이루어진 그룹에서 선택된 1종으로 형성된다.
상기 금속박막 패턴(250)은 유기금속 전구체가 순수 금속으로 환원되어 형성된 것이다.
바람직하게 상기 금속박막 패턴(250)은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 탄탈륨(Ta), 루세늄(Ru), 이리듐(Ir), 하프늄(Hf), 텅스텐(W), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 코발트(Co), 몰리브덴(Mo), 니오비움(Nb), 크롬(Cr) 및 인듐-틴-옥사이드(ITO) 등으로 이루어진 군에서 선택되는 1종으로 형성된다.
도 4는 본 발명에 따른 금속박막 패턴 형성방법을 이용한 액정표시장치의 제조 방법을 설명하기 위한 단면도이다.
도 4를 참조하여 상기 금속박막 패턴 형성방법을 이용한 액정표시장치의 제조 방법을 간략히 설명하면, 상부 및 하부 기판(500, 400)을 형성한 후 서로 일정간격 이격되도록 실(Seal) 패턴(602)을 통해 합착하고, 상기 상부 및 하부 기판(500, 400) 사이에 액정(604)을 주입하여 액정층(600)을 형성한다.
상기 하부 기판(400)은 유리, 플라스틱 또는 석영으로 이루어진 제 1 기판(410) 상에 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo) 등의 도전성 금속을 포함하는 도전성 금속 그룹 중 하나 또는 그 이상의 금속을 상기 금속박막 패턴 형성방법을 이용하여 게이트 전극(420)을 형성한다.
이어서, 상기 게이트 전극(420)이 형성된 기판(410) 전면에 걸쳐 실리콘 질화막 및 실리콘 산화막 등의 무기절연물질 그룹 중 선택된 하나를 PECVD 또는 LPCVD 방식을 수행하여 증착하여 게이트 절연막(430)을 형성한다.
상기 게이트 절연막(430)이 형성된 기판(410)의 전면에 순수 비정질 실리콘과 불순물이 포함된 비정질 실리콘을 증착하고 마스크 공정으로 패터닝하여, 게이트 전극(420)과 대응되는 게이트 절연막(430) 상에 액티브층(440a)과 오믹콘택층(440b)으로 이루어진 반도체층(440)을 형성한다.
상기 반도체층(440) 상에는 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo) 등의 도전성 금속을 포함하는 도전성 금속 그룹 중 하나 또는 그 이상의 금속을 상기 금속박막 패턴 형성 방법을 이용하여 상기 게이트 전극(420)과 대응되는 영역에 소오스 전극 및 드레인 전극(450, 460)을 형성한다.
이때, 상기 게이트 전극(420), 반도체층(440) 및 소오스 전극 및 드레인 전극(450, 460)은 박막트랜지스터(TFT;Thin Film Transistor)(T)를 형성하며, 상기 소오스 전극 및 드레인 전극(450, 460) 간의 이격 구간에는 액티브층(440a)의 일부를 노출시킨 채널 영역(ch; channel)이 형성된다.
이어서, 상기 소오스 전극 및 드레인 전극(450, 460) 상의 기판(410) 전면에 걸쳐 실리콘 질화막 및 실리콘 산화막 등의 무기절연물질 그룹 중 선택된 하나를 PECVD 또는 LPCVD 방식을 수행하여 증착하여 보호막(470)을 형성한다.
상기 보호막(470)에는 보호막(470)의 일부를 마스크를 이용하여 식각함으로써 상기 드레인 전극(460)과 콘택되는 콘택홀(465)을 형성하고, 화소영역(P)에는 상기 콘택홀(465)을 통해 상기 드레인 전극(460)과 전기적으로 연결되는 투명 도전성 물질인 화소전극(480)을 형성한다. 상기 화소전극(480)은 ITO를 상기 금속박막 패턴 형성방법을 이용하여 형성한다.
도면으로 제시하지 않았지만, 상기 게이트 전극(420)과 연결되어 제 1 방향으로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소오스 전극(450)과 연결되는 데이터 배선이 형성되고, 이 게이트 배선 및 데이터 배선이 교차되는 영역은 화소영역(P)으로 정의된다.
이로써, 상기 게이트 전극(420), 상기 반도체층(440), 상기 소오스 전극과 드레인 전극(450, 460) 및 상기 화소전극(480)으로 형성되는 하부 기판(400)을 완성한다.
상기 상부 기판(500)은 유리, 플라스틱 또는 석영으로 이루어진 제 2 기판(510) 상에 크롬(Cr)을 상기 금속박막 패턴 형성방법을 이용하여 블랙매트릭스(BM;Black matrix)(520)를 형성한다. 상기 블랙매트릭스(520)는 후속 공정인 컬러필터층의 컬러별 경계부에 형성되어 빛샘현상 및 박막트랜지스터(T)로의 광유입을 차단한다.
상기 블랙매트릭스(520) 상의 제 2 기판(510) 상에는 상기 하부 기판(400)의 화소전극(480)과 대응되는 영역에 특정 파장대의 빛만을 걸러주는 컬러필터층(530)을 형성한다. 상기 컬러필터층(530)은 안료 분산법 등으로 도포 후 마스크 공정을 통해 적색(R)과 녹색(G) 및 청색(B)의 컬러필터층(530)을 순차적으로 형성한다.
이어서, 상기 컬러필터층(530) 상부에는 오버코트층(540)을 더 형성하며, 상기 오버코트층(540) 상부에는 액정층(600)에 전압을 인가하는 또 다른 전극인 공통전극(550)을 형성한다.
상기 공통전극(550)은 투명 도전성 물질인 ITO를 상기 금속박막 패턴 형성방법을 이용하여 형성한다.
상기 공통전극(550) 상에는 상기 하부 기판(400)의 박막트랜지스터(T) 영역과 대응되는 영역에 감광성 수지막을 도포 후 마스크 공정으로 패터닝하여 스페이서(560)를 형성한다. 상기 스페이서(560)는 상부 기판(500)과 박막트랜지스터(T) 사이에 위치하여 일정한 셀 갭을 유지하는 역할을 한다.
이로써, 상기 블랙매트릭스(520), 상기 컬러필터층(530), 상기 오버코트층(540), 상기 공통전극(550) 및 상기 스페이서(560)를 포함하는 상부 기판(500)을 완성한다.
이어서, 완성된 상부 및 하부 기판(500, 400)의 가장자리는 실 패턴(602)에 의해 봉지되며, 상기 스페이서(560)에 의해 셀 갭을 이루는 영역 내에는 액정(604)을 주입하여 액정층(600)을 형성함으로써 액정표시장치를 완성한다.
상기 액정표시장치의 금속박막 패턴 형성방법은 본 발명의 금속박막 패턴 형성방법과 동일하므로 생략하기로 한다.
이와 같이 본 발명에 따른 금속박막 패턴 형성방법을 이용하여 액정표시장치를 제조함으로써, 상기 게이트 전극(420), 상기 소오스 전극과 드레인 전극(450, 460), 상기 화소전극(480), 상기 블랙매트릭스(520) 및 상기 공통전극(550) 등의 형성 공정 시 포토리소그라피 및 식각 공정을 생략하여 공정 단순화 및 제조 수율을 향상시킬 수 있다.
또한, 상기 액정표시장치는 상기 포토리소그라피 및 식각 공정을 생략함으로써 이를 통해 공정시간 단축 및 재료비 절감을 통한 원가 절감이 가능하다.
또한, 상기 액정표시장치는 저온의 간단한 공정을 통해 금속박막 패턴을 형성하므로 소자의 신뢰성을 확보할 수 있다.
본 발명에서는 설명의 편의를 위하여 상기 금속박막 패턴 형성방법을 이용한 액정표시장치의 제조 방법에 한해 설명하였으나, 상기 금속박막 패턴 형성방법은 반도체 소자 및 유기전계발광소자 등의 다양한 화상표시장치의 제조 방법에 이용될 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
본 발명은 유기금속 전구체가 용해된 용액을 기판 상에 스프레이 방식으로 증착한 후 열처리하여 금속박막 패턴을 형성함으로써, 금속박막 패턴 형성 시 포토리소그라피 및 식각 공정을 생략하여 공정 단순화 및 제조 수율을 향상시키는 효과가 있다.
본 발명은 상기 포토리소그라피 및 식각 공정을 생략함으로써 이를 통해 공정시간 단축 및 재료비 절감을 통한 원가 절감의 다른 효과도 있다.
본 발명은 저온의 간단한 공정을 통해 금속박막 패턴을 형성하므로 소자의 신뢰성을 확보할 수 있는 또 다른 효과도 있다.
또한, 본 발명은 상기 금속박막 패턴 형성방법을 이용하여 액정표시장치의 제조 공정을 단순화하고 재료비를 절감하면서 제조 수율이 향상되고 소자 신뢰성을 확보할 수 있는 액정표시장치의 제조 방법을 제공할 수 있는 또 다른 효과도 있다.

Claims (12)

  1. 유기금속 전구체를 용매에 용해시켜 용액을 제조하는 단계;
    상기 용액을 기판 상에 스프레이 방식으로 증착하여 원하는 패턴의 용액막 패턴을 형성하는 단계; 및
    상기 용액막 패턴을 열처리하여 금속박막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 금속박막 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 유기금속 전구체는 Cu(hfac)2, Cu(thfac)2, Cu(acac)2, Cu(TMHD)2 Cu(DPM), (hfac)Cu(I)MP, (Hfac)Cu(I)(DMB), Li(acetate), (CH3)3Al, (C2H5)3Al, (C4H9)3Al, (CH3)3Bi, (C2H5)3Sb, (C3H7)3Sb, Ag(trifluoroacetate), Ag(acetate), (C2H5O)4Si, (C2H5)3SiH, (CH3)4Sn, (C2H5)4Sn, (COD)Pt(CH3)2, Pt(CH3)2(CH3NC)2, Pd(allyl)2, Ni(C5H5)2, Ni(CO)4, TDMAT, TDEAT, Pb(TMHD)2, Ta(OEt)5 또는 Pt(hfac)2 로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 금속박막 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 금속은 전이금속, Ⅲ-A족 금속, Ⅳ-A족 반도체 금속 및 Ⅱ-족 금속으로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 금속박막 패턴 형성방법.
  4. 제 1 항에 있어서,
    상기 금속은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 탄탈륨(Ta), 루세늄(Ru), 이리듐(Ir), 하프늄(Hf), 텅스텐(W), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 코발트(Co), 몰리브덴(Mo), 니오비움(Nb), 크롬(Cr) 및 ITO로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 금속박막 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 금속은 상온에서 유기 용매에 혼합 시 액상 타입인 것을 특징으로 하는 금속박막 패턴 형성방법.
  6. 제 1 항에 있어서,
    상기 용매는 알코올계 용매, 아세테이트계 용매, 니트릴계 용매, 방향족계 탄화수소 용매, 케톤계 용매 및 에테르계 용매로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 금속박막 패턴 형성방법.
  7. 제 1 항에 있어서,
    상기 스프레이 증착은 진공 또는 공기 중에서 수행하여 증착하는 것을 특징으로 하는 금속박막 패턴 형성방법.
  8. 제 1 항에 있어서,
    상기 열처리 온도는 용매의 노르말 비등점 이하인 것을 특징으로 하는 금속박막 패턴 형성방법.
  9. 제 1 항에 있어서,
    상기 열처리 온도는 200℃ 이하인 것을 특징으로 하는 금속박막 패턴 형성방법.
  10. 제 1 항에 있어서,
    상기 열처리는 진공 또는 공기 중에서 수행하는 것을 특징으로 하는 금속박막 패턴 형성방법.
  11. 기판 상에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 상에 반도체층을 형성하는 단계,
    상기 반도체층 상에 서로 분리되어 있는 소오스 전극 및 드레인 전극을 형성하는 단계, 및
    상기 소오스 및 드레인 전극 상에 드레인 전극과 콘택되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치의 제조 방법에 있어서,
    상기 게이트 전극, 상기 소오스 전극과 드레인 전극 및 상기 화소전극 중 적 어도 어느 하나는 상기 제 1 항 내지 제 10 항 중 어느 한 항에 대한 금속박막 패턴 형성방법에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 기판 상에 블랙 매트릭스를 형성하는 단계,
    상기 블랙 매트릭스 상에 컬러필터층을 형성하는 단계, 및
    상기 컬러필터층 상에 공통전극을 형성하는 단계를 포함하는 액정표시장치의 제조 방법에 있어서,
    상기 블랙 매트릭스와 공통전극 중 적어도 어느 하나는 상기 제 1 항 내지 제 10 항 중 어느 한 항에 대한 금속박막 패턴 형성방법에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020050090418A 2005-09-28 2005-09-28 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법 KR20070035704A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090418A KR20070035704A (ko) 2005-09-28 2005-09-28 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090418A KR20070035704A (ko) 2005-09-28 2005-09-28 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법

Publications (1)

Publication Number Publication Date
KR20070035704A true KR20070035704A (ko) 2007-04-02

Family

ID=38158181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090418A KR20070035704A (ko) 2005-09-28 2005-09-28 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법

Country Status (1)

Country Link
KR (1) KR20070035704A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067283A1 (ko) * 2010-11-17 2012-05-24 한국생산기술연구원 전자 회로용 반도체 박막의 제조방법
KR101323701B1 (ko) * 2011-08-16 2013-10-30 한국과학기술원 금속층 제조방법
KR101485858B1 (ko) * 2014-03-24 2015-01-27 한국기계연구원 금속 나노 와이어 투명전극의 제조 방법 및 이에 의해 제조된 금속 나노 와이어 투명전극
WO2019195590A1 (en) * 2018-04-06 2019-10-10 Versum Materials Us, Llc Spin-on metallization

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067283A1 (ko) * 2010-11-17 2012-05-24 한국생산기술연구원 전자 회로용 반도체 박막의 제조방법
KR101323701B1 (ko) * 2011-08-16 2013-10-30 한국과학기술원 금속층 제조방법
KR101485858B1 (ko) * 2014-03-24 2015-01-27 한국기계연구원 금속 나노 와이어 투명전극의 제조 방법 및 이에 의해 제조된 금속 나노 와이어 투명전극
WO2019195590A1 (en) * 2018-04-06 2019-10-10 Versum Materials Us, Llc Spin-on metallization
TWI712077B (zh) * 2018-04-06 2020-12-01 美商慧盛材料美國責任有限公司 旋塗金屬化
JP2021520448A (ja) * 2018-04-06 2021-08-19 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー スピンオンメタライゼーション

Similar Documents

Publication Publication Date Title
JP3267271B2 (ja) 液晶表示装置およびその製造法
US8059076B2 (en) Display panel, mask and method of manufacturing the same
US7439090B2 (en) Method for manufacturing a lower substrate of a liquid crystal display device
US6798032B2 (en) Metal film pattern and manufacturing method thereof
JP3980312B2 (ja) 液晶表示装置およびその製造方法
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US8053295B2 (en) Liquid crystal display device and method of fabricating the same
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
KR20010091119A (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
US20070132901A1 (en) Liquid crystal display device and method of fabricating the same
WO2013102372A1 (zh) 阵列基板及其制造方法和显示装置
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
US8298877B2 (en) Array substrate and method for manufacturing the array substrate
KR100803426B1 (ko) 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법
US20060188661A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
US6999152B2 (en) Method of fabricating liquid crystal display
US7256076B2 (en) Manufacturing method of liquid crystal display device
KR20030095605A (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR100951898B1 (ko) 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR20070035704A (ko) 금속박막 패턴 형성방법 및 그를 이용한 액정표시장치의제조 방법
US20050142704A1 (en) Method for fabricating liquid crystal display device
JP4954868B2 (ja) 導電層を備えた基板の製造方法
WO2004081976A2 (en) Thin film transistor substrate ofa display device and method of manufacturing the same
JP2004514950A (ja) アクティブマトリックス液晶ディスプレイのようなピクセル化装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination