KR20070029930A - Manufacturing method of printed circuit board having electronic components within - Google Patents
Manufacturing method of printed circuit board having electronic components within Download PDFInfo
- Publication number
- KR20070029930A KR20070029930A KR1020050084579A KR20050084579A KR20070029930A KR 20070029930 A KR20070029930 A KR 20070029930A KR 1020050084579 A KR1020050084579 A KR 1020050084579A KR 20050084579 A KR20050084579 A KR 20050084579A KR 20070029930 A KR20070029930 A KR 20070029930A
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- electronic component
- double
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
Abstract
Description
도 1은 종래 기술에 따른 전자부품을 수용하는 인쇄회로기판의 제조방법을 나타낸 도면.1 is a view showing a method of manufacturing a printed circuit board for accommodating an electronic component according to the prior art.
도 2a 내지 도 2f는 본 발명의 바람직한 일 실시예에 따른 코어층에 전자부품을 실장하는 방법을 나타낸 도면.2A to 2F illustrate a method of mounting an electronic component on a core layer according to an exemplary embodiment of the present invention.
도 3은 본 발명의 바람직한 일 실시예에 따른 코어층에 전자부품을 실장하는 방법의 흐름도. 3 is a flow chart of a method for mounting an electronic component on a core layer in accordance with one preferred embodiment of the present invention.
도 4a 내지 도 4i는 도 2f에 도시된 전자부품이 내장된 코어층을 중심으로 스택 비아 구조를 이용하여 다층판 인쇄회로기판을 제조하는 방법을 나타낸 도면.4A to 4I illustrate a method of manufacturing a multilayer printed circuit board using a stack via structure centering on the core layer in which the electronic components illustrated in FIG. 2F are embedded.
도 5는 본 발명의 바람직한 다른 실시예에 따른 전자부품이 내장된 코어층을 중심으로 스택 비아 구조를 이용한 다층판 인쇄회로기판을 나타낸 도면.FIG. 5 is a diagram illustrating a multilayer printed circuit board using a stack via structure centering on a core layer having electronic components embedded therein according to another exemplary embodiment of the present invention. FIG.
도 6는 본 발명의 바람직한 일 실시예에 따른 전자부품이 내장된 코어층을 중심으로 스택 비아 구조를 이용하여 다층판 인쇄회로기판을 제조하는 방법을 나타낸 도면.FIG. 6 is a view illustrating a method of manufacturing a multilayer printed circuit board using a stack via structure centering on a core layer in which electronic components are embedded according to an exemplary embodiment of the present invention. FIG.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
200 : 수지층200: resin layer
210 : 내층회로210: inner layer circuit
220 : 홀220: hall
230 : 공동(cavity)230: cavity
240 : 보강판(stiffener)240: stiffener
245 : 양면 테이프245: double sided tape
250 : 전자부품250: electronic components
260 : 충전제260: Filler
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 반복사용이 가능한 보강판(stiffener)를 사용하여 반도체 소자를 실장하는 인쇄회로기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board on which a semiconductor device is mounted using a stiffener that can be repeatedly used.
차세대 다기능성/소형 패키지를 위한 기술로서 반도체 소자 등의 부품을 내장한 고밀도 인쇄회로기판의 개발이 주목을 받고 있다.As a technology for the next-generation multifunctional / small package, the development of high density printed circuit boards incorporating components such as semiconductor devices is drawing attention.
고밀도를 위해 인쇄회로기판(PCB : Printed Circuit Board) 상에 IC(Integrated Circuit) 칩 등의 반도체 소자를 실장하는 기술이 많이 존재한다. 이러한 실장 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다. There are many technologies for mounting a semiconductor device such as an integrated circuit (IC) chip on a printed circuit board (PCB) for high density. Such mounting techniques include wire bonding and flip chips.
와이어 본딩(Wire Bonding)은 인쇄회로기판에 설계회로가 인쇄된 전자부품을 접착제를 이용하여 인쇄회로기판 상에 본딩시키고, 인쇄회로기판의 리드 프레임과 전자부품의 금속 단자(즉, 패드(pad)) 간에 정보 송수신을 위해 금속 와이어(wire)로 접속시킨다. 그리고 전자부품 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding)시킨다. Wire bonding bonds an electronic component printed on a printed circuit board to a printed circuit board by using an adhesive, and a lead frame of the printed circuit board and a metal terminal (ie, a pad) of the electronic component. ) Is connected by metal wires for information transmission and reception. The electronic component and the wire are molded with a thermosetting resin or a thermoplastic resin.
플립 칩(Filp chip)은 전자부품 상에 금, 솔더(solder) 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프(bump))를 형성하고, 기존의 와이어 본딩 방식과는 반대로, 범프가 형성된 전자부품을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장한다. The flip chip is formed of a material such as gold, solder, or other metal on the electronic component to form external connection terminals (ie, bumps) of several tens of micrometers to hundreds of micrometers in size. Contrary to the bonding method, the bumped electronic component is flipped and mounted so that the surface faces the substrate.
상기 실장 방법은 전자부품을 인쇄회로기판 표면에 실장하는 것으로, 실장 후 전체 두께에 있어서 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없었다. 그리고 전자부품과 인쇄회로기판 사이에 접속 단자(즉, 패드 및 범프)를 이용하여 전기적 접속을 이루는 바 상기 접속 단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동되는 등 신뢰성의 문제점이 있었다.The mounting method is to mount an electronic component on the surface of a printed circuit board, and cannot be smaller than the sum of the thicknesses of the printed circuit board and the electronic component in the overall thickness after mounting. In addition, since electrical connections are made between the electronic parts and the printed circuit board by using connection terminals (that is, pads and bumps), there is a problem of reliability such as disconnection or malfunction due to cutting or corrosion of the connection terminals.
따라서, 전자부품 등의 반도체 소자를 인쇄회로기판의 표면 상 즉, 외부가 아닌 인쇄회로기판 내부에 반도체 소자를 실장하고 빌드업(Buildup) 층을 형성시켜 전기적 접속을 형성한다. 이를 통해 소형화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에서 부품 연결에서 오는 신뢰성 의 문제점을 개선하고자 한다. Therefore, a semiconductor device such as an electronic component is mounted on the surface of the printed circuit board, that is, inside the printed circuit board instead of the outside, and a buildup layer is formed to form an electrical connection. Through this, miniaturization is pursued, minimization of wiring distance at high frequency (over 100MHz), and improvement of reliability problems that come from wire bonding or component connection in flip chip.
도 1은 종래 기술에 따른 반도체 소자(예를 들어, 전자부품 등)를 수용하는 인쇄회로기판의 제조방법을 나타낸 도면이다. 1 is a view showing a method of manufacturing a printed circuit board for accommodating a semiconductor device (for example, an electronic component, etc.) according to the prior art.
도 1의 (A)를 참조하면, 코어 기판(30)에 전자부품을 수용하기 위한 공동(cavity)(32)를 형성한다. 상기 공동(32)의 하단 개구부에 테이퍼(taper)(32a)를 설치한다. 테이퍼(32a)는 후술한 가압 공정에서 전자부품(20), 충전 수지(41) 및 코어 기판(30) 사이에 기포가 남는 것을 없애기 위한 것으로, 인쇄회로기판의 신뢰성을 확보할 수 있다.Referring to FIG. 1A, a
도 1의 (B)를 참조하면, 코어 기판(30)에 형성된 공동(32)의 밑면에 UV 테이프(tape)(40)를 부착한다. UV 테이프(40)는 자외선(UV : Ultra Violet)을 조사하여 접착면의 접착력을 없애고 박리시킬 수 있는 접착 테이프이다. Referring to FIG. 1B, a
도 1의 (C)를 참조하면, 코어 기판(30)에 형성된 공동(32)의 밑면에 부착된 UV 테이프(40) 상에 전자부품(20)을 부착한다. 전자부품(20)의 다이 패드(die pad)(38)가 UV 테이프(40)의 접착면에 접착하도록 한다. Referring to FIG. 1C, the
도 1의 (D)를 참조하면, 공동(32) 내에 충전 수지(41)를 충전한다. Referring to FIG. 1D, the filling resin 41 is filled into the
도 1의 (E)를 참조하면, 스테인리스 프레스 판(100a, 100b)을 이용하여 도 1의 (D)에 도시된 충전 수지(41)가 충전된 코어 기판(30)을 상하 방향으로 가압한다. 그리고 동시에 가열을 통해 충전 수지(41)를 가경화시킨다. 이후 UV 테이프(40)에 자외선을 조사하여 접착력을 없애고 박리시킨다. Referring to FIG. 1E, the
하지만, 도 1에 도시된 인쇄회로기판은 전자부품을 내장함에 있어서 충전 수지(41)가 빠져나오지 않고 기포를 생기지 않도록 하기 위해 삼각형 모양의 가공홈인 테이퍼(32a)를 형성하는데, 상기 테이퍼(32a)의 형성은 소형인 인쇄회로기판에서 가공이 어려운 문제점이 있다. 그리고 전자부품(20)의 고정을 위해서 UV 테이프(40)를 사용하는데, 자외선을 조사하면 접착력이 없어지는 것으로 1회 사용 밖에 할 수 없으며 가격이 비싸 인쇄회로기판의 전반적인 제조 비용이 증가하는 문제점이 있다. However, the printed circuit board shown in FIG. 1 forms a
또한, 전자부품이 집적회로 칩인 경우에 입력과 출력에 관한 배선이 많이 필요하게 되며, 이로 인해 인쇄회로기판은 배선 연결을 위해 6층을 넘는 8층 이상의 다층 구조가 되어야 한다. 하지만, 제조 장치들의 한계로 인하여 6층을 넘는 인쇄회로기판의 제조는 쉽지 않은 문제점이 있다. In addition, when the electronic component is an integrated circuit chip, a lot of wiring regarding inputs and outputs is required. As a result, a printed circuit board has to have a multi-layer structure of 8 layers or more, over 6 layers, for wire connection. However, due to the limitations of the manufacturing apparatus, the manufacturing of a printed circuit board having more than six layers is not easy.
따라서, 상술한 문제점을 해결하기 위해, 본 발명의 목적은 반복 사용 가능한 보강판을 활용하여 제조 비용을 절감시킬 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다. Accordingly, in order to solve the above problems, an object of the present invention is to provide a method of manufacturing a printed circuit board that can reduce the manufacturing cost by utilizing a reinforcement plate that can be repeatedly used.
본 발명의 다른 목적은 접착력 있는 보강판을 활용하여 고정밀도로 전자부품을 포지셔닝할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다. Another object of the present invention is to provide a method of manufacturing a printed circuit board capable of positioning electronic components with high precision by using an adhesive reinforcing plate.
본 발명의 또 다른 목적은 고밀도 I/O(입력/출력) 핀에 대한 배선을 스택 비아 구조를 이용하여 최소한의 층수로 구현하고 층간 연결을 형성하도록 하는 인쇄회로기판의 제조방법을 제공하는 것이다. It is still another object of the present invention to provide a method of manufacturing a printed circuit board for wiring a high density I / O (input / output) pin using a stack via structure with a minimum number of layers and forming interlayer connections.
본 발명의 또 다른 목적은 고가의 기존 소모품인 양면 테이프를 재활용함으로써 제조 비용을 절감할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다. Still another object of the present invention is to provide a method of manufacturing a printed circuit board, which can reduce manufacturing costs by recycling expensive double-sided tape, which is an existing consumable.
본 발명의 또 다른 목적은 고정밀 빌드업 공정으로 인한 공정 수율이 증대하고, 박형 기판 및 고신뢰성 모듈을 생산할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.It is still another object of the present invention to provide a method for manufacturing a printed circuit board which increases the process yield due to the high precision build-up process and can produce a thin substrate and a high reliability module.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다. Other objects of the present invention will be readily understood through the following description.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 전자부품을 내장하는 코어층을 포함하는 인쇄회로기판의 제조방법에 있어서, 공동(cavity) 및 내층회로가 형성된 코어층을 생성하는 단계; 양면 테이프가 부착된 보강판의 상기 양면 테이프 상에 상기 코어층을 적층하는 단계; 상기 공동에 수용되도록 상기 양면 테이프 상에 상기 전자부품을 부착시키는 단계; 상기 공동을 충전제를 이용하여 충전하는 단계; 상기 충전제를 가열 및 가압하여 경화시키는 단계; 및 상기 보강판 및 양면 테이프를 제거하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공될 수 있다. In order to achieve the above object, according to an aspect of the present invention, a method of manufacturing a printed circuit board comprising a core layer containing an electronic component, comprising: generating a core layer having a cavity and an inner layer circuit; Stacking the core layer on the double-sided tape of the reinforcing plate to which the double-sided tape is attached; Attaching the electronic component on the double-sided tape to be received in the cavity; Filling the cavity with filler; Heating and pressurizing the filler to cure; And removing the reinforcement plate and the double-sided tape.
바람직하게는, 상기 전자부품이 내장된 코어층의 양면에 애디티브(additive) 공법 또는 서브트래티브(subtractive) 공법을 통해 스택 비아(stack via) 구조를 가지는 외층회로를 형성하는 단계를 더 포함할 수 있다. Preferably, the method may further include forming an outer layer circuit having a stack via structure through an additive method or a subtractive method on both surfaces of the core layer in which the electronic component is embedded. Can be.
여기서, 상기 전자부품의 전극 주변에 상기 스택 비아가 형성될 수 있다. 또한, 상기 스택 비아는 기계 드릴(mechanical drill), CO2 레이저 드릴, Nd-Yag 레이저 드릴 및 습식 에칭(wet etching) 중 어느 하나에 의해 가공될 수 있다. The stack via may be formed around the electrode of the electronic component. In addition, the stack via may be processed by any one of a mechanical drill, a CO 2 laser drill, an Nd-Yag laser drill, and wet etching.
또한 바람직하게는, 상기 공동은 기계 드릴(mechanical drill), CO2 레이저 드릴 및 Nd-Yag 레이저 드릴 중 어느 하나에 의해 가공될 수 있다. Also preferably, the cavity may be processed by any one of a mechanical drill, a CO2 laser drill and an Nd-Yag laser drill.
또한, 상기 보강판은 온도변화에도 평평도가 유지되는 금속 기판 또는 유리 기판이고, 상기 양면 테이프는 상기 보강판에 부착되는 일면의 접착력이 상기 코어층 및 상기 전자부품이 부착되는 타면의 접착력보다 약할 수 있다. 그리고 상기 보강판 및 양면 테이프의 제거는 상기 보강판이 먼저 제거된 후에 상기 양면 테이프가 제거될 수 있다. In addition, the reinforcing plate is a metal substrate or a glass substrate that maintains the flatness even with temperature changes, the double-sided tape is weaker than the adhesive strength of the other surface is attached to the core layer and the electronic component is attached to the reinforcement plate. Can be. The reinforcement plate and the double-sided tape may be removed after the reinforcement plate is first removed.
또한, 상기 양면 테이프는 실리콘 고무판(Si rubber) 또는 폴리이미드 점착 테이프이거나 반복 사용이 가능한 재질일 수 있다. In addition, the double-sided tape may be a silicon rubber (Si rubber) or polyimide adhesive tape or a material that can be used repeatedly.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. The following merely illustrates the principles of the invention. Therefore, those skilled in the art, although not explicitly described or shown herein, can embody the principles of the present invention and invent various methods and apparatus using the same that are included in the concept and scope of the present invention. In addition, it is to be understood that all detailed descriptions, including the principles, aspects, and embodiments of the present invention, as well as listing specific embodiments, are intended to include structural and functional equivalents.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들 과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.Other objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments in conjunction with the accompanying drawings. In adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible, even if displayed on different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Numbers (eg, first, second, etc.) used in the description of the present specification are merely identification symbols for sequentially distinguishing identical or similar entities.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2f는 본 발명의 바람직한 일 실시예에 따른 코어층에 전자부품을 실장하는 방법을 나타낸 도면이다. 2A to 2F illustrate a method of mounting an electronic component on a core layer according to an exemplary embodiment of the present invention.
도 2a를 참조하면, 우선 코어(core)층을 형성하는 Cu 원판(CCL : Cooper Clad Laminate)은 수지층(200)을 기준으로 양면에 동박면으로 이루어진 내층회로(210)가 형성된다. Referring to FIG. 2A, first, a Cu original plate (CCL: Cooper Clad Laminate) forming a core layer is formed of an
상기 내층회로(210)의 형성은 제조공정에 따라 크게 서브트랙티브(Subtractive) 공법 또는 애디티브(Additive) 공법 등이 가능하다.The
서브트랙티브(Subtractive) 공법은 일반적으로 포토 레지스트로 회로가 형성될 부분 및 홀(hole) 내를 텐팅(Tenting)한 후 에칭하므로 텐트 및 에치(Tent and etch) 공법이라고도 한다. 회로가 형성될 부분의 구리(Cu)를 노광하여 그 외 부분의 구리를 에칭하여 회로를 형성하는 공법이다. 즉, 구리를 약품을 이용하여 깎아 내는 공법이다. The subtractive method is generally referred to as a tent and etch method because it is etched after tenting the part and the hole where the circuit is to be formed with photoresist. A method of forming a circuit by exposing copper (Cu) in a portion where a circuit is to be formed and etching other portions of copper. That is, it is a method of shaving off copper using chemicals.
애디티브(additive) 공법은 절연 기판 상에 도전성 재료를 무전해 도금 또는 전해 도금 등을 통해 선택적으로 석출시키는 등의 방법으로 도금하여 도체 패턴을 형성하는 인쇄회로기판의 회로 형성 방법이다. 전해 동 도금(electrolytic copper plating)을 위한 시드층(seed layer)의 존재 유무에 따라 풀-애디티브(full-additive) 방식과 세미-애디티브(semi-additive) 방식으로 나누어 진다.내층회로(210)는 서브트랙티브 공법으로 형성하고, 외층회로는 애디티브 공법 또는 그 변형인 세미-애디티브(Semi-additive) 공법으로 형성하는 것이 바람직하다. 그 외에도 다양한 공법에 의해 내층회로(210) 또는 외층회로가 형성될 수 있음은 자명하다.The additive method is a circuit forming method of a printed circuit board which forms a conductive pattern by plating a conductive material on an insulating substrate by a method of selectively depositing the conductive material through electroless plating or electroplating. Depending on the presence or absence of a seed layer for electrolytic copper plating, it is divided into a full-additive method and a semi-additive method. ) Is formed by a subtractive method, and the outer layer circuit is preferably formed by an additive method or a semi-additive method thereof. In addition, it is apparent that the
이하, 내층회로(210)는 서브트랙티브 공법으로 형성되는 것을 중심으로 설명하지만, 본 발명의 권리범위를 한정하는 것이 아님은 당연하다.Hereinafter, although the
상기 내층회로(210)의 제작시 Cu 원판(CCL) 또는 Cu 도금이 완료된 기판에 원하는 디자인 형태로 회로를 형성하게 된다. 감광성 포토 레지스트(Photo Resist)를 기판상에 도포하고 포토 마스크(Photo Mask)를 기판에 밀착시킨 후 자외선을 이용하여 포토 레지스트 상에 회로를 형성시키고 화학적 반응을 이용하여 불필요한 구리(Cu)를 에칭(부식)시켜 원하는 회로를 만든다.When fabricating the
도 2a에서 코어층을 형성하는 Cu 원판(200)을 투입한다. 그리고 기계 드릴 또는 레이저 드릴(즉, CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴), 화학동 및 전기동을 통해 드릴링 및 동도금 과정을 거쳐서 홀(hole)(220)을 형성한다. 그리고 마스크(mask) 및 식각 등을 통해 내층회로(210)를 형성하고 제대로 형성되었는지 여부를 검사한다. In FIG. 2A, a
전자부품(250)을 실장하기 위한 공동(cavity)(230)은 홀(220) 형성을 위한 드릴링시 함께 형성되거나, 내층회로(210)가 형성된 후 기계 드릴, CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴 과정을 거쳐 따로이 형성될 수 있다.The
도 2b를 참조하면, 전자부품(250)을 도 2a에 도시된 공동(230) 내부에 실장하고 고정시키기 위한 보강판(stiffener)(240)를 준비한다. Referring to FIG. 2B, a
보강판(stiffener board)(240) 상에 인쇄회로기판 및 전자부품이 부착된다. 보강판(240)은 고온, 고압에서도 평평한 성질을 잃지 않는 금속, 유리, 또는 복합재료로 형성될 수 있다. 여기서, 고온, 고압에서도 평평한(flat) 성질을 유지하는 것을 평평도가 유지된다라고 한다. 그리고 보강판(240)은 반복 사용이 가능한 재질로서, 재활용이 가능하다. 추후 전자부품(250)을 실장하고 충전 및 경화를 위해 충전제(250)를 채우고 경화시킬 때 가열, 가압을 하게 되므로, 고온에서도 내열성을 가지는 재질로 이루어져야 한다. The printed circuit board and the electronic component are attached to the
예를 들어, 가열 특성이 좋은 알루미늄(Al) 등의 금속 기판(metal board) 또는 유리(glass) 등의 편평도를 유지할 수 있는 기판(board) 등이 보강판(240)으로 재활용이 가능하다. For example, a metal board such as aluminum having good heating characteristics or a board capable of maintaining flatness such as glass may be recycled into the reinforcing
보강판(240) 상에 양면에 접착력을 가지는 양면 테이프(245)를 부착시킬 수 있다. 양면 테이프(245)로는 실리콘 고무판(Si rubber) 또는 폴리이미드(PI) 점착 테이프가 사용될 수 있다. 실리콘 고무판 또는 폴리이미드 점착 테이프는 연성 인쇄회로기판(FPCB : Flexible PCB)을 형성함에 있어 휨을 방지하기 위해 일반적으로 사용되는 것을 이용할 수 있다. 접착력이 있는 실리콘 고무판 또는 폴리이미드 점착 테이프를 사용하여 인쇄회로기판 및 전자부품이 고정밀도로 원하는 위치에 포지셔닝될 수 있도록 한다. The double-
여기서, 양면 테이프(245)는 추후 전자부품을 인쇄회로기판에 실장한 뒤에 전자부품을 보호하기 위하여 충전제를 인쇄하고 경화시키는 공정에서 가열 또는 가압에 의해서도 변형되지 않도록 내열성을 가지는 것이 바람직하다. 또한, 먼지를 방지할 수 있는 무진성의 성질을 가지며, 고온에서도 접착력의 변화가 없는 재질임이 바람직하다.Here, the double-
양면 테이프(245)의 접착력으로 인해 전자부품(250)의 고정밀도 포지셔닝(positioning)이 가능하다. 여기서, 양면 테이프(245)는 보강판(240)에 접촉되는 부분의 접착력이 기판이나 전자부품(250)가 접촉되는 부분의 접착력보다 상대적으로 약한 것이 바람직하다. 추후 도 2f에 도시된 공정에서 보강판(240) 및 양면 테이프(245)를 제거할 때 접착력이 약한 일면에 부착된 보강판(240)이 먼저 제거되고, 이후 양면 테이프(245)가 전자부품(250)의 내장이 완료된 인쇄회로기판으로부터 제거될 수 있다.The adhesive force of the double-
도 2c를 참조하면, 도 2b에 도시된 바와 같이 미리 준비된 보강판(240) 상에 부착된 양면 테이프(245) 상에 도 2a에 도시된 코어층을 부착시킨다. Referring to FIG. 2C, the core layer shown in FIG. 2A is attached onto the double-
도 2d를 참조하면, 보강판(240) 위에 부착된 양면 테이프(245) 상에 부착된 코어층에 형성된 공동(230) 내부에 내장하고자 하는 전자부품(250)를 미리 지정된 위치에 따라 부착한다. 전자부품(250)은 추후 형성될 외층회로와의 층간 연결 또는 전기적 접속을 위한 접속 단자(255)를 가지고 있다. 상기 접속 단자(255)가 양면 테이프(245)에 부착되도록 하여 전자부품(250)을 양면 테이프(245) 상에 부착한다. 접속 단자(255)는 금속 범프(metal bump) 또는 금속 패드(metal pad)일 수 있다. 본 발명에서 전자부품(250)은 집적회로 칩 등의 반도체 소자일 수 있다.Referring to FIG. 2D, the
도 2e를 참조하면, 전자부품(250)을 코어층에 형성된 공동(230) 내부에서 보강판(240) 상에 부착시킨 후 전자부품(250)을 고정시키기 위해 인캡슐화(encapsulation) 과정을 거친다. 인캡슐화 과정이란 전자부품(250)이 움직이지 않고 미리 지정된 위치에 고정될 수 있도록 공동(230)과 전자부품(250) 사이의 공간을 충전제(260)를 이용하여 충전(充塡) 즉, 몰딩(molding)하는 과정이다. Referring to FIG. 2E, the
충전은 스크린 인쇄, 마스크 인쇄, 디스펜싱(Dispensing) 등의 방법에 의해 이루어질 수 있다. 충전제(260)는 열경화성 수지, 열가소성 수지 또는 이들의 복합체를 사용할 수 있다. Filling may be accomplished by screen printing, mask printing, dispensing, or the like. The
충전제(260)를 충전한 후, 가압 및 가열을 통하여 충전제(260)를 경화시킨다. 이로 인해 전자부품(250)은 지정된 위치에 고정되게 되어, 코어층에 내장된다. After filling the
도 2f를 참조하면, 충전제(260)가 경화된 후 보강판(240)은 제거된다. Referring to FIG. 2F, the
여기서, 상술한 바와 같이 양면 테이프(245)는 보강판(240)에 접촉되는 부분의 접착력이 기판이나 전자부품(250)가 접촉되는 부분의 접착력보다 상대적으로 약하다. 보강판(240) 및 양면 테이프(245)를 제거할 때 접착력이 약한 일면에 부착된 보강판(240)이 먼저 제거되고, 이후 양면 테이프(245)가 전자부품(250)의 내장이 완료된 인쇄회로기판으로부터 제거된다. Here, as described above, the double-
따라서, 전자부품(250)이 내장된 코어층이 형성된다. 상기 보강판(240) 및 양면 테이프(245)는 반복 사용이 가능하다. 즉, 한쌍의 보강판(240) 및 양면 테이프(245)를 이용하여 전자부품(250)이 내장된 코어층을 여러 개 생성할 수 있으므로 제조 비용이 절감된다. Accordingly, a core layer in which the
본 발명에서 보강판(240)의 다른 면에도 접착력 있는 양면 테이프 또는 단면 테이프를 이용함으로써, 도 2a 내지 도 2e에 도시된 바와 동일한 공정으로 전자부품이 내장된 코어층을 형성할 수 있다. 즉, 보강판(240)를 사이에 두고 2개의 코어층이 제조될 수 있고, 이는 제조 비용을 절감시키고, 다수의 코어층을 생성하는 시간을 단축시킨다. In the present invention, by using a double-sided tape or a single-sided tape adhesive to the other surface of the reinforcing
도 3은 본 발명의 바람직한 일 실시예에 따른 코어층에 전자부품을 실장하는 방법의 흐름도이다. 3 is a flowchart illustrating a method of mounting an electronic component on a core layer according to an exemplary embodiment of the present invention.
단계 S310에서, 전자부품(250)을 실장하기 위한 공동(230), 내층회로(210) 및 홀(220)이 형성된 코어층을 형성한다. In step S310, the core layer in which the
단계 S320에서, 전자부품(250)을 원하는 위치에 고정시키기 위해 접착력을 가지는 보강판(240)를 준비한다. 상기 보강판(240) 상에는 양면에 접착력을 가지는 양면 테이프(245)가 부착되어 있으며, 반복 사용이 가능하다. In operation S320, the reinforcing
상기 단계 S310 및 단계 S320은 그 순서에 상관이 없다. Steps S310 and S320 are irrelevant in order.
단계 S330에서, 양면 테이프(245)가 부착된 보강판(240) 상에 코어층을 적층시킨다. In step S330, the core layer is laminated on the reinforcing
단계 S340에서, 양면 테이프(245)가 부착된 보강판(240) 상에 적층된 코어층에 형성된 공동(230) 내에 전자부품(250)을 실장한다. 보강판(240)에서 양면 테이프(245)가 부착된 면 상에 전자부품(250)을 고정시킨다. In operation S340, the
단계 S350에서, 전자부품(250)은 양면 테이프(245)가 부착된 보강판(240)이 제거된 후에도 원하는 위치에 고정될 수 있도록 인캡슐화 과정을 거친다. 충전제(260)를 전자부품(250)이 실장된 공동(230)에 충전시키고 가열, 가압 공정을 통해 충전제(260)를 경화시킨다. In operation S350, the
단계 S360에서, 보강판(240) 및 양면 테이프(245)를 순차적으로 제거하여 내층회로(210) 및 홀(220)이 형성되고 전자부품(250)이 내장된 코어층을 형성한다. 접착력이 약한 보강판(240)이 먼저 제거됨으로 인해 코어층에 큰 힘을 가하지 않아 부담을 적게 줄 수 있으며, 이후 얇은 두께를 가지는 양면 테이프(245)를 제거한다. In step S360, the reinforcing
본 발명에서 양면 테이프(245)의 접착력은 보강판(240)에 부착되는 일면이 전자부품(250)이 부착되는 타면보다 약한 것이 바람직하다. 이는 보강판(240)을 먼저 제거하고 난 후에 양면 테이프(245)를 제거하기 위함이다.In the present invention, it is preferable that the adhesive force of the double-
또한, 본 발명에서 양면 테이프(245)에서 전자부품(250)이 부착되는 타면의 접착력은 전자부품(250)이 고정되어 고정밀 포지셔닝이 가능해야 하며, 추후 인캡슐화 공정이 끝난 후에는 쉽게 박리가 될 수 있는 접착력을 가지는 것이 바람직하다.In addition, in the present invention, the adhesive force of the other surface to which the
도 4a 내지 도 4i는 도 2f에 도시된 전자부품이 내장된 코어층을 중심으로 스택 비아 구조를 이용하여 다층판 인쇄회로기판을 제조하는 방법을 나타낸 도면이다. 전자부품(250)의 고밀도 I/O 핀(Pin)에 대한 배선을 최소한의 층수로 구현하기 위해 스택 비아 구조로 연결한다. 4A to 4I illustrate a method of manufacturing a multilayer printed circuit board using a stack via structure centering on the core layer in which the electronic components illustrated in FIG. 2F are embedded. The wiring to the high density I / O pins of the
스택 비아(stack via) 구조는 비아 위에 다시 비아를 형성하는 구조로 도 4i의 A 부분에 도시되어 있다. 스택 비아 구조를 이용하면 동일한 수의 배선에 대해서 스태거드 비아(staggered via) 구조보다 적은 층수로 배선 연결이 가능한 장점이 있다. 또한, 기판 사이즈를 전체적으로 작게 만들 수 있게 된다. The stack via structure is shown in part A of FIG. 4I to form vias again over the vias. Using a stack via structure has the advantage that wiring can be made with fewer layers than a staggered via structure for the same number of wires. In addition, the substrate size can be made small overall.
스택 비아 구조를 형성하기 위해 빌드업 인쇄회로기판을 형성하는 공정은 상술한 바와 같이 애디티브 공정 또는 서브트랙티브 공정이 가능하다. 애디티브 공정에서는 층간에 절연을 위한 절연층의 재료로 ABF(Ajinomoto Build-up Film)가 사용되며, 서브트랙티브 공정에서는 RCC(Resin Coated Copper Foil) 또는 프리프레그(prepreg)가 사용될 수 있다. The process of forming the build-up printed circuit board to form the stack via structure may be an additive process or a subtractive process as described above. In the additive process, Ajinomoto Build-up Film (ABF) is used as a material of the insulating layer for insulating between layers, and Resin Coated Copper Foil (RCC) or prepreg may be used in the subtractive process.
이중 애디티브 공정을 이용하게 되면 비아필이 용이하므로, 이하에서는 애디티브 공정을 중심으로 설명한다. 하지만, 이것이 본 발명의 권리범위를 한정하는 것은 아니며, 서브트랙티브 공정을 통해서도 스택 비아 구조를 형성할 수 있다.Since the via fill is easy when the dual additive process is used, the following description will focus on the additive process. However, this does not limit the scope of the present invention, it is also possible to form a stack via structure through a subtractive process.
도 4a를 참조하면, 도 2f에 도시된 보강판(240)가 제거된 전자부품(250)이 내장된 코어층의 양면(즉, 상하면)에 절연층(410)을 형성한다. 상기 절연층(410)은 ABF로 이루어진다. 서브트랙티브 공정을 이용하게 되면, 상기 절연층(410)은 RCC 또는 프리프레그로 이루어진다. Referring to FIG. 4A, an insulating
도 4b를 참조하면, 상기 절연층(410)을 형성한 후에 비아홀(via hole)(420)을 기계 드릴 또는 레이저 드릴(즉, CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴)로 가공한다. 또는 습식 에칭(wet etching) 공정을 통해 상기 비아홀(420)을 가공한다. 비아홀(420)은 층간에 전기 신호 전달을 위해 전기적으로 접속을 유지시키는 역할을 한다. Referring to FIG. 4B, after the insulating
여기서, 습식 에칭(wet etching) 공정이라 함은 절연층(410) 상이 드라이 필름을 도포하고, 비아홀(420)이 형성될 위치에 따라 노광, 현상 공정을 거치고, 드라이 필름이 덮인 부분 외의 부분을 약품으로 제거하는 공정이다. Here, the wet etching process is to apply a dry film on the insulating
도 4c를 참조하면, 도 4b에서 가공한 비아홀(420)을 모두 금속으로 채워 외층(430)을 형성하는 비아필(Via fill) 도금을 한다. 비아필 도금을 하게 되면 전기 신호의 흐름 경로가 짧아져서 신호 전달이 빨라지며, 전도도가 좋은 특성을 가지게 된다.Referring to FIG. 4C, via fill plating is performed to fill the via holes 420 processed in FIG. 4B with metal to form the
도 4d를 참조하면, 상기 외층(430) 부분에 외층회로를 형성한다. 외층회로의 형성은 애디티브 공법, 세미-애디티브 공법 또는 서브트랙티브 공법으로 의한다. Referring to FIG. 4D, an outer circuit is formed on the
도 4e 내지 도 4h를 참조하면, 이후 외층회로가 형성되어 4층(layer)가 된 인쇄회로기판에 다시 도 4a 내지 도 4d와 동일한 단계를 거침으로써 양면에 외층회로를 더 형성하게 되고, 총 6층 인쇄회로기판을 형성한다. 4E to 4H, an outer layer circuit is formed to form an outer layer circuit on both sides by performing the same steps as those of FIGS. 4A to 4D again on a printed circuit board having four layers. A layer printed circuit board is formed.
도 4i를 참조하면, 6층 인쇄회로기판에 솔더 마스크 인쇄(PSR printing : Photo Solder Resist printing) 처리를 한다. PSR 잉크는 인쇄회로기판에 부품을 장착(즉, 실장)할 때 사용되는 솔더(solder)가 필요 부분에만 묻을 수 있도록, 불필요 부분에는 솔더 부착을 방지하기 위해 사용된다. PSR 잉크의 물리적 특성상 PSR 잉크가 기판에 잔존하는 부위는 솔더가 묻질 않게 되고 PSR 잉크가 없는 부위는 솔더가 달라 붙어 그 위에 전자 부품이 장착될 수 있도록 하는 역할을 한다. 또한, 인쇄회로기판의 표면회로를 외부환경으로부터 보호하기 위해 PSR 잉크를 도포한다. Referring to FIG. 4I, a six-layer printed circuit board is subjected to solder mask printing (PSR printing: Photo Solder Resist printing). PSR inks are used to prevent solder attachment to unneeded parts so that the solder used to mount (ie, mount) the components to the printed circuit board can only be buried. Due to the physical characteristics of the PSR ink, the portion of the PSR ink remaining on the substrate is free of solder, and the portion of the PSR ink free of the PSR ink adheres to the solder to allow electronic components to be mounted thereon. In addition, PSR ink is applied to protect the surface circuit of the printed circuit board from the external environment.
PSR 잉크가 인쇄회로기판과 잘 밀착되도록 외층회로 상에 조도를 형성시키고 오염물질을 제거하는 공정을 거친 후, 스크린 인쇄 또는 스프레이 도포(spray coater) 방식으로 PSR 잉크를 도포하고, 노광, 현상, 완전경화과정을 거쳐 솔더 마스크 인쇄 처리를 마친다.After forming the roughness and removing contaminants on the outer layer circuit so that the PSR ink adheres well to the printed circuit board, the PSR ink is applied by screen printing or spray coater, and then exposed, developed, and completely The hardening process completes the solder mask printing process.
도 4i에서는 PSR 잉크(490, 493)가 최외곽의 외층회로(470) 상에 도포되고, PSR 잉크가 도포되지 않은 부분에 외부와의 전기적 접속을 위한 솔더(solder)(496)가 형성된다. In FIG. 4I,
도 4i에서 A 부분이 스택 비아(stack via)가 형성된 부분이다. 전자부품(250)의 구성요소 중 회로층과 전기적 접속을 위한 전극(255)이 회로층과 접하는 부분에 스택 비아를 형성한다. 이를 통해 고밀도 I/O 핀을 가지는 전자부품(250)에 연결되는 배선이 고밀도로 형성될 수 있어 6층 이하의 저층으로 전자부품(250)에의 배선 연결을 완성할 수 있다.A portion A in FIG. 4I is a portion in which a stack via is formed. The stack via is formed in a portion of the
도 5는 본 발명의 바람직한 다른 실시예에 따른 전자부품이 내장된 코어층을 중심으로 스택 비아 구조를 이용한 다층판 인쇄회로기판을 나타낸 도면이다.5 is a diagram illustrating a multilayer printed circuit board using a stack via structure centering on a core layer in which electronic components are embedded, according to another exemplary embodiment of the present invention.
도 4i에 도시된 다층판 인쇄회로기판과 비교하면, 표면 처리 및 솔더 형성 전에 6층 인쇄회로기판의 상하면이 바뀐 것이다. Compared with the multilayer printed circuit board shown in FIG. 4I, the upper and lower surfaces of the six-layer printed circuit board are changed before the surface treatment and solder formation.
즉, 도 4i와 같이 전자부품의 전극이 있는 하면의 아래로 스택 비아를 형성하고 솔더볼(496)을 장착할 수 있다. 이때 전자부품의 위쪽에 형성된 인쇄회로기판의 층에 내장 수동소자(embedded passive) 또는 표면에 수동소자 칩(passive chip)이 실장되면 전자부품의 전기 신호는 전자부품의 전극에서부터 위쪽의 내장 수동소자 또는 수동소자 칩으로 전달되었다가 다시 아래의 솔더볼(496)로 전달되어야 하므로, 그 경로가 길어지는 단점이 있다. That is, as illustrated in FIG. 4I, a stack via may be formed under the lower surface of the electronic component, and the
따라서, 도 5에 도시된 바와 같이 6층 인쇄회로기판의 상하면을 바꾸어 표면 처리 및 솔더 형성을 하게 되면, 전자부품의 전기 신호는 전자부품의 전극이 위를 향하고 있으므로, 바로 내장 수동소자 또는 수동소자 칩으로 전달되었다가 다시 아래의 솔더볼(496)로 전달되게 되어 그 경로가 짧아지는 장점이 있다. Therefore, as shown in FIG. 5, when the upper and lower surfaces of the six-layer printed circuit board are changed to perform surface treatment and solder formation, the electrical signal of the electronic component is directly facing the electrode of the electronic component. Since the transfer to the chip is transferred to the
도 6는 본 발명의 바람직한 일 실시예에 따른 전자부품이 내장된 코어층을 중심으로 스택 비아 구조를 이용하여 다층판 인쇄회로기판을 제조하는 방법을 나타낸 도면이다.FIG. 6 is a diagram illustrating a method of manufacturing a multilayer printed circuit board using a stack via structure centering on a core layer in which electronic components are embedded, according to an exemplary embodiment of the present invention.
단계 S610에서, 도 2f에 도시된 전자부품이 내장된 코어층의 양면에 제1 절연층(410)을 적층한다. In operation S610, the first insulating
단계 S620에서, 적층된 제1 절연층(410)을 관통하는 제1 비아홀(420)를 기계 드릴 또는 레이저 드릴로 가공한다. In operation S620, the first via
단계 S630에서, 가공된 제1 비아홀(420)을 100퍼센트(%) 도금으로 채우고 및 제1 절연층(410) 표면을 도금하는 비아필 도금을 수행한다. In step S630, the processed first via
단계 S640에서, 애디티브 공법, 세미-애디티브 공법 또는 서브트랙티브 공법에 의한 회로 형성 공법에 따라 제1 외층회로(430)를 형성한다. In step S640, the first
단계 S650에서, 양면에 제1 외층회로(430)가 형성된 코어층의 양면에 제2 절연층(450)을 적층한다. In operation S650, the second insulating
단계 S660에서, 적층된 제2 절연층(450)을 관통하는 제2 비아홀(460)를 기계 드릴 또는 레이저 드릴로 가공한다. In operation S660, the second via
단계 S670에서, 가공된 제2 비아홀(460)을 100퍼센트(%) 도금으로 채우고 및 제2 절연층(450) 표면을 도금하는 비아필 도금을 수행한다. In step S670, the processed second via
단계 S680에서, 애디티브 공법, 세미-애디티브 공법 또는 서브트랙티브 공법에 의한 회로 형성 공법에 따라 제2 외층회로(470)를 형성한다.In step S680, the second
단계 S690에서, PSR 잉크(490, 493)가 최외곽의 외층회로(470) 상에 도포되고, PSR 잉크가 도포되지 않은 부분에 외부와의 전기적 접속을 위한 솔더 (solder)(496)가 형성된다. 이를 통해 표면 처리 및 솔더링(soldering)을 수행한다.In step S690,
상술한 바와 같이, 본 발명에 따른 전자부품을 내장한 인쇄회로기판의 제조방법은 반복 사용 가능한 보강판을 활용하여 제조 비용을 절감시킬 수 있다.As described above, the method of manufacturing a printed circuit board incorporating an electronic component according to the present invention may reduce manufacturing costs by utilizing a reinforcing plate that can be repeatedly used.
또한, 접착력 있는 보강판을 활용하여 고정밀도로 전자부품을 포지셔닝할 수 있다. In addition, it is possible to position the electronic component with high precision by utilizing the adhesive reinforcement plate.
또한, 고밀도 I/O(입력/출력) 핀에 대한 배선을 스택 비아 구조를 이용하여 최소한의 층수로 구현하고 층간 연결을 형성하도록 할 수 있다. In addition, wiring to high-density I / O (input / output) pins can be implemented using a stack via structure with a minimum number of layers and forming interlayer connections.
또한, 고가의 기존 소모품인 양면 테이프를 재활용함으로써 제조 비용을 절감할 수 있다. In addition, the manufacturing cost can be reduced by recycling the double-sided tape, which is an expensive existing consumable.
또한, 고정밀 빌드업 공정으로 인한 공정 수율이 증대하고, 박형 기판 및 고신뢰성 모듈을 생산할 수 있다. In addition, the process yield due to the high-precision build-up process is increased, it is possible to produce thin substrates and high reliability modules.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050084579A KR100697980B1 (en) | 2005-09-12 | 2005-09-12 | Manufacturing method of printed circuit board having electronic components within |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050084579A KR100697980B1 (en) | 2005-09-12 | 2005-09-12 | Manufacturing method of printed circuit board having electronic components within |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070029930A true KR20070029930A (en) | 2007-03-15 |
KR100697980B1 KR100697980B1 (en) | 2007-03-23 |
Family
ID=38101851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050084579A KR100697980B1 (en) | 2005-09-12 | 2005-09-12 | Manufacturing method of printed circuit board having electronic components within |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100697980B1 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100887685B1 (en) * | 2007-11-15 | 2009-03-11 | 삼성전기주식회사 | Method for manufacturing printed circuit board having embedded electronic components |
KR100912594B1 (en) * | 2007-11-15 | 2009-08-19 | 대덕전자 주식회사 | Printed circuit board embedded with passive component chip and manufacturing method thereof |
US7687860B2 (en) | 2005-06-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device including impurity regions having different cross-sectional shapes |
KR100952029B1 (en) * | 2007-10-24 | 2010-04-08 | 엘지이노텍 주식회사 | Module package and method for fabricating the same |
US8039939B2 (en) | 2008-06-30 | 2011-10-18 | Samsung Electronics Co., Ltd. | Embedded wiring board, semiconductor package including the same and method of fabricating the same |
KR20150094417A (en) * | 2014-02-11 | 2015-08-19 | 도레이첨단소재 주식회사 | Tape composition for embedded package process and tape for embedded package process using the same |
KR20160097800A (en) * | 2015-02-10 | 2016-08-18 | 삼성전기주식회사 | Printed circuit board and the method thereof |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100965339B1 (en) | 2008-06-04 | 2010-06-22 | 삼성전기주식회사 | Printed circuit board with electronic components embedded therein and method for fabricating the same |
KR101037695B1 (en) * | 2008-12-10 | 2011-05-30 | 주식회사 하이닉스반도체 | Copper clad lamination having capacitor and printed circuit board using the same and semiconductor package using the same |
KR101526581B1 (en) * | 2009-03-17 | 2015-06-05 | 엘지이노텍 주식회사 | Printed circuit board and method for manufacturing the same |
TWI418272B (en) | 2009-08-25 | 2013-12-01 | Samsung Electro Mech | Method of processing a cavity of core substrate |
KR101107067B1 (en) * | 2009-10-27 | 2012-01-30 | 삼성전기주식회사 | Method for processing cavity of core substrate |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901041A (en) * | 1997-12-02 | 1999-05-04 | Northern Telecom Limited | Flexible integrated circuit package |
KR100671541B1 (en) * | 2001-06-21 | 2007-01-18 | (주)글로벌써키트 | A manufacturing method of printed circuit embedded board |
US6709897B2 (en) * | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
KR100467825B1 (en) * | 2002-12-12 | 2005-01-25 | 삼성전기주식회사 | A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof |
TWI356658B (en) * | 2003-01-23 | 2012-01-11 | Toray Industries | Members for circuit board, method and device for m |
JP2004296562A (en) * | 2003-03-26 | 2004-10-21 | Sharp Corp | Substrate with built-in electronic components, and its manufacturing method |
KR100601486B1 (en) * | 2004-12-21 | 2006-07-18 | 삼성전기주식회사 | Embedded chip print circuit board and method for fabricating the same |
-
2005
- 2005-09-12 KR KR1020050084579A patent/KR100697980B1/en not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7687860B2 (en) | 2005-06-24 | 2010-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device including impurity regions having different cross-sectional shapes |
KR100952029B1 (en) * | 2007-10-24 | 2010-04-08 | 엘지이노텍 주식회사 | Module package and method for fabricating the same |
KR100887685B1 (en) * | 2007-11-15 | 2009-03-11 | 삼성전기주식회사 | Method for manufacturing printed circuit board having embedded electronic components |
KR100912594B1 (en) * | 2007-11-15 | 2009-08-19 | 대덕전자 주식회사 | Printed circuit board embedded with passive component chip and manufacturing method thereof |
US8039939B2 (en) | 2008-06-30 | 2011-10-18 | Samsung Electronics Co., Ltd. | Embedded wiring board, semiconductor package including the same and method of fabricating the same |
KR20150094417A (en) * | 2014-02-11 | 2015-08-19 | 도레이첨단소재 주식회사 | Tape composition for embedded package process and tape for embedded package process using the same |
KR20160097800A (en) * | 2015-02-10 | 2016-08-18 | 삼성전기주식회사 | Printed circuit board and the method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100697980B1 (en) | 2007-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100697980B1 (en) | Manufacturing method of printed circuit board having electronic components within | |
KR101077410B1 (en) | Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same | |
KR100965339B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR100792352B1 (en) | Bottom substrate of pop and manufacturing method thereof | |
KR100661297B1 (en) | Rigid-flexible printed circuit board for package on package, and manufacturing method | |
US7737367B2 (en) | Multilayer circuit board and manufacturing method thereof | |
JP4876272B2 (en) | Printed circuit board and manufacturing method thereof | |
US8692391B2 (en) | Embedded ball grid array substrate and manufacturing method thereof | |
KR100956688B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
JP4397915B2 (en) | Manufacturing method of substrate with cavity | |
TW201405745A (en) | Package substrate, package structure and method for manufacturing package structure | |
US10271430B2 (en) | Printed wiring board having support plate and method for manufacturing printed wiring board having support plate | |
TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
JP4648277B2 (en) | Method for manufacturing a substrate having a cavity | |
KR20060026683A (en) | Method for manufacturing package substrate using a electroless ni plating | |
JP5007164B2 (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2009016377A (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP2007088476A (en) | Method for manufacturing substrate provided with cavity | |
US11430703B2 (en) | Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies | |
KR100789531B1 (en) | Fabricating method of rigid flexible printed circuit board | |
KR100661296B1 (en) | Manufacturing method and jig apparatus of printed circuit board having electronic components within | |
US11470714B2 (en) | Component carrier with embedded component and horizontally elongated via | |
KR101109287B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR101969647B1 (en) | Method for manufacturing a circuit board with a post |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |