KR101107067B1 - Method for processing cavity of core substrate - Google Patents

Method for processing cavity of core substrate Download PDF

Info

Publication number
KR101107067B1
KR101107067B1 KR1020090102504A KR20090102504A KR101107067B1 KR 101107067 B1 KR101107067 B1 KR 101107067B1 KR 1020090102504 A KR1020090102504 A KR 1020090102504A KR 20090102504 A KR20090102504 A KR 20090102504A KR 101107067 B1 KR101107067 B1 KR 101107067B1
Authority
KR
South Korea
Prior art keywords
cavity
core substrate
region
processing
machining
Prior art date
Application number
KR1020090102504A
Other languages
Korean (ko)
Other versions
KR20110045799A (en
Inventor
정진수
이두환
박화선
이재걸
정율교
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090102504A priority Critical patent/KR101107067B1/en
Priority to TW099124561A priority patent/TWI418272B/en
Priority to JP2010178924A priority patent/JP5200249B2/en
Priority to US12/860,301 priority patent/US8633397B2/en
Priority to CN2010102632578A priority patent/CN101998772B/en
Publication of KR20110045799A publication Critical patent/KR20110045799A/en
Application granted granted Critical
Publication of KR101107067B1 publication Critical patent/KR101107067B1/en
Priority to JP2012195408A priority patent/JP2012235175A/en
Priority to US14/151,577 priority patent/US20140123486A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

코어기판의 캐비티 가공방법이 개시된다. 상기 가공방법은, 코어기판의 일면에 회로패턴에 의해 구획되는 제1 가공영역을 형성하는 단계; 상기 코어기판의 타면에, 회로패턴에 의해 구획되는 제2 가공영역을 형성하는 단계; 상기 코어기판의 일면으로부터, 상기 제1 가공영역 전부를 제거하여 캐비티를 가공하는 단계를 포함한다.A cavity processing method of a core substrate is disclosed. The machining method includes forming a first machining region partitioned by a circuit pattern on one surface of a core substrate; Forming a second processing region partitioned by a circuit pattern on the other surface of the core substrate; And removing the entire first processing region from one surface of the core substrate to process the cavity.

코어기판, 캐비티 Core Board, Cavity

Description

코어기판의 캐비티 가공방법{Method for processing cavity of core substrate}Cavity processing method of core substrate {Method for processing cavity of core substrate}

본 발명은 코어기판의 캐비티 가공방법에 관한 것이다.The present invention relates to a cavity processing method of a core substrate.

기판 내에 전자소자가 내장되는 임베디드 기판을 제조하기 위해서는 기판 내에 전자소자를 내장하기 위한 공간인 캐비티를 가공해야 한다. 이 때 기판에 캐비티를 가공하기 위한 방법에는 기계적 가공인 CNC 드릴이나 금형을 이용한 펀칭 공법, 그리고 레이저 드릴(CO2 또는 YAG)을 이용한 방법 등을 이용할 수 있다.In order to manufacture an embedded board in which electronic devices are embedded in a board, a cavity, which is a space for embedding electronic devices in a board, must be processed. At this time, a method for machining the cavity on the substrate may be a mechanical drilling, a CNC drill or a punching method using a mold, and a laser drill (CO 2 or YAG).

이 중, 기계적 가공방식은 캐비티 크기(size)의 정밀도가 떨어지고 기판과의 기계적 마찰로 인해 캐비티 내벽에 버(Burr), 크랙(Crack), 백화 등의 잠재적 불량이 발생할 수 있는 위험이 있어 레이저 드릴을 이용한 가공 방법이 사용되는 경우가 많다.Among them, the mechanical drilling method is a laser drill because there is a risk that the precision of the cavity size is reduced and the mechanical failure with the substrate may cause potential defects such as burrs, cracks, and whitening on the inner wall of the cavity. In many cases, a processing method using the above is used.

종래방식에 따르면, 코어기판에 회로를 형성한 뒤, 노출된 절연층에 직접 레이저 드릴 가공하여 캐비티를 형성 한다. 이 경우, 노출된 절연층은 레이저 빔에 의해 제거되어 캐비티가 형성되나, 실제로 캐비티가 형성되는 영역 이 외의 절연층까지 레이저 빔에 의해 손상(변형)을 받게 된다. 또한, 레이저 드릴의 빔(beam)의 마스크 형상이 그대로 절연층 표면에 전이 되어 캐비티 크기 정밀도를 저하 시키는 문제가 있다.According to the conventional method, after the circuit is formed on the core substrate, the cavity is formed by laser drilling the exposed insulating layer directly. In this case, the exposed insulating layer is removed by the laser beam to form a cavity, but is damaged (deformed) by the laser beam even to an insulating layer other than the area where the cavity is actually formed. In addition, there is a problem that the mask shape of the beam of the laser drill is transferred to the surface of the insulating layer as it is, thereby lowering the cavity size precision.

본 발명은 을 제공하는 것이다.The present invention provides.

본 발명의 일 측면에 따르면, 코어기판의 일면에 회로패턴에 의해 구획되는 제1 가공영역을 형성하는 단계; 상기 코어기판의 타면에, 회로패턴에 의해 구획되는 제2 가공영역을 형성하는 단계; 상기 코어기판의 일면으로부터, 상기 제1 가공영역 전부를 제거하여 캐비티를 가공하는 단계를 포함하는 코어기판의 캐비티 가공방법이 제공된다. According to one aspect of the invention, the step of forming a first processing region partitioned by a circuit pattern on one surface of the core substrate; Forming a second processing region partitioned by a circuit pattern on the other surface of the core substrate; There is provided a cavity processing method of a core substrate, the method comprising: machining a cavity by removing all of the first processing region from one surface of the core substrate.

상기 제2 가공영역은 상기 제1 가공영역보다 더 넓을 수 있으며, 이 때, 상기 제1 가공영역의 중심과 상기 제2 가공영역의 중심은 동일 수직선 상에 위치할 수 있다. 또한, 상기 제1 가공영역과 상기 제2 가공영역은 서로 닮은꼴일 수도 있다.The second machining region may be wider than the first machining region, wherein the center of the first machining region and the center of the second machining region may be located on the same vertical line. In addition, the first processing region and the second processing region may be similar to each other.

본 발명의 바람직한 실시예에 따르면, 캐비티의 형상을 정확하게 구현할 수 있다. According to a preferred embodiment of the present invention, it is possible to accurately implement the shape of the cavity.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

이하, 본 발명에 따른 코어기판의 캐비티 가공방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of the cavity processing method of the core substrate according to the present invention will be described in detail with reference to the accompanying drawings, in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Duplicate description thereof will be omitted.

도 1 내지 도 3은 본 발명의 일 실시예에 따른 코어기판의 캐비티 가공방법을 나타내는 도면이다. 도 1 내지 도 3을 참조하면, 코어기판(10), 제1 가공영역(A1), 제2 가공영역(A2), 회로패턴(12), 비아(14), 절연체(16), 레이저빔(L)이 도시되어 있다.1 to 3 are views showing a cavity processing method of a core substrate according to an embodiment of the present invention. 1 to 3, the core substrate 10, the first processing region A1, the second processing region A2, the circuit pattern 12, the vias 14, the insulator 16, and the laser beam ( L) is shown.

먼저, 도 1에 도시된 바와 같이, 코어기판(10)의 일면, 보다 구체적으로는 절연체(16)의 일면에 회로패턴(12)에 의해 구획되는 제1 가공영역(A1)을 형성한다. 여기서 제1 가공영역(A1)이란 레이저빔이 직접 조사되는 절연체(16)의 일측 표면을 말한다. 이러한 제1 가공영역(A1)은 절연체(16) 표면에 형성되는 회로패턴(12)에 의해 구획된다. 즉, 회로패턴(12)에 의해 커버되지 않고 노출된 부분이 제1 가공영역(A1)이 되는 것이다.First, as shown in FIG. 1, the first processing region A1 partitioned by the circuit pattern 12 is formed on one surface of the core substrate 10, more specifically, one surface of the insulator 16. Here, the first processing area A1 refers to one surface of the insulator 16 to which the laser beam is directly irradiated. The first machining area A1 is partitioned by a circuit pattern 12 formed on the surface of the insulator 16. That is, the portion not covered by the circuit pattern 12 and exposed is the first processing area A1.

절연체(16)의 일면에 회로패턴(12)을 형성하는 방법으로는 서브트랙티브 공법(subtractive process), 에디티브 공법(additive process), 잉크젯 공법 등 다양한 방법을 이용할 수 있다.As a method of forming the circuit pattern 12 on one surface of the insulator 16, various methods such as a subtractive process, an additive process, and an inkjet method may be used.

이와 함께, 절연체(16)의 타면에, 회로패턴(12)에 의해 구획되는 제2 가공영역(A2)을 형성한다. 제2 가공영역(A2)은 제1 가공영역(A1)과 마찬가지로 절연체의 하면에 형성되는 회로패턴(12)에 의해 구획되며, 코어기판(10)의 하면에 형성된 회로패턴(12)에 의해 커버되지 않고 노출되는 부분이다. 본 실시예의 경우, 제2 가공영역(A2)은 제1 가공영역(A1)과 대칭되도록 형성된다. 즉, 제1 가공영역(A1)과 제2 가공영역(A2)은 절연체(16)를 중심으로 대칭되는 위치에, 동일한 크기 및 동일한 형상으로 형성되는 것이다.At the same time, a second processing region A2 is formed on the other surface of the insulator 16 by the circuit pattern 12. The second machining region A2 is partitioned by a circuit pattern 12 formed on the lower surface of the insulator like the first machining region A1 and covered by the circuit pattern 12 formed on the lower surface of the core substrate 10. It is the part exposed. In the present embodiment, the second machining region A2 is formed to be symmetrical with the first machining region A1. That is, the first processing region A1 and the second processing region A2 are formed in the same size and the same shape at positions symmetrical about the insulator 16.

이 밖에, 절연체(16)의 상하면에 형성되는 회로패턴들은 절연체(16)를 관통하는 비아(14)에 의해 서로 전기적으로 연결될 수 있다.In addition, the circuit patterns formed on the upper and lower surfaces of the insulator 16 may be electrically connected to each other by vias 14 penetrating through the insulator 16.

이렇게 제1 가공영역(A1)과 제2 가공영역(A2)을 형성한 다음, 도 2에 도시된 바와 같이, 레이저빔(L)을 이용하여 코어기판(10)의 일면으로부터 제1 가공영역(A1) 전부를 제거하여 캐비티를 가공한다. 이렇게 캐비티를 가공하게 되면, 도 3에 도시된 바와 같이, 캐비티의 형상이 회로패턴(12)에 의해 구획되기 때문에, 애초에 설계한 형상 및 크기(W)의 캐비티를 안정적으로 확보할 수 있게 된다. 즉, 캐비티의 크기가 회로패턴(12)에 의해 결정되는 것이다. 이로 인해, 캐비티 크기의 정밀도를 향상시킬 수 있으며, 캐비티 내벽 및 표면의 가공 품질을 향상시킬 수도 있게 된다. 도 3에는 회로패턴(12)에 의해 직사각형 형상의 가공영역이 구획되고, 그에 의해 사각기둥 형상의 캐비티가 형성된 모습이 도시되어 있다.After forming the first processing region A1 and the second processing region A2 as shown in FIG. 2, using the laser beam L, the first processing region A is formed from one surface of the core substrate 10. A1) Remove all to process the cavity. When the cavity is processed in this way, as shown in FIG. 3, since the shape of the cavity is partitioned by the circuit pattern 12, it is possible to stably secure the cavity having the shape and size W originally designed. That is, the size of the cavity is determined by the circuit pattern 12. This makes it possible to improve the accuracy of the cavity size and to improve the processing quality of the cavity inner wall and the surface. In FIG. 3, a rectangular machining region is partitioned by the circuit pattern 12, whereby a rectangular columnar cavity is formed.

도 4 내지 도 6은 본 발명의 다른 실시예에 따른 코어기판(10)의 캐비티 가공방법을 나타내는 도면이다. 본 실시예는 전술한 실시예와 비교하여, 제2 가공영역(A2)이 제1 가공영역(A1)보다 넓게 형성되는 점에 큰 차이가 있다. 이하에서는 앞선 실시예와의 차이점을 중심으로 설명하도록 한다.4 to 6 are views showing a cavity processing method of the core substrate 10 according to another embodiment of the present invention. This embodiment has a large difference in that the second machining region A2 is formed wider than the first machining region A1 as compared with the above-described embodiment. In the following description, the difference from the previous embodiment will be described.

본 실시예에 따르면, 도 4에 도시된 바와 같이, 제2 가공영역(A2)이 제1 가공영역(A1)보다 더 넓게 형성된다. 도 4에는 제1 가공영역(A1)이 'W1'의 크기를 갖고, 제2 가공영역(A2)이 'W2'의 크기를 갖는 모습이 도시되어 있다.According to this embodiment, as shown in FIG. 4, the second machining region A2 is formed wider than the first machining region A1. In FIG. 4, the first machining region A1 has a size of 'W 1 ' and the second machining region A2 has a size of 'W 2 '.

이렇게 제2 가공영역(A2)을 제1 가공영역(A1)보다 더 크게 설계하여 형성하게 되면, 코어기판(10)의 상하면에 회로패턴(12a, 12b)을 형성하는 과정에서 다소 층간 편심이 발생하더라도, 이러한 편심에 의해 캐비티의 크기가 축소되는 것을 방 지할 수 있으며, 원하는 크기를 갖는 캐비티를 정확히 가공할 수 있게 된다. 도 5에는 레이저빔(L)을 이용하여 캐비티를 가공하는 모습이 도시되어 있다.When the second machining area A2 is designed and formed larger than the first machining area A1, an interlayer eccentricity is generated in the process of forming the circuit patterns 12a and 12b on the upper and lower surfaces of the core substrate 10. However, this eccentricity can prevent the cavity from being reduced in size, and it is possible to accurately machine a cavity having a desired size. 5 shows a state of processing the cavity using the laser beam (L).

도 6에는 층간 편심으로 인해 캐비티의 크기가 축소되는 경우가 도시되어 있다. 도 6에 도시된 바와 같이, 코어기판(10)의 상하 회로패턴(12) 간에 편심이 발생하는 경우, 캐비티의 경사에 의해 설계 시 의도한 캐비티의 크기(W1)보다 작은 크기(W3)를 제조할 수밖에 없는 문제가 생기는 것이다. 즉, 전자소자(20)가 내장될 수 있는 공간이 축소될 수밖에 없는 것이다.6 illustrates a case in which the size of the cavity is reduced due to the interlayer eccentricity. As shown in FIG. 6, when an eccentricity occurs between the upper and lower circuit patterns 12 of the core substrate 10, the size W 3 smaller than the size W 1 of the cavity intended for design by the inclination of the cavity. There is a problem that can only be manufactured. That is, the space in which the electronic device 20 may be built is inevitably reduced.

이러한 문제를 고려하여, 본 실시예의 경우와 같이 제2 가공영역(A2)을 제1 가공영역(A1)보다 더 크게 형성하게 되면, 도 7 및 도 8에 도시된 바와 같이 다소 편심이 발생하더라도 제1 가공영역(A1)과 제2 가공영역(A2)의 크기 차이로 인해 이러한 편심이 보완될 수 있어, 설계 시에 의도하였던 캐비티의 크기를 확보할 수 있게 된다.In consideration of such a problem, when the second machining region A2 is formed to be larger than the first machining region A1 as in the case of the present embodiment, as shown in FIGS. This eccentricity can be compensated for by the size difference between the first machining area A1 and the second machining area A2, thereby ensuring the size of the intended cavity.

한편, 회로패턴(12a, 12b)의 편심은 X-Y 전 방향으로 발생할 수 있으므로, 이를 충실히 보완할 수 있도록 하게 위해, 제1 가공영역(A1)의 중심과 제2 가공영역(A2)의 중심을 동일 수직선 상에 위치시킬 수 있다. 도 8의 (a)에 제1 가공영역(A1)의 중심과 제2 가공영역(A2)의 중심이 겹쳐져 있는 모습이 도시되어 있다.Meanwhile, since the eccentricity of the circuit patterns 12a and 12b may occur in all directions of XY, the center of the first machining region A1 and the center of the second machining region A2 are the same in order to faithfully compensate for this. It can be located on a vertical line. 8A, the center of the first machining region A1 and the center of the second machining region A2 overlap each other.

뿐만 아니라, 제1 가공영역(A1)과 제2 가공영역(A2)이 서로 닮은꼴 형상을 갖도록 함으로써, 회로패턴(12a, 12b)의 전 방향으로의 편심을 보다 충실히 보완할 수도 있을 것이다. 도 8의 (a), 및 (b)에는 제1 가공영역(A1)과 제2 가공영역(A2) 이 모두 정사각형 형상을 갖는 경우가 도시되어 있다.In addition, the eccentricity of the circuit patterns 12a and 12b in all directions may be more faithfully compensated by having the first machining region A1 and the second machining region A2 have similar shapes. 8A and 8B show a case in which both the first machining region A1 and the second machining region A2 have a square shape.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1 내지 도 3은 본 발명의 일 실시예에 따른 코어기판의 캐비티 가공방법을 나타내는 도면.1 to 3 is a view showing a cavity processing method of the core substrate according to an embodiment of the present invention.

도 4 내지 도 5는 본 발명의 다른 실시예에 따른 코어기판의 캐비티 가공방법을 나타내는 도면.4 to 5 is a view showing a cavity processing method of the core substrate according to another embodiment of the present invention.

도 6은 층간 편심이 발생한 경우를 나타내는 도면.6 is a diagram illustrating a case where an interlayer eccentricity occurs.

도 7은 본 발명의 다른 실시예에 따라 캐비티가 가공된 코어기판에 전자소자가 내장된 모습을 나태는 도면.7 is a view showing the state in which the electronic device is built in the cavity-processed core substrate according to another embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 코어기판의 캐비티 가공방법의 제1 가공영역과 제2 가공영역을 나타내는 평면도.8 is a plan view showing a first machining region and a second machining region of the cavity processing method of the core substrate according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 코어기판10: core substrate

A1: 제1 가공영역A1: first machining area

A2: 제2 가공영역A2: second machining area

12, 12a, 12b: 회로패턴12, 12a, 12b: circuit pattern

14: 비아14: Via

16: 절연체16: insulator

20: 전자소자20: electronic device

Claims (4)

코어기판의 일면에 회로패턴에 의해 구획되는 제1 가공영역을 형성하는 단계;Forming a first processing region partitioned by a circuit pattern on one surface of the core substrate; 상기 코어기판의 타면에, 회로패턴에 의해 구획되며, 상기 제1 가공영역보다 더 넓은 제2 가공영역을 형성하는 단계;Forming a second machining region on the other surface of the core substrate by a circuit pattern, the second machining region being wider than the first machining region; 상기 코어기판의 일면으로부터, 상기 제1 가공영역 전부를 제거하여 캐비티를 가공하는 단계를 포함하며, Processing a cavity by removing all of the first processing area from one surface of the core substrate, 상기 제1 가공영역의 중심과 상기 제2 가공영역의 중심은 동일 수직선 상에 위치하고,The center of the first machining region and the center of the second machining region are located on the same vertical line, 상기 제1 가공영역과 상기 제2 가공영역은 서로 닮은꼴이며,The first machining region and the second machining region are similar to each other, 상기 캐비티를 가공하는 단계는, 상기 캐비티의 단면적이 상기 코어기판의 일면에서 타면으로 갈수록 증가되어 상기 제2 가공영역 전부가 제거되도록 수행되는 것을 특징으로 하는, 코어기판의 캐비티 가공방법.The processing of the cavity, wherein the cross-sectional area of the cavity is increased from one surface of the core substrate to the other surface is performed so that the entire second processing region is removed, the cavity processing method of the core substrate. 삭제delete 삭제delete 삭제delete
KR1020090102504A 2009-08-25 2009-10-27 Method for processing cavity of core substrate KR101107067B1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020090102504A KR101107067B1 (en) 2009-10-27 2009-10-27 Method for processing cavity of core substrate
TW099124561A TWI418272B (en) 2009-08-25 2010-07-26 Method of processing a cavity of core substrate
JP2010178924A JP5200249B2 (en) 2009-08-25 2010-08-09 Cavity processing method for core substrate
US12/860,301 US8633397B2 (en) 2009-08-25 2010-08-20 Method of processing cavity of core substrate
CN2010102632578A CN101998772B (en) 2009-08-25 2010-08-25 Method of processing cavity of core substrate and electron device embedded printed circuit substrate
JP2012195408A JP2012235175A (en) 2009-08-25 2012-09-05 Electronic element built-in printed circuit board
US14/151,577 US20140123486A1 (en) 2009-08-25 2014-01-09 Method of processing cavity of core substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090102504A KR101107067B1 (en) 2009-10-27 2009-10-27 Method for processing cavity of core substrate

Publications (2)

Publication Number Publication Date
KR20110045799A KR20110045799A (en) 2011-05-04
KR101107067B1 true KR101107067B1 (en) 2012-01-30

Family

ID=44240798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090102504A KR101107067B1 (en) 2009-08-25 2009-10-27 Method for processing cavity of core substrate

Country Status (1)

Country Link
KR (1) KR101107067B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472672B1 (en) * 2013-04-26 2014-12-12 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997979A (en) * 1995-09-29 1997-04-08 Ibiden Co Ltd Manufacture of printed wiring board
JP2002237683A (en) 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd Method for manufacturing circuit board
JP2004327532A (en) * 2003-04-22 2004-11-18 Hitachi Via Mechanics Ltd Laser boring method
KR100697980B1 (en) * 2005-09-12 2007-03-23 삼성전기주식회사 Manufacturing method of printed circuit board having electronic components within

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997979A (en) * 1995-09-29 1997-04-08 Ibiden Co Ltd Manufacture of printed wiring board
JP2002237683A (en) 2001-02-08 2002-08-23 Ngk Spark Plug Co Ltd Method for manufacturing circuit board
JP2004327532A (en) * 2003-04-22 2004-11-18 Hitachi Via Mechanics Ltd Laser boring method
KR100697980B1 (en) * 2005-09-12 2007-03-23 삼성전기주식회사 Manufacturing method of printed circuit board having electronic components within

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472672B1 (en) * 2013-04-26 2014-12-12 삼성전기주식회사 A printed circuit board comprising embeded electronic component within and a method for manufacturing
US9526177B2 (en) 2013-04-26 2016-12-20 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including electronic component embedded therein and method for manufacturing the same

Also Published As

Publication number Publication date
KR20110045799A (en) 2011-05-04

Similar Documents

Publication Publication Date Title
CN107960017B (en) Processing method of circuit board solder mask
US10356901B2 (en) Manufacturing method of circuit board structure
JP2011049555A (en) Method of processing cavity of core substrate
US7665206B2 (en) Printed circuit board and manufacturing method thereof
CN106664795A (en) Structural body and method for manufacturing same
JP2011222948A (en) Method of manufacturing wiring board
JP2002094204A (en) High-frequency module and its manufacturing method
KR101107067B1 (en) Method for processing cavity of core substrate
US20110042131A1 (en) Ceramic substrate and manufacturing method thereof
JP2011025399A (en) Method for boring printed circuit board
KR101875943B1 (en) Printed circuit board and manufacturing method therefor
JP2006108489A (en) Manufacturing method of semiconductor device
JP2005197418A (en) Multilayer wiring board and manufacturing method therefor
US20170040247A1 (en) Substrate core with effective through substrate vias and method for making the same
KR101425566B1 (en) A process for forming via hole of core board for PCB
JP6261104B1 (en) Method for manufacturing printed circuit board
KR101003391B1 (en) Method of processing hole of printed circuit board
KR20180075171A (en) Structure and method for diagonal via connected a layer spacing of PCB substrate
KR101206301B1 (en) Method of fabricating a hole for chip-embedded printed circuit board
CN103974563A (en) PTH plating method of printed circuit boards
JP2005294668A (en) Metal-ceramic bonding substrate and manufacturing method thereof
KR101131444B1 (en) Laser drilling method for manufacturing semiconductor package
JP2005086131A (en) Method for manufacturing ceramic electronic component
KR100610053B1 (en) Moulding stripper for slot processing in pcb fabrication
JP2013128114A (en) Method of manufacturing printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9