KR101875943B1 - Printed circuit board and manufacturing method therefor - Google Patents

Printed circuit board and manufacturing method therefor Download PDF

Info

Publication number
KR101875943B1
KR101875943B1 KR1020110108676A KR20110108676A KR101875943B1 KR 101875943 B1 KR101875943 B1 KR 101875943B1 KR 1020110108676 A KR1020110108676 A KR 1020110108676A KR 20110108676 A KR20110108676 A KR 20110108676A KR 101875943 B1 KR101875943 B1 KR 101875943B1
Authority
KR
South Korea
Prior art keywords
layer
plating layer
insulating layer
via hole
plating
Prior art date
Application number
KR1020110108676A
Other languages
Korean (ko)
Other versions
KR20130044554A (en
Inventor
최대영
황정호
권순규
김윤선
박해환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110108676A priority Critical patent/KR101875943B1/en
Publication of KR20130044554A publication Critical patent/KR20130044554A/en
Application granted granted Critical
Publication of KR101875943B1 publication Critical patent/KR101875943B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Abstract

본 발명은 인쇄회로기판 및 그 제조방법을 제공한다. 상기 인쇄회로기판 제조방법은 패턴이 형성된 금속층 상에 형성된 절연층에 비아홀을 형성하고, 상기 절연층 상에 제1 동 도금층을 형성하며; 상기 제1 도금층의 상면을 상기 비아홀에 대응한 부분을 제외하고 연마하고; 상기 제1 도금층 상에 선택적으로 마스크층을 형성하며; 상기 제1 도금층의 상면 중 상기 마스크층이 형성되지 않은 부분에 제2 도금층을 형성하는 것을 포함한다. 이러한 본 발명에 따르면, 딤플이 완전히 제거된 인쇄회로기판을 제조할 수 있다. The present invention provides a printed circuit board and a method of manufacturing the same. The printed circuit board manufacturing method includes: forming a via hole in an insulating layer formed on a patterned metal layer; forming a first copper plating layer on the insulating layer; Polishing the upper surface of the first plating layer except a portion corresponding to the via hole; Selectively forming a mask layer on the first plating layer; And forming a second plating layer on a portion of the upper surface of the first plating layer where the mask layer is not formed. According to the present invention, a printed circuit board on which dimples are completely removed can be manufactured.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREFOR}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a printed circuit board and a manufacturing method thereof.

최근 전자제품이 소형화, 박판화, 고밀도화 추세에 따라 다층 인쇄회로기판 역시 설계 자유도 및 전자제품의 추세에 맞추어 원자재의 변경과 함께 회로의 층 구성이 복합화되고 있다. 아울러, 신호 처리의 고속화 및 소형화(경박단소)에 대응하기 위해 고밀도 배선용 인쇄회로기판(PCB)의 층간 도전법의 개발이 요구되고 있다.Recently, with the tendency of miniaturization, thinning, and high density of electronic products, multilayer printed circuit boards are also complicated with layer composition of the circuit along with changes of raw materials in accordance with design freedom and trend of electronic products. In addition, development of an interlaminar conductive method for a high-density wiring printed circuit board (PCB) has been demanded in order to cope with speeding up of signal processing and miniaturization (small size).

이에 따라, 다층 인쇄회로기판의 경우, 마이크로 비아홀, 즉, 블라인드 비아홀(Blind Via Hole)을 형성하여 층간의 선택적인 전기적 도통을 형성시키고 있다.Accordingly, in the case of a multilayer printed circuit board, a micro via hole, that is, a blind via hole is formed to form selective electrical conduction between layers.

도 1은 종래 기술에 따라 비아홀 동 도금법으로 비아홀을 충진하는 공정을 나타낸 도면이다. 1 is a view showing a process of filling a via hole by a via hole copper plating method according to a conventional technique.

도 1을 참조하면, 패턴이 형성된 제1 금속층(10) 상부에 필름 타입의 수지 코팅 적층판(Resin Coated Clad: RCC) 또는 열경화성(Thermally Curable; TC) 수지를 사용하여 절연층(20)이 형성되어 있고, 절연층(20) 상에는 제2 금속층(40)이 형성되어 있다. 이런 상태에서 레이저 드릴을 사용하여, 절연층(20)을 뚫고 상기 제1 금속층(10)까지 비아홀(30)을 가공하게 된다(S1). 1, an insulating layer 20 is formed on a first metal layer 10 having a pattern formed thereon by using a film-type Resin Coated Clad (RCC) or a thermally curable (TC) resin And a second metal layer 40 is formed on the insulating layer 20. In this state, the via hole 30 is formed through the insulating layer 20 and the first metal layer 10 using a laser drill (S1).

이후, 상기 비아홀(30)이 형성된 부위에 비아 충진용 동 도금층(60)을 형성하게 된다(S3). 이 경우, 상기 절연층(20)의 상부에도 동 도금층이 동시에 형성될 수 있다. 따라서, 절연층(20) 상에 드라이 필름 레지스트층(50)을 형성하는데(S2), 이는 충진용 동 도금층(60)의 형성시 절연층(20)의 상부의 선택적인 부분에만 동 도금층(60)이 형성되도록 할 수 있다. Thereafter, a copper plating layer 60 for via filling is formed at a portion where the via hole 30 is formed (S3). In this case, a copper plating layer may be formed on the insulating layer 20 at the same time. Thus, the dry film resist layer 50 is formed on the insulating layer 20 (S2). This is because only the copper plating layer 60 (not shown) is formed only on the selective portion of the upper portion of the insulating layer 20 in forming the filling copper plating layer 60 ) Can be formed.

그런데, 종래 방식으로 비아홀(30)을 충진하는 동 도금층(60)을 형성할 때, 비아홀(30)에 의해 동 도금층 표면에 딤플(dimple)(80)을 발생시킬 수 있는 문제점이 있다. 또한, 비아홀(30)의 사이즈(A) 및 절연 두께(B)에 제약 사항이 있었다. 구체적으로, 비아홀 사이즈(A)가 0.12파이 이상이고 절연 두께가 0.05mm 이상의 구조에서 딤플을 제거하는데(Dimple Zero) 한계가 있었다.However, when the copper plating layer 60 filling the via hole 30 is formed by the conventional method, a dimple 80 can be generated on the copper plating layer surface by the via hole 30. Further, there were restrictions on the size (A) and insulation thickness (B) of the via hole (30). Specifically, there was a limit in removing dimples (Dimple Zero) in a structure having a via hole size (A) of 0.12 pores or more and an insulation thickness of 0.05 mm or more.

전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 딤플을 제거한 인쇄회로기판 및 그 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a printed circuit board with dimples removed and a method of manufacturing the same.

전술한 기술적 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은 패턴이 형성된 금속층 상에 형성된 절연층에 비아홀을 형성하고; 상기 절연층 상에 제1 동 도금층을 형성하며; 상기 제1 도금층의 상면을 상기 비아홀에 대응한 부분을 제외하고 연마하고; 상기 제1 도금층 상에 선택적으로 마스크층을 형성하며; 상기 제1 도금층의 상면 중 상기 마스크층이 형성되지 않은 부분에 제2 도금층을 형성하는 것을 포함한다. According to an aspect of the present invention, there is provided a method of fabricating a printed circuit board, comprising: forming a via hole in an insulating layer formed on a metal layer on which a pattern is formed; Forming a first copper plating layer on the insulating layer; Polishing the upper surface of the first plating layer except a portion corresponding to the via hole; Selectively forming a mask layer on the first plating layer; And forming a second plating layer on a portion of the upper surface of the first plating layer where the mask layer is not formed.

상기 비아홀은 레이저를 이용한 드릴 공정에 의해 형성될 수 있다.The via hole may be formed by a drilling process using a laser.

상기 레이저는 CO2 레이저 또는 Nd-YAG 레이저일 수 있다.The laser may be a CO 2 laser or an Nd-YAG laser.

상기 마스크층은 드라이 필름 레지스트 필름으로 형성될 수 있다.The mask layer may be formed of a dry film resist film.

상기 제1 및 제2 도금층은 구리로 형성될 수 있다.The first and second plating layers may be formed of copper.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 패턴이 형성된 금속층 상에 형성된 절연층; 상기 절연층에 형성된 비아홀; 상기 절연층 상에 형성되며 상기 비아홀에 대응한 부분을 제외하고 연마된 제1 동 도금층; 상기 제1 도금층의 상면에 형성된 제2 도금층을 포함한다.According to another aspect of the present invention, there is provided a printed circuit board comprising: an insulating layer formed on a patterned metal layer; A via hole formed in the insulating layer; A first copper plating layer formed on the insulating layer and polished except for a portion corresponding to the via hole; And a second plating layer formed on the upper surface of the first plating layer.

상기 인쇄회로기판은 상기 제1 도금층 상에 선택적으로 형성된 마스크층을 더 포함할 수 있다.The printed circuit board may further include a mask layer selectively formed on the first plating layer.

이와 같이, 본 발명은 비아홀을 충진하기 위한 제1 동 도금층을 형성한 후 제1 도금층에 형성된 딤플을 제거하기 위해 제1 도금층을 선택적으로 연마한다. 이후, 제1 도금층 상에 다시 제2 도금층을 형성하여 딤플을 제거한다. 이러한 본 발명에 따르면, 딤플이 완전히 제거된 인쇄회로기판을 제조할 수 있다.As described above, the first copper plating layer for filling the via hole is formed, and then the first plating layer is selectively polished to remove the dimples formed in the first plating layer. Thereafter, a second plating layer is formed again on the first plating layer to remove the dimples. According to the present invention, a printed circuit board on which dimples are completely removed can be manufactured.

도 1은 종래 기술에 따라 비아홀 동 도금법으로 비아홀을 충진하는 공정을 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다. 1 is a view showing a process of filling a via hole by a via hole copper plating method according to a conventional technique.
2 is a view illustrating a manufacturing process of a printed circuit board according to a preferred embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly explain the present invention in the drawings, parts not related to the description are omitted, and similar parts are denoted by similar reference numerals throughout the specification.

이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다. 2 is a view illustrating a manufacturing process of a printed circuit board according to a preferred embodiment of the present invention.

도 2를 참조하면, 절연층(120)은 패턴이 형성된 제1 금속층(110) 상부에 필름 타입의 수지 코팅 적층판(Resin Coated Clad: RCC) 또는 열경화성(Thermally Curable; TC) 수지를 사용하여 형성된다. 상기 제1 금속층(110)은 프리프레그(Prepreg; 도시 생략)에 형성된 동박으로서, 식각 공정을 거쳐 소정의 회로 패턴이 형성된 동박을 말한다. 그리고, 절연층(120) 상에는 제2 금속층(130)이 형성되어 있다. 2, the insulating layer 120 is formed using a film-type Resin Coated Clad (RCC) or a thermally-curable (TC) resin on the first metal layer 110 having the pattern formed thereon . The first metal layer 110 is a copper foil formed on a prepreg (not shown), and is a copper foil having a predetermined circuit pattern formed through an etching process. A second metal layer 130 is formed on the insulating layer 120.

먼저, 절연층(120)에 비아홀을 형성한다(S10). 구체적으로 레이저 드릴을 사용하여 절연층(120)을 뚫고 상기 제1 금속층(110)까지 비아홀을 가공한다. 예를 들어, 상기 레이저로는 CO2 레이저 또는 Nd-YAG 레이저를 사용할 수 있다. First, a via hole is formed in the insulating layer 120 (S10). Specifically, a via hole is drilled through the insulating layer 120 using a laser drill to the first metal layer 110. For example, a CO 2 laser or an Nd-YAG laser may be used as the laser.

이후, 비아홀이 형성된 부위에 비아 충진용 제1 동 도금층(140)을 형성한다(S20). 이 경우, 상기 절연층(120)의 상부에도 제1 동 도금층(140)이 동시에 형성될 수 있다. Then, a first copper plating layer 140 for filling a via is formed in a portion where the via hole is formed (S20). In this case, a first copper plating layer 140 may be formed on the insulating layer 120 at the same time.

제1 동 도금층(140)이 형성된 후, 동 도금층(140)의 상면을 연마기(200)를 이용하여 연마한다(S30). 도 2에 도시된 바와 같이, 연마 공정(S30)에 의해 제1 동 도금층(140)의 상면은 연마될 때, 딤플 부분 즉, 비아홀 상에 형성된 제1 동 도금층(140) 일부는 연마되지 않는다. 예컨대, 제1 동 도금층(140)의 상면 중 비아홀에 대응한 부분을 제외하고 연마 공정이 이루어질 수 있다. 왜냐하면, 제1 동 도금층(140)의 비아홀에 대응한 부분은 동 도금층(140)의 다른 부분보다 낮기 때문에 연마기(200)가 제1 동 도금층(140)의 상면을 연마할 때, 거의 연마되지 않는다.After the first copper plating layer 140 is formed, the upper surface of the copper plating layer 140 is polished using the polishing machine 200 (S30). 2, when the upper surface of the first copper plating layer 140 is polished by the polishing step S30, the dimple portion, that is, a portion of the first copper plating layer 140 formed on the via hole is not polished. For example, a polishing process may be performed except for a portion corresponding to the via hole in the upper surface of the first copper plating layer 140. This is because the portion corresponding to the via hole of the first copper plating layer 140 is lower than the other portion of the copper plating layer 140 so that the polishing machine 200 is hardly polished when polishing the upper surface of the first copper plating layer 140 .

그에 따라, 제1 동 도금층(140)의 비아홀 상에 형성된 부분 즉, 딤플 부분은 연마되지 않고, 절연층(120) 상에 형성된 부분은 연마되어, 딤플의 크기가 감소한다. 다시 말해, 제1 동 도금층(140)의 표면에 발생된 딤플 즉, 단차가 작아지거나 제거될 수 있다. As a result, the portion formed on the via hole of the first copper plating layer 140, that is, the dimple portion is not polished, and the portion formed on the insulating layer 120 is polished, and the size of the dimple is reduced. In other words, the dimples, i.e., stepped portions, generated on the surface of the first copper plating layer 140 can be reduced or eliminated.

연마 공정 후, 제1 동 도금층(140) 상에 마스크층(150)을 형성한다. 마스크층(150)는 드라이 필름 레지스트 필름으로 형성될 수 있다. 마스크층(150)이 형성된 후, 마스크층(150)이 형성되지 않은 제1 동 도금층(140)의 상면의 일부에 제2 동 도금층(160)을 형성한다(S40). 이 경우, 제1 동 도금층(140)의 표면에 딤플은 그 크기가 매우 작거나, 딤플이 존재하지 않기 때문에, 제1 동 도금층(140) 상에 형성되는 제2 동 도금층(160)의 표면에는 딤플이 발행하지 않는다. 즉, 제2 도금층(160)의 표면에서는 딤플이 제로가 된다. After the polishing process, the mask layer 150 is formed on the first copper plating layer 140. The mask layer 150 may be formed of a dry film resist film. After the mask layer 150 is formed, a second copper plating layer 160 is formed on a part of the upper surface of the first copper plating layer 140 where the mask layer 150 is not formed (S40). In this case, since the size of the dimples on the surface of the first copper plating layer 140 is very small or dimples do not exist, the surface of the second copper plating layer 160 formed on the first copper plating layer 140 Dimples do not issue. That is, dimples on the surface of the second plating layer 160 become zero.

한편, 본 실시예에서는 도금층(140,160)이 구리 즉, 동으로 이루어져 있지만, 이를 대체할 수 있는 어떠한 금속도 가능함은 당업자에게 자명하다. Meanwhile, although the plating layers 140 and 160 are made of copper or copper in this embodiment, it is apparent to those skilled in the art that any metal that can replace them is possible.

이와 같이, 본 발명은 비아홀을 충진하기 위한 제1 도금층을 형성한 후 제1 도금층에 형성된 딤플을 제거하기 위해 제1 도금층을 선택적으로 연마한다. 이후, 제1 도금층 상에 다시 제2 도금층을 형성하여 딤플을 제거한다. 이러한 본 발명에 따르면, 딤플이 완전히 제거된 인쇄회로기판을 제조할 수 있다. As described above, in the present invention, after the first plating layer for filling the via hole is formed, the first plating layer is selectively polished to remove the dimples formed in the first plating layer. Thereafter, a second plating layer is formed again on the first plating layer to remove the dimples. According to the present invention, a printed circuit board on which dimples are completely removed can be manufactured.

이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications and changes can be made in the present invention without departing from the spirit or scope of the present invention as defined by the appended claims. It will be appreciated that such modifications and variations are intended to fall within the scope of the following claims.

110: 제1 금속층 120: 절연층
130: 제2 금속층 140: 제1 동 도금층
150: 마스크층 160: 제2 동 도금층110: first metal layer 120: insulating layer
130: second metal layer 140: first copper plating layer
150: mask layer 160: second copper plating layer

Claims (11)

제 1 금속층 위에 절연층을 형성하고,
상기 형성된 절연층 위에 제 2 금속층을 형성하며,
상기 제 1 금속층의 표면이 노출되도록, 상기 절연층 및 상기 제 2 금속층을 관통하는 비아 홀을 형성하고,
상기 비아 홀의 내부 및 상기 제 2 금속층 상에 제 1 도금층을 형성하고,
상기 제 1 도금층 중 상기 비아 홀의 내부에 형성된 제 1 영역을 제외한 상기 제 2 금속층 상에 형성된 제 2 영역을 연마하고,
상기 제 1 도금층 위에, 상기 제 1 도금층의 상기 제 1 영역의 전체 영역 및 상기 제 2 영역의 일부 영역을 노출하는 개구부를 갖는 마스크층을 형성하고,
상기 마스크의 상기 개구부를 채우는 제 2 도금층을 상기 제 1 도금층의 상기 제 1 영역 및 상기 제 2 영역의 일부 영역 위에 형성하는 것을 포함하며,
상기 제 1 도금층의 상기 제 1 영역은,
상기 제 1 도금층의 상면에서 하면 방향으로 일정 깊이 함몰된 오목부를 포함하고,
상기 제 2 도금층은,
상기 제 1 도금층의 상기 오목부를 채우며 상기 제 1 도금층 위에 배치하며,
상기 오목부에 대응하는 상기 제 1 도금층의 상면의 적어도 일부는,
상기 절연층의 상면보다 낮게 위치하고,
상기 오목부를 채우는 상기 제 2 도금층의 하면의 적어도 일부는,
상기 절연층의 상면보다 낮게 위치하는 인쇄회로기판의 제조 방법.Forming an insulating layer on the first metal layer,
Forming a second metal layer on the formed insulating layer,
A via hole penetrating the insulating layer and the second metal layer is formed so that the surface of the first metal layer is exposed,
Forming a first plating layer on the inside of the via hole and on the second metal layer,
A second region formed on the second metal layer except a first region formed in the via hole of the first plating layer,
Forming a mask layer on the first plating layer, the mask layer having an opening exposing the entire area of the first area of the first plating layer and a part of the area of the second area,
And forming a second plating layer filling the opening of the mask on the first region of the first plating layer and a partial region of the second region,
Wherein the first region of the first plating layer is formed by:
And a concave portion that is recessed at a predetermined depth in a downward direction from an upper surface of the first plating layer,
Wherein the second plating layer comprises:
The first plating layer is filled with the concave portion and disposed on the first plating layer,
At least a part of the upper surface of the first plating layer corresponding to the concave portion,
The insulating layer being located lower than the upper surface of the insulating layer,
And at least a part of the lower surface of the second plating layer filling the concave portion,
Wherein the insulating layer is located lower than the upper surface of the insulating layer. 삭제delete 삭제delete 삭제delete 삭제delete 제 1 금속층;
상기 제 1 금속층 상에 위치하며, 상기 제 1 금속층의 표면을 노출하는 비아 홀이 형성된 절연층;
상기 절연층의 일부 상면 및 상기 절연층의 비아 홀 내에 배치되는 제 1 도금층; 및
상기 제 1 도금층 위에 배치되는 제 2 도금층을 포함하고,
상기 제 1 도금층은,
상기 절연층의 비아 홀 내에 배치되는 제 1 영역과, 상기 절연층의 상면 위에 배치되는 제 2 영역을 포함하고,
상기 제 1 도금층의 상기 제 1 영역은,
상기 제 1 도금층의 상면에서 하면 방향으로 일정 깊이 함몰된 오목부를 포함하고,
상기 제 2 도금층은,
상기 제 1 도금층의 상기 오목부를 채우며 상기 제 1 도금층 위에 배치하며,
상기 오목부에 대응하는 상기 제 1 도금층의 상면의 적어도 일부는,
상기 절연층의 상면보다 낮게 위치하고,
상기 오목부를 채우는 상기 제 2 도금층의 하면의 적어도 일부는,
상기 절연층의 상면보다 낮게 위치하는 인쇄회로기판.A first metal layer;
An insulating layer formed on the first metal layer and having a via hole exposing a surface of the first metal layer;
A first plating layer disposed on a part of the upper surface of the insulating layer and in a via-hole of the insulating layer; And
And a second plating layer disposed on the first plating layer,
The first plating layer may be formed of a metal,
A first region disposed in a via-hole of the insulating layer; and a second region disposed on an upper surface of the insulating layer,
Wherein the first region of the first plating layer is formed by:
And a concave portion that is recessed at a predetermined depth in a downward direction from an upper surface of the first plating layer,
Wherein the second plating layer comprises:
The first plating layer is filled with the concave portion and disposed on the first plating layer,
At least a part of the upper surface of the first plating layer corresponding to the concave portion,
The insulating layer being located lower than the upper surface of the insulating layer,
And at least a part of the lower surface of the second plating layer filling the concave portion,
And is located lower than the upper surface of the insulating layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110108676A 2011-10-24 2011-10-24 Printed circuit board and manufacturing method therefor KR101875943B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110108676A KR101875943B1 (en) 2011-10-24 2011-10-24 Printed circuit board and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108676A KR101875943B1 (en) 2011-10-24 2011-10-24 Printed circuit board and manufacturing method therefor

Publications (2)

Publication Number Publication Date
KR20130044554A KR20130044554A (en) 2013-05-03
KR101875943B1 true KR101875943B1 (en) 2018-07-06

Family

ID=48656925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108676A KR101875943B1 (en) 2011-10-24 2011-10-24 Printed circuit board and manufacturing method therefor

Country Status (1)

Country Link
KR (1) KR101875943B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021107654A3 (en) * 2019-11-27 2021-07-22 엘지이노텍 주식회사 Printed circuit board
WO2021149979A1 (en) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 Circuit board
WO2022164279A1 (en) * 2021-02-01 2022-08-04 엘지이노텍 주식회사 Semiconductor package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060107061A (en) * 2005-04-07 2006-10-13 대덕전자 주식회사 Method of manufacturing a build-up pcb by via fill plating and belt sanding
JP2008235624A (en) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp Wiring circuit board and manufacturing method therefor
KR100861406B1 (en) * 2007-04-27 2008-10-02 주식회사 코리아써키트 Manufacturing method of printed circuit board
KR100907841B1 (en) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 Plating method and plating device
JP2009252952A (en) * 2008-04-04 2009-10-29 Fujikura Ltd Copper charge plating method and printed circuit board manufactured by the method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907841B1 (en) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 Plating method and plating device
KR20060107061A (en) * 2005-04-07 2006-10-13 대덕전자 주식회사 Method of manufacturing a build-up pcb by via fill plating and belt sanding
JP2008235624A (en) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp Wiring circuit board and manufacturing method therefor
KR100861406B1 (en) * 2007-04-27 2008-10-02 주식회사 코리아써키트 Manufacturing method of printed circuit board
JP2009252952A (en) * 2008-04-04 2009-10-29 Fujikura Ltd Copper charge plating method and printed circuit board manufactured by the method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021107654A3 (en) * 2019-11-27 2021-07-22 엘지이노텍 주식회사 Printed circuit board
WO2021149979A1 (en) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 Circuit board
WO2022164279A1 (en) * 2021-02-01 2022-08-04 엘지이노텍 주식회사 Semiconductor package

Also Published As

Publication number Publication date
KR20130044554A (en) 2013-05-03

Similar Documents

Publication Publication Date Title
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
JP2007207781A (en) Printed wiring board having multilayer structure, and method of manufacturing printed wiring board
JP2001053447A (en) Multilayer wiring board with built-in part and manufacturing method thereof
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2013118370A (en) Via hole plating method and printed circuit board manufactured using the same
JP2004146836A (en) Circuit substrate and method for manufacturing the same
JP2008130748A (en) Method of manufacturing printed circuit board containing resistive element
KR101874992B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing the same
KR20170029291A (en) Method for removing stub in multilayer pcb by forming outer layer circuit
KR20090096809A (en) Method of manufacturing semiconductor chip embedded printed circuit board
KR101875943B1 (en) Printed circuit board and manufacturing method therefor
KR20130141927A (en) Printed circuit board and method of manufacturing for printed circuit board
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
KR101136396B1 (en) PCB within cavity and Fabricaring method of the same
JP4314263B2 (en) Via hole having minute hole land and method for forming the same
JP2013106034A (en) Manufacturing method of printed circuit board
KR101023372B1 (en) Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby
KR101089923B1 (en) Manufacturing method of printed circuit board
KR101233642B1 (en) Method of manufacturing a cavity printed circuit board
JP2010129997A (en) Printed-circuit board with embedded pattern, and its manufacturing method
KR102149797B1 (en) Substrate and manufacturing method thereof
KR101085576B1 (en) Method for fabricating printed-circuit-board using metal and printed-circuit-board fabricated using thereof
KR100905567B1 (en) Fabricating Method of Printed Circuit Board
KR100745520B1 (en) Multi-layered printed circuit board and the manufacturing method thereof
JP2009088337A (en) Printed circuit board and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant