JP2002237683A - Method for manufacturing circuit board - Google Patents

Method for manufacturing circuit board

Info

Publication number
JP2002237683A
JP2002237683A JP2001032672A JP2001032672A JP2002237683A JP 2002237683 A JP2002237683 A JP 2002237683A JP 2001032672 A JP2001032672 A JP 2001032672A JP 2001032672 A JP2001032672 A JP 2001032672A JP 2002237683 A JP2002237683 A JP 2002237683A
Authority
JP
Japan
Prior art keywords
hole
wiring board
resin
sheet material
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001032672A
Other languages
Japanese (ja)
Inventor
Yasutake Hotta
育丈 堀田
Teruhisa Hayashi
照久 林
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001032672A priority Critical patent/JP2002237683A/en
Publication of JP2002237683A publication Critical patent/JP2002237683A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit board, capable of incorporating electronic components in the circuit board with high positional accuracy. SOLUTION: The method for manufacturing the circuit board comprises the step of first blocking one opening 21a of a through-hole 21 with a pressure sensitive adhesive 24, so that the adhesive 24 is directed toward the inside, so as to dispose a capacitor element 13 in the hole 21. The method further comprises the steps of filling a filling resin 4 in the hole 21, in a state in which the element 13 is adhered to a sheet material 23, when the element 13 is disposed in the hole 21, and causing the resin to cure. Thus, the element 13 can be disposed in the hole 21 with high positional accuracy, that is, inside a circuit board body 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子部品を内蔵
した配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a wiring board containing electronic components.

【0002】[0002]

【従来の技術】従来より、集積回路素子(以下、「IC
チップ」という)が搭載される配線基板には、ICチッ
プのスイッチングノイズの低減や動作電源電圧の安定化
を図るために、コンデンサ素子を配設することが行われ
ている。しかしコンデンサ素子を配線基板に設ける場
合、ICチップとコンデンサ素子との間の配線長が長く
なるほど配線のインダクタンス成分が増加して、上記目
的を十分には図ることが難しくなることから、コンデン
サ素子はなるべくICチップの近傍に設けるほうが望ま
しい。
2. Description of the Related Art Conventionally, integrated circuit elements (hereinafter referred to as "IC
In order to reduce the switching noise of the IC chip and stabilize the operating power supply voltage, a capacitor element is provided on the wiring board on which the chip is mounted. However, when the capacitor element is provided on the wiring board, the longer the wiring length between the IC chip and the capacitor element, the greater the inductance component of the wiring, and it is difficult to sufficiently achieve the above object. It is desirable to provide as close as possible to the IC chip.

【0003】そこで従来より、次の様な技術が知られて
いる。即ち、まず基板に凹部を設け、その凹部内にコン
デンサ素子を配置する。コンデンサ素子を配置すべき位
置には予め電極パッドを形成しておき、リフローはんだ
付けにより、コンデンサ素子の電極端子を電極パッドを
介して基板の配線に接続する。その後、コンデンサ素子
を樹脂にて覆うことにより、配線基板の内部にコンデン
サ素子を内蔵するというものである。
[0003] Therefore, the following technology is conventionally known. That is, first, a concave portion is provided in a substrate, and a capacitor element is arranged in the concave portion. An electrode pad is formed in advance at a position where the capacitor element is to be arranged, and the electrode terminal of the capacitor element is connected to the wiring of the substrate via the electrode pad by reflow soldering. Thereafter, the capacitor element is covered with a resin so that the capacitor element is built in the wiring board.

【0004】この様に配線基板にコンデンサ素子を内蔵
すれば、コンデンサ素子を表面実装する場合と比較し
て、ICチップとコンデンサ素子との間の配線長の短縮
化が可能となり、スイッチングノイズの低減や動作電源
電圧の安定化を図る上で有利となる。
When the capacitor element is built in the wiring board in this way, the wiring length between the IC chip and the capacitor element can be reduced as compared with the case where the capacitor element is mounted on the surface, and the switching noise is reduced. This is advantageous in stabilizing the operating power supply voltage.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記の様な従
来の技術では、基板に設けた凹部にコンデンサ素子を高
精度で配置することが容易でない。即ち、コンデンサ素
子を所望の位置に高精度で置いても、コンデンサ素子の
端子が基板に固定されるまでの間に、外部からの振動等
によってコンデンサ素子の位置がずれたり、また、はん
だ付けの際、溶融したはんだの表面張力によりコンデン
サ素子の位置がずれてしまったりする可能性がある。そ
の結果、基板の配線との電気的接続に不具合が生じる。
However, in the above-mentioned conventional techniques, it is not easy to arrange a capacitor element in a concave portion provided on a substrate with high accuracy. That is, even if the capacitor element is placed at a desired position with high precision, the position of the capacitor element may be shifted due to external vibration or the like until the terminal of the capacitor element is fixed to the substrate, or soldering may occur. In this case, the position of the capacitor element may be shifted due to the surface tension of the molten solder. As a result, a problem occurs in the electrical connection with the wiring of the substrate.

【0006】また以上の問題は、コンデンサ素子を基板
内部に内蔵する場合に限られない。配線基板における寄
生インダクタンスや寄生容量など、制御が困難な電気的
特性を抑制するには、配線長を短くすることが望まし
く、そのためにはコンデンサ素子以外の電子部品も基板
に内蔵すればよいと考えられる。内蔵する電子部品とし
ては、例えばチップ形状にされたコンデンサ、インダク
タ、抵抗、フィルタ等の受動部品や、メモリ、トランジ
スタ、ローノイズアンプ(LNA)などの能動部品など
が挙げられる。しかし、上記と同様な理由により、電子
部品を高い位置精度での配置することは困難である。
The above problem is not limited to the case where the capacitor element is built in the substrate. In order to suppress electrical characteristics that are difficult to control, such as the parasitic inductance and parasitic capacitance of the wiring board, it is desirable to shorten the wiring length, and it is considered that electronic components other than capacitor elements should be built into the board. Can be The built-in electronic components include, for example, chip-shaped passive components such as capacitors, inductors, resistors, and filters, and active components such as memories, transistors, and low-noise amplifiers (LNA). However, for the same reason as described above, it is difficult to arrange electronic components with high positional accuracy.

【0007】本発明は、こうした問題を解決するために
為されたものであり、電子部品を配線基板に高い位置精
度で内蔵することができる製造方法を提供することを目
的とする。
The present invention has been made to solve such a problem, and an object of the present invention is to provide a manufacturing method capable of incorporating an electronic component into a wiring board with high positional accuracy.

【0008】[0008]

【課題を解決するための手段及び発明の効果】上記課題
を解決するためになされた請求項1記載の発明の態様
は、第1主面および第2主面を有する板状をなし、該両
主面の一方から他方に貫通する貫通孔を備える配線基板
本体と、前記貫通孔内に配置、固定された電子部品と、
を備えた配線基板を製造する方法であって、表面に粘着
剤を有するシート材で、前記貫通孔の第2主面側の開口
部を、該粘着剤が該貫通孔の内側に露出するよう塞ぐ閉
塞工程と、電子部品を、前記シート材に粘着剤を介して
粘着した状態となるよう、前記貫通孔の内部に配置する
配置工程と、前記電子部品が配置された貫通孔に充填樹
脂を注入し硬化させる固定工程と、を有し、前記シート
材として、該シート材の粘着力が8.0N/25mm以
上であるものを用いることを特徴とする。
Means for Solving the Problems and Effects of the Invention According to an aspect of the invention as set forth in claim 1, which has been made to solve the above problems, the present invention has a plate shape having a first main surface and a second main surface. A wiring board main body having a through hole penetrating from one of the main surfaces to the other, and an electronic component arranged and fixed in the through hole,
A method of manufacturing a wiring board comprising: a sheet material having an adhesive on a surface thereof, wherein the opening on the second main surface side of the through hole is exposed to the inside of the through hole. A closing step of closing, an arranging step of arranging the electronic component inside the through hole so that the electronic component is adhered to the sheet material via an adhesive, and a filling resin in the through hole in which the electronic component is arranged. And a fixing step of injecting and curing, and using a sheet material having an adhesive force of 8.0 N / 25 mm or more as the sheet material.

【0009】即ち、請求項1記載の配線基板の製造方法
においては、まず閉塞工程にて、配線基板本体の貫通孔
の開口部のうちの一方(塞がれる開口部側の面を便宜的
に「第2主面」とする)をシート材にて塞ぐ。このシー
ト材は、表面に粘着剤を有するものであり、粘着剤が貫
通孔内側に露出するよう上記開口部を塞ぐ。
That is, in the method of manufacturing a wiring board according to the present invention, first, in the closing step, one of the openings of the through hole of the wiring board body (the surface on the opening side to be closed is conveniently used). (Referred to as “second main surface”) with a sheet material. This sheet material has an adhesive on its surface, and closes the opening so that the adhesive is exposed inside the through-hole.

【0010】なお、本明細書で配線基板本体とは、配線
基板の骨格となる基板をいう。配線基板本体には、その
基板内部に導体層(導体パターン)を内蔵するもの、例
えば複数の絶縁層と導体層とが交互に積層された配線基
板も含まれる。配置工程においては電子部品を貫通孔の
内部に配置するが、その際電子部品が粘着剤を介してシ
ート材に粘着した状態となるようにする。そして、固定
工程では、電子部品が配置された貫通孔に樹脂を注入
し、その樹脂を硬化させることにより、貫通孔内に電子
部品を固定する。なお配置工程は、必ずしも閉塞工程の
後に行う必要はなく、同時に行うようにしても良い。シ
ート材に電子部品を粘着させておき、そのシート材で貫
通孔を塞ぐと同時に、電子部品が貫通孔内部に配置され
るようにすれば、閉塞工程及び配置工程を同時に行うこ
とができる。
[0010] In this specification, the wiring board main body refers to a substrate that is a skeleton of the wiring board. The wiring board body includes a wiring board in which a conductor layer (conductor pattern) is built in the board, for example, a wiring board in which a plurality of insulating layers and conductor layers are alternately stacked. In the arranging step, the electronic component is arranged inside the through hole, and at this time, the electronic component is in a state of being adhered to the sheet material via the adhesive. In the fixing step, the electronic component is fixed in the through-hole by injecting a resin into the through-hole in which the electronic component is arranged and curing the resin. Note that the arrangement step does not necessarily need to be performed after the closing step, and may be performed simultaneously. If the electronic component is adhered to the sheet material and the through-hole is closed with the sheet material and the electronic component is arranged inside the through-hole, the closing step and the arranging step can be performed simultaneously.

【0011】上記シート材としては、その粘着力が8.
0N/25mm以上であるものを用いるが、その粘着力
は、180°引きはがし法(JIS Z0237)によ
り測定されるものである。また、単位[N/25mm]
は、幅25mmのシート材を試料として測定された力を
意味する(以下同様)。
The above-mentioned sheet material has an adhesive strength of 8.
The adhesive strength is 0 N / 25 mm or more, and the adhesive strength is measured by a 180 ° peeling method (JIS Z0237). Also, the unit [N / 25mm]
Means a force measured using a sheet material having a width of 25 mm as a sample (the same applies hereinafter).

【0012】この様な請求項1の配線基板の製造方法に
よれば、高い位置精度で貫通孔の内部、即ち配線基板の
内部に電子部品を配置できる。そのため、電子部品と配
線との電気的接続も確実に図ることができ、信頼性の高
い配線基板を得ることができる。
According to the method of manufacturing a wiring board according to the first aspect, an electronic component can be arranged inside the through hole, that is, inside the wiring board with high positional accuracy. Therefore, electrical connection between the electronic component and the wiring can be reliably established, and a highly reliable wiring board can be obtained.

【0013】また、シート材の粘着力が8.0N/25
mm以上であるから、電子部品の位置の精度をさらに高
めることができる。即ち、シート材の粘着力が小さい場
合には、シート材の表面において電子部品を正確な位置
に載置しても、その後注入される充填樹脂に押されるこ
とにより、その位置がずれたり、傾いたりする可能性が
あり、延いては、電子部品の電極端子と配線パターンと
の接続が困難となることも考えられる。一方、請求項1
の製造方法においては、シート材の粘着力が8.0N/
25mm以上であるから、電子部品が配置された貫通孔
に充填樹脂を注入する際も、電子部品が動きにくくな
り、電子部品の位置の精度をさらに高めることができ
る。
The sheet material has an adhesive force of 8.0 N / 25.
mm or more, the accuracy of the position of the electronic component can be further improved. That is, when the adhesive strength of the sheet material is small, even if the electronic component is placed at an accurate position on the surface of the sheet material, the position is shifted or tilted by being pushed by the filling resin injected thereafter. It is possible that the connection between the electrode terminal of the electronic component and the wiring pattern becomes difficult. On the other hand, claim 1
In the method for producing a sheet material, the adhesive strength of the sheet material is 8.0 N /
Since it is 25 mm or more, even when the filling resin is injected into the through-hole in which the electronic component is arranged, the electronic component becomes difficult to move, and the position accuracy of the electronic component can be further improved.

【0014】次に請求項2記載の発明の態様は、第1主
面および第2主面を有する板状をなし、該両主面の一方
から他方に貫通する貫通孔を備える配線基板本体と、前
記貫通孔内に配置、固定された電子部品と、を備えた配
線基板を製造する方法であって、表面に粘着剤を有する
シート材で、前記貫通孔の第2主面側の開口部を、該粘
着剤が該貫通孔の内側に露出するよう塞ぐ閉塞工程と、
電子部品を、前記シート材に粘着剤を介して粘着した状
態となるよう、前記貫通孔の内部に配置する配置工程
と、前記電子部品が配置された貫通孔に充填樹脂を注入
し硬化させる固定工程と、を有し、シート材として、粘
着剤の厚さが30μm以上70μm未満であるものを用
いることを特徴とする。
According to a second aspect of the present invention, there is provided a wiring board body having a plate shape having a first main surface and a second main surface, and having a through hole penetrating from one of the two main surfaces to the other. A method of manufacturing a wiring board, comprising: an electronic component disposed and fixed in the through hole, wherein a sheet material having an adhesive on a surface thereof has an opening on a second main surface side of the through hole. A closing step of closing the adhesive so as to be exposed inside the through-hole,
An arranging step of arranging the electronic component inside the through-hole so as to be in a state of being adhered to the sheet material via an adhesive, and injecting and curing a filling resin into the through-hole where the electronic component is arranged and fixing the electronic component; And using a sheet material having a thickness of 30 μm or more and less than 70 μm as a sheet material.

【0015】即ち、請求項2記載の配線基板の製造方法
においては、請求項1の発明と同様の閉塞工程、配置工
程および固定工程を行うことにより電子部品を配線基板
本体に内蔵する。従って、高い位置精度で貫通孔の内
部、即ち配線基板の内部に電子部品を配置できる。その
ため、電子部品と配線との電気的接続も確実に図ること
ができ、信頼性の高い配線基板を得ることができる。
That is, in the method of manufacturing a wiring board according to the second aspect, the electronic component is built in the wiring board main body by performing the closing step, the arranging step, and the fixing step as in the first aspect of the present invention. Therefore, the electronic components can be arranged with high positional accuracy inside the through holes, that is, inside the wiring board. Therefore, electrical connection between the electronic component and the wiring can be reliably established, and a highly reliable wiring board can be obtained.

【0016】また、請求項2の配線基板の製造方法で
は、シート材として、粘着剤の厚さが15μm以上70
μm未満であるものを用いている。粘着剤の厚さが70
μm以上であると、電子部品の一部分が粘着剤の中に入
り込んでしまい、電子部品の位置を正確に定めることが
できない。例えば、電子部品をその電極端子の部分でシ
ート材に粘着させようとした場合、電極端子が粘着剤に
埋没してしまい、電子部品の位置を正確に定めるのが容
易でないことが考えられる。電子部品本体(電極端子
(外部電極)以外の部分)を保護するために、電子部品
本体を充填樹脂で覆うのが好ましいが、電極端子が粘着
剤に入り込むと、電子部品本体とシート材との間に充填
樹脂が流入させることができず、その結果、充填樹脂で
電子部品本体を覆うことができなくなるといった不都合
も考えられる。
Further, in the method of manufacturing a wiring board according to the second aspect, the thickness of the adhesive is 15 μm or more and 70
Those having a size smaller than μm are used. The thickness of the adhesive is 70
If it is more than μm, a part of the electronic component enters the adhesive, and the position of the electronic component cannot be accurately determined. For example, when the electronic component is to be adhered to the sheet material at the electrode terminal portion, the electrode terminal is buried in the adhesive, and it may be difficult to accurately determine the position of the electronic component. In order to protect the electronic component main body (parts other than the electrode terminals (external electrodes)), it is preferable to cover the electronic component main body with the filling resin. There may be a disadvantage that the filling resin cannot flow in between, and as a result, the electronic component body cannot be covered with the filling resin.

【0017】一方、シート材の表面の粘着剤の厚さが小
さいと、所定の粘着力を得にくく、確実に電子部品を保
持することが困難となり、電子部品の位置がずれやすく
なる。電子部品の位置の精度を高めるには、粘着剤の厚
みを15μm以上として所定の粘着力を確保するのが好
ましい。この様に、請求項2記載の配線基板の製造方法
によれば、シート材として、粘着剤の厚さが15μm以
上70μm未満であるものを用いていることから、電子
部品を更に正確な位置に配置することができる。
On the other hand, if the thickness of the pressure-sensitive adhesive on the surface of the sheet material is small, it is difficult to obtain a predetermined adhesive force, it is difficult to hold the electronic component securely, and the position of the electronic component is easily shifted. In order to increase the precision of the position of the electronic component, it is preferable that the thickness of the adhesive is 15 μm or more to secure a predetermined adhesive force. As described above, according to the method for manufacturing a wiring board according to the second aspect, since the thickness of the adhesive is 15 μm or more and less than 70 μm as the sheet material, the electronic component can be located at a more accurate position. Can be arranged.

【0018】次に請求項3記載の発明の態様は、第1主
面および第2主面を有する板状をなし、該両主面の一方
から他方に貫通する貫通孔を備える配線基板本体と、前
記貫通孔内に配置、固定された電子部品と、を備えた配
線基板を製造する方法であって、表面に粘着剤を有する
シート材で、前記貫通孔の第2主面側の開口部を、該粘
着剤が該貫通孔の内側に露出するよう塞ぐ閉塞工程と、
電子部品を、前記シート材に粘着剤を介して粘着した状
態となるよう、前記貫通孔の内部に配置する配置工程
と、前記電子部品が配置された貫通孔に充填樹脂を注入
し硬化させる固定工程と、を有し、シート材として、シ
ート材として該シート材の引張強さが100N/25m
m以上であるものを用いることを特徴とする。
According to a third aspect of the present invention, there is provided a wiring board body having a plate shape having a first main surface and a second main surface, and having a through hole penetrating from one of the two main surfaces to the other. A method of manufacturing a wiring board, comprising: an electronic component disposed and fixed in the through hole, wherein a sheet material having an adhesive on a surface thereof has an opening on a second main surface side of the through hole. A closing step of closing the adhesive so as to be exposed inside the through-hole,
An arranging step of arranging the electronic component inside the through-hole so as to be in a state of being adhered to the sheet material via an adhesive, and injecting and curing a filling resin into the through-hole where the electronic component is arranged and fixing the electronic component; And the sheet material has a tensile strength of 100 N / 25 m as a sheet material.
m or more.

【0019】この様に、請求項3記載の配線基板の製造
方法においては、請求項1の発明と同様の閉塞工程、配
置工程および固定工程を行うことにより電子部品を配線
基板本体に内蔵する。従って、高い位置精度で貫通孔の
内部、即ち配線基板の内部に電子部品を配置できる。そ
のため、電子部品と配線との電気的接続も確実に図るこ
とができ、信頼性の高い配線基板を得ることができる。
Thus, in the method of manufacturing a wiring board according to the third aspect, the electronic component is built in the wiring board main body by performing the closing step, the arranging step, and the fixing step as in the first aspect of the present invention. Therefore, the electronic components can be arranged with high positional accuracy inside the through holes, that is, inside the wiring board. Therefore, electrical connection between the electronic component and the wiring can be reliably established, and a highly reliable wiring board can be obtained.

【0020】また、シート材の強度が低いと、シート材
の表面に電子部品を載置する際にシート材が変形し電子
部品の位置ずれが生じるなど、不都合の発生が考えられ
るため、電子部品の位置精度を高めることは困難である
ので、請求項3の配線基板の製造方法では、シート材と
して、その引張り強さ(JIS Z0237)が100
N/25mm以上である程度の強度を有するシート材を
用いている。これにより、電子部品の正確な配置をより
確実に行うことができる。なお、引張り強さが150N
/25mm以上であるシート材を用いるとより好まし
い。
If the strength of the sheet material is low, inconveniences such as deformation of the sheet material when the electronic component is placed on the surface of the sheet material and displacement of the electronic component may occur. Since it is difficult to improve the positional accuracy of the sheet material, the tensile strength (JIS Z0237) of the sheet material is 100 in the method of manufacturing a wiring board according to claim 3.
A sheet material having a certain strength of N / 25 mm or more is used. This makes it possible to more accurately arrange the electronic components. The tensile strength is 150N
/ 25 mm or more is more preferably used.

【0021】なお、シート材の材質(基材)としては、
例えばポリイミド、ポリエステル、PET、テフロン
(登録商標)で構成したものが考えられる。この内、耐
熱性、耐薬品性の点で優れているテフロン(登録商標)
を使用するのが比較的好ましい。また、シート材の表面
に付される粘着剤としては、例えばシリコン系の粘着
剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤など
が考えられる。この内、離型性(即ち、剥がし易さ)、
耐熱性の点で優れているシリコン系の粘着剤を使用する
のが比較的好ましい。
The material (base material) of the sheet material is as follows.
For example, a material composed of polyimide, polyester, PET, and Teflon (registered trademark) can be considered. Among them, Teflon (registered trademark) which is excellent in heat resistance and chemical resistance
It is relatively preferred to use Further, as the adhesive applied to the surface of the sheet material, for example, a silicone-based adhesive, an acrylic-based adhesive, a thermoplastic rubber-based adhesive, or the like can be considered. Among them, releasability (that is, ease of peeling),
It is relatively preferable to use a silicone-based pressure-sensitive adhesive which is excellent in heat resistance.

【0022】また電子部品の電極の表面は、粗度Rzが
0.3〜20μmになるように粗化処理されているとよ
い。電子部品の電極の表面の粗度Rzは、0.5〜1.
0μmがより好ましく、0.5〜5μmが更に好まし
い。充填樹脂が電極表面の凹凸に食い込んで、密着性を
向上させるアンカー効果を奏するからである。粗度Rz
の制御については、特に制約はなく、マイクロエッチン
グ法や黒化処理等の公知の方法で行えばよい。
The surface of the electrode of the electronic component is preferably roughened to have a roughness Rz of 0.3 to 20 μm. The surface roughness Rz of the electrode of the electronic component is 0.5 to 1.
0 μm is more preferred, and 0.5 to 5 μm is even more preferred. This is because the filling resin cuts into the unevenness of the electrode surface and has an anchor effect of improving the adhesion. Roughness Rz
Is not particularly limited, and may be performed by a known method such as a micro-etching method or a blackening process.

【0023】一方、充填樹脂には、充填樹脂よりも熱膨
張係数が小さいフィラー(例えばSiO2等)を混合
(樹脂を含む複合材料となる。)しておくと好ましい。
こうすることにより、充填樹脂とフィラーとの複合体と
しての熱膨張係数を精度良くコントロールすることが可
能となる。その結果、例えば、Cu等にて形成される配
線(導体層)やSi等にて形成されるICチップと配線
基板との間で、熱膨張係数の整合をとり易くなり、配線
基板上に構成される配線パターンの剥がれ等を防止で
き、熱に対する信頼性を向上させることができる。
On the other hand, it is preferable that a filler (for example, SiO 2 or the like) having a smaller coefficient of thermal expansion than the filler resin is mixed with the filler resin (to form a composite material containing the resin).
This makes it possible to accurately control the thermal expansion coefficient of the composite of the filler resin and the filler. As a result, for example, it is easy to match the thermal expansion coefficient between the wiring (conductor layer) formed of Cu or the like or the IC chip formed of Si or the like and the wiring board, and the configuration on the wiring board becomes easy. Peeling of the wiring pattern to be performed can be prevented, and the reliability against heat can be improved.

【0024】また特に、充填樹脂には、酸化剤に溶解し
難い成分として無機フィラーを含有させるとよい。充填
樹脂の表面は、配線パターンや電子部品との密着性を高
めるために、酸化剤により粗化処理をすることがある。
そこで、酸化剤に溶解し難い成分として無機フィラーを
含有させると、熱膨張係数の調整をすることができるほ
か、充填樹脂の硬化後において無機フィラーが骨材とし
て機能することによって、粗化処理後における充填樹脂
の形状が必要以上に崩れることを防止できる。
In particular, the filler resin preferably contains an inorganic filler as a component which is hardly dissolved in the oxidizing agent. The surface of the filling resin may be subjected to a roughening treatment with an oxidizing agent in order to increase the adhesion to a wiring pattern or an electronic component.
Therefore, when an inorganic filler is contained as a component that is hardly dissolved in the oxidizing agent, the coefficient of thermal expansion can be adjusted, and the inorganic filler functions as an aggregate after curing of the filling resin. Can be prevented from being deformed more than necessary.

【0025】酸化剤に実質的に溶解しない無機フィラー
としては、特に制限はないが、結晶性シリカ、溶融シリ
カ、アルミナ、窒化ケイ素等がよく、充填樹脂の熱膨張
係数を効果的に下げることができる。これらの無機フィ
ラーを充填材として高い充填率になるように添加し、充
填樹脂の熱膨張係数を40ppm/℃以下(好ましくは
30ppm/℃以下、より好ましくは25ppm/℃以
下、更に好ましくは20ppm/℃以下。尚、下限値と
しては、10ppm/℃以上である。)にすることで、
埋め込まれた電子部品と実装された半導体素子との熱膨
張係数の差に起因する応力集中を少なくすることができ
る。
The inorganic filler which does not substantially dissolve in the oxidizing agent is not particularly limited, but crystalline silica, fused silica, alumina, silicon nitride and the like are preferable, and they can effectively reduce the thermal expansion coefficient of the filling resin. it can. These inorganic fillers are added as a filler so as to have a high filling rate, and the thermal expansion coefficient of the filled resin is 40 ppm / ° C. or less (preferably 30 ppm / ° C. or less, more preferably 25 ppm / ° C. or less, and further preferably 20 ppm / ° C. or less). C. or lower. The lower limit is 10 ppm / ° C. or higher.)
Stress concentration due to a difference in thermal expansion coefficient between the embedded electronic component and the mounted semiconductor element can be reduced.

【0026】無機フィラーの形状は、充填樹脂の流動性
と充填率とを高くするために、略球状であるとよい。特
にシリカ系の無機フィラーは、容易に球状のものが得ら
れるため、好ましい。充填樹脂の低粘度、高充填率化を
さらに向上達成するためには、粒子の形状の異なる無機
フィラーを2種類以上添加するとよい。
The shape of the inorganic filler is preferably substantially spherical in order to increase the fluidity and the filling rate of the filling resin. In particular, a silica-based inorganic filler is preferable because a spherical one can be easily obtained. In order to further improve the low viscosity and high filling rate of the filling resin, it is preferable to add two or more kinds of inorganic fillers having different particle shapes.

【0027】無機フィラーのフィラー径は、充填樹脂が
電子部品の電極間の隙間にも容易に流れ込む必要がある
ため、粗径50μm以下のフィラーを使用するとよい。
この粒径の好ましい範囲は、好ましくは30μm以下、
より好ましくは20μm以下、更には10μm以下であ
る。50μmを越えると、電子部品の電極間の隙間にフ
ィラーが詰まりやすくなり、充填樹脂の充填不良により
局所的に熱膨張係数の極端に異なる部分が発生する。ま
た、表面を平坦化するために研磨する際に、フィラーが
脱粒して大きな凹部が発生し、その後のメッキによる微
細配線の形成を妨げる。フィラー径の下限値としては、
0.1μm以上がよい。これよりも細かいと、充填樹脂
の流動性が確保しにくくなる。好ましくは0.3μm以
上、更に好ましくは0.5μm以上がよい。充填樹脂の
低粘度、高充填化を達成するためには、粒度分布を広く
するとよい。
Regarding the filler diameter of the inorganic filler, it is preferable to use a filler having a coarse diameter of 50 μm or less because the filling resin must easily flow into the gap between the electrodes of the electronic component.
The preferred range of the particle size is preferably 30 μm or less,
More preferably, it is 20 μm or less, more preferably 10 μm or less. If it exceeds 50 μm, the filler is likely to be clogged in the gap between the electrodes of the electronic component, and a portion having an extremely different coefficient of thermal expansion locally occurs due to a defective filling of the filling resin. In addition, when polishing to flatten the surface, the filler drops and large recesses are generated, which hinders formation of fine wiring by subsequent plating. As the lower limit of the filler diameter,
0.1 μm or more is preferable. If it is smaller than this, it becomes difficult to secure the fluidity of the filling resin. It is preferably at least 0.3 μm, more preferably at least 0.5 μm. In order to achieve low viscosity and high filling of the filling resin, the particle size distribution should be widened.

【0028】無機フィラーの表面は、必要に応じてカッ
プリング剤にて表面処理するとよい。無機フィラーの樹
脂成分との濡れ性が良好になり、充填樹脂の流動性を良
好にできるからである。カップリング剤の種類として
は、シラン系、チタン系、アルミニウム系等が用いられ
る。
The surface of the inorganic filler may be treated with a coupling agent, if necessary. This is because the wettability of the inorganic filler with the resin component is improved, and the fluidity of the filled resin can be improved. As the type of the coupling agent, a silane-based, titanium-based, aluminum-based or the like is used.

【0029】酸化剤に実質的に溶解しない成分として
は、他に硬化促進剤、シリコンオイル、反応性シリコン
ゲル、反応性希釈剤、消泡剤等、改質剤等を用いること
ができる。充填樹脂に熱硬化性樹脂を含む場合は、硬化
剤の添加が必要である。硬化剤の種類に特に制限はない
が、イミダゾール系、アミン系、酸無水物系、ノボラッ
ク樹脂系等を用いると良い。特に熱硬化性樹脂としてエ
ポキシ樹脂を用いた場合は、イミダゾール系、アミン系
や酸無水物系等の液状硬化剤を用いると、充填樹脂の低
粘度化が容易なため、無機フィラー等の充填材を添加す
る際に有効でよい。
As the component which is not substantially dissolved in the oxidizing agent, a curing accelerator, silicone oil, reactive silicone gel, reactive diluent, defoaming agent and the like can be used. When a thermosetting resin is contained in the filling resin, it is necessary to add a curing agent. The type of the curing agent is not particularly limited, but an imidazole type, an amine type, an acid anhydride type, a novolak resin type, or the like is preferably used. In particular, when an epoxy resin is used as the thermosetting resin, the use of a liquid curing agent such as an imidazole-based, amine-based or acid-anhydride-based resin makes it easy to reduce the viscosity of the filling resin. It may be effective when adding.

【0030】さて充填樹脂は、少なくとも配線との接触
界面において粗化されているとよい。粗化面の細かい凹
凸が、無電解メッキにより形成される配線との密着性を
高めるアンカー効果を奏するからである。粗化面は、表
面粗度Rzが0.1〜15μmになるように調整するの
がよい。好ましくは0.5〜10μm、より好ましくは
1〜8μm、更に好ましくは3〜7μm、特には5〜7
μmである.配線は、この粗化面の細かい凹凸に実質的
に食い込んでいるのがよい。配線が凹凸に実質的に食い
込んでいないような徹細な隙間や密着不良部があると、
信頼性試験において配線フクレが発生しやすくなるから
である。
The filling resin is preferably roughened at least at the contact interface with the wiring. This is because the fine irregularities on the roughened surface have an anchor effect of improving the adhesion to the wiring formed by electroless plating. The roughened surface is preferably adjusted so that the surface roughness Rz is 0.1 to 15 μm. Preferably 0.5 to 10 μm, more preferably 1 to 8 μm, still more preferably 3 to 7 μm, especially 5 to 7 μm.
μm. It is preferable that the wiring substantially penetrates the fine irregularities on the roughened surface. If there is a fine gap or poor adhesion part where the wiring does not substantially bite into the unevenness,
This is because wiring blisters easily occur in the reliability test.

【0031】無機フィラーを充填樹脂に含有させること
は、充填樹脂に対する粗化後の表面形状(凹凸)を調整
する上でも意義がある。即ち、充填樹脂は、少なくとも
一種類の無機フィラーを含むものであり、且つ、その無
機フィラーの含有量が35〜65体積%の範囲(好まし
くは40〜60体積%、より好ましくは40〜50体積
%)であるとよい。充填樹脂と配線層との界面が形成す
る凹凸の十点平均粗さRzが所定の範囲となる様に調製
するとともに、無機フィラーの含有量を所定の範囲に規
定することで、配線層の密着性を得るために必要なアン
カー効果がより効果的に得られるとともに、粗化処理後
の充填樹脂の形状保持を図って、配線層の下部に過大な
大きさの空孔等の潜在的欠陥の発生を抑制できる利点が
ある。
The inclusion of the inorganic filler in the filling resin is also significant in adjusting the surface shape (roughness) of the filling resin after roughening. That is, the filling resin contains at least one type of inorganic filler, and the content of the inorganic filler is in the range of 35 to 65% by volume (preferably 40 to 60% by volume, more preferably 40 to 50% by volume). %). By adjusting the ten-point average roughness Rz of the irregularities formed at the interface between the filling resin and the wiring layer to be within a predetermined range, and by regulating the content of the inorganic filler within a predetermined range, the adhesion of the wiring layer can be improved. Anchor effect required to obtain the property can be obtained more effectively, and the shape of the filling resin after the roughening treatment is maintained, and potential defects such as excessively large pores are formed below the wiring layer. There is an advantage that generation can be suppressed.

【0032】そして特に、熱硬化性樹脂とその硬化剤と
少なくとも一種類の無機フィラーとを含む充填樹脂であ
って、その熱硬化性樹脂がビスフェノールエポキシ樹
脂、ナフタレン型エポキシ樹脂及びフェノールノボラッ
ク樹脂から選ばれる少なくとも一種であり、その無機フ
ィラーの含有量が35〜65体積%であり、その硬化剤
が酸無水物系の硬化剤である充填樹脂を用いるとよい。
配線層の充填樹脂に対する密着力を向上できるととも
に、耐熱衝撃試験、耐水性試験などの信頼性試験におい
て高い信頼性が得られるからである。
In particular, a filler resin containing a thermosetting resin, a curing agent thereof and at least one kind of inorganic filler, wherein the thermosetting resin is selected from bisphenol epoxy resin, naphthalene type epoxy resin and phenol novolak resin. It is preferable to use a filler resin in which the content of the inorganic filler is 35 to 65% by volume and the curing agent is an acid anhydride-based curing agent.
This is because the adhesive strength of the wiring layer to the filling resin can be improved, and high reliability can be obtained in reliability tests such as a thermal shock test and a water resistance test.

【0033】[0033]

【発明の実施の形態】以下に、本発明の実施例を図面と
共に説明する。 (第1実施例)図1(a)は、第1実施例の方法により
製造される配線基板1の内部構成を説明する図である。
なお、本実施例の配線基板1は、図1(b)に示す様
に、分割により複数の回路基板2(縦横約40mm×4
0mm)となる多数個取りの配線基板(縦横約330m
m×330mm)である。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1A is a view for explaining the internal configuration of a wiring board 1 manufactured by the method of the first embodiment.
As shown in FIG. 1B, the wiring board 1 of this embodiment is divided into a plurality of circuit boards 2 (approximately 40 mm × 4 mm).
0mm) multi-cavity wiring board (approximately 330m vertically and horizontally)
mx 330 mm).

【0034】図1に示すように、この配線基板1におい
ては、厚さ0.8mm程の、ガラス−エポキシ樹脂複合
材料製の絶縁性基板である配線基板本体3の表裏の両面
(第1主面3a及び第2主面3b)には、厚さ約25μ
m程度の第1導体層5a,5bが形成されている。
As shown in FIG. 1, in this wiring board 1, both sides (first main body) of a wiring board main body 3 which is an insulating substrate made of a glass-epoxy resin composite material having a thickness of about 0.8 mm. The surface 3a and the second main surface 3b) have a thickness of about 25 μm.
About m first conductor layers 5a and 5b are formed.

【0035】配線基板本体3には、両主面3a,3bの
一方から他方に貫通するスルーホール貫通孔9の内壁に
メッキが施された直径約250μm程度のスルーホール
11が形成されている。このスルーホール11により、
第1主面3a上の第1導体層5aと第2主面3b上の第
1導体層5bとは相互に接続されている。なお、スルー
ホール11の内部には樹脂が充填されている。
In the wiring board main body 3, a plated through hole 11 having a diameter of about 250 μm is formed on an inner wall of a through hole through hole 9 penetrating from one of the main surfaces 3a and 3b to the other. With this through hole 11,
The first conductor layer 5a on the first main surface 3a and the first conductor layer 5b on the second main surface 3b are mutually connected. The inside of the through hole 11 is filled with resin.

【0036】また、配線基板本体3には電子部品を配置
するための貫通孔21(縦横約12mm×12mm)が
形成されており、その内部には電子部品として複数のコ
ンデンサ素子13(約3.2mm×1.6mm×0.7
mm)が設けられている。コンデンサ素子13は、Ba
TiO3を主成分とする高誘電体セラミックから成る本
体15と、Pdを主成分とする電極端子14から構成さ
れる。
A through hole 21 (about 12 mm × 12 mm) for disposing electronic components is formed in the wiring board main body 3, and a plurality of capacitor elements 13 (about 3. 2mm × 1.6mm × 0.7
mm) is provided. The capacitor element 13 is composed of Ba
It comprises a main body 15 made of a high dielectric ceramic mainly composed of TiO 3 and an electrode terminal 14 mainly composed of Pd.

【0037】貫通孔21の内部において、コンデンサ素
子13は、硬化した充填樹脂4により固定されている。
コンデンサ素子13は、配線基板1に設けられることと
なるICチップ16にて発生されるスイッチングノイズ
の抑制や、またICチップ16に供給すべき動作電源電
圧の安定化などを図るためのものである。
Inside the through hole 21, the capacitor element 13 is fixed by the cured filling resin 4.
The capacitor element 13 is for suppressing switching noise generated in the IC chip 16 provided on the wiring board 1 and stabilizing an operation power supply voltage to be supplied to the IC chip 16. .

【0038】そして第1導体層5a,5bの上には、第
1層間絶縁層103a,103b(厚さ約30μm程
度)が積層され、更に、第1層間絶縁層103a,10
3bの上には、第2導体層105a,105b(厚さ約
15μm程度。幅約25μm程度)が形成されている。
即ち、この第1導体層5a(5b)と第2導体層105
a(105b)とは、第1層間絶縁層103a(103
b)を間に挟んで積層されている。また第1導体層5a
(5b)と第2導体層105a(105b)とは、第1
層間絶縁層103a(103b)に形成された開口径約
50μm程度のフィルドビア104a(104b)、1
15a(115b)により接続されている。
On the first conductor layers 5a and 5b, first interlayer insulating layers 103a and 103b (about 30 μm in thickness) are laminated, and further, the first interlayer insulating layers 103a and 103b
Second conductor layers 105a and 105b (about 15 μm in thickness and about 25 μm in width) are formed on 3b.
That is, the first conductor layer 5a (5b) and the second conductor layer 105
a (105b) refers to the first interlayer insulating layer 103a (103b).
b) are interposed therebetween. Also, the first conductor layer 5a
(5b) and the second conductor layer 105a (105b)
Filled vias 104a (104b) having an opening diameter of about 50 μm formed in interlayer insulating layer 103a (103b), 1
15a (115b).

【0039】そして第2導体層105a,105bの上
には更に第2層間絶縁層107a,107bが積層され
ている。この内、第1主面3a側の第2層間絶縁層10
7aの上には、破線で示すICチップ16と配線基板1
の配線とを接続するためフリップチップパッド111が
多数形成され、各フリップチップパッド111上には、
高温はんだから成る略半球状のフリップチップバンプ1
12が形成されている。なお第1主面3a側の第2層間
絶縁層107a上において、フリップチップパッド11
1の周囲には、フリップチップバンプ112の形成時
に、フリップチップパッド111の周囲に半田が流れ出
すのを防ぐためのソルダレジスト層109a(厚さ約2
0μm程度)が形成されている。
The second interlayer insulating layers 107a and 107b are further laminated on the second conductor layers 105a and 105b. Among them, the second interlayer insulating layer 10 on the first main surface 3a side
7a, an IC chip 16 and a wiring board 1 indicated by a broken line
A large number of flip chip pads 111 are formed to connect with the wiring of FIG.
Substantially hemispherical flip chip bump 1 made of high-temperature solder
12 are formed. The flip chip pad 11 is formed on the second interlayer insulating layer 107a on the first main surface 3a side.
1 is formed with a solder resist layer 109a (having a thickness of about 2) for preventing the solder from flowing around the flip chip pad 111 when the flip chip bump 112 is formed.
(About 0 μm).

【0040】一方、第2主面側の第2層間絶縁層107
bの上には、マザーボードなどの他の配線基板の配線
と、当該配線基板1の配線と接続するためのLGAパッ
ド113が多数形成されている。そして、第2主面3b
側の第2層間絶縁層107b上において、LGAパッド
113の周囲にもソルダレジスト層109bが形成され
ている。
On the other hand, the second interlayer insulating layer 107 on the second main surface side
On Lb, a number of LGA pads 113 for connecting with wiring of another wiring board such as a motherboard and wiring of the wiring board 1 are formed. And the second main surface 3b
On the side second interlayer insulating layer 107b, a solder resist layer 109b is also formed around the LGA pad 113.

【0041】なお、第1主面側3aにおいて第2導体層
105aとフリップチップパッド111とは、第2層間
絶縁層107aに形成されたフィルドビア117aによ
り互いに接続されている。そして、第2主面側3bにお
いて、第2導体層105bとLGAパッド113とは、
第2層間絶縁層107bに形成されたフィルドビア11
7bを介して互いに接続されている。この様に層間接続
にフィルドビアを用いることで、コンデンサ素子の電極
端子14とフリップチップパッド111を一直線で結ぶ
ことができる(即ち、スタックトビアを形成できる)。
そのため、ICチップ16とコンデンサ素子13とを短
い距離で結ぶことが可能となり、電気的特性の向上を図
ることが可能となる。
The second conductor layer 105a and the flip chip pad 111 on the first main surface 3a are connected to each other by a filled via 117a formed in the second interlayer insulating layer 107a. Then, on the second main surface side 3b, the second conductor layer 105b and the LGA pad 113
Filled via 11 formed in second interlayer insulating layer 107b
7b. By using the filled via for the interlayer connection in this manner, the electrode terminal 14 of the capacitor element and the flip chip pad 111 can be connected in a straight line (that is, a stacked via can be formed).
Therefore, it is possible to connect the IC chip 16 and the capacitor element 13 at a short distance, and it is possible to improve the electrical characteristics.

【0042】配線基板1は後述の各工程を経た後、ダイ
シング加工等により分割され、複数の回路基板2とな
る。以下に、この配線基板1の製造方法について、図2
を参照しながら説明する。図2は、1つの貫通孔21の
近傍を拡大して示している。
After going through each of the steps described below, the wiring board 1 is divided into a plurality of circuit boards 2 by dicing or the like. Hereinafter, a method for manufacturing the wiring board 1 will be described with reference to FIG.
This will be described with reference to FIG. FIG. 2 shows the vicinity of one through hole 21 in an enlarged manner.

【0043】図2(a)に示す様に、配線基板本体3と
しては、予め銅張積層板の一部として構成されたものを
使用すると好ましい。銅張積層板は、樹脂製の絶縁性基
板の両面に銅箔を載せ、加熱および加圧により、絶縁性
基板に銅からなる導体層20a,20bを積層したもの
である。なお、配線基板本体3として、こうした導体層
20a,20bが積層されていない絶縁性基板を使用し
ても良い。
As shown in FIG. 2 (a), it is preferable to use a wiring board main body 3 which is previously configured as a part of a copper-clad laminate. The copper-clad laminate has a structure in which copper foil is placed on both sides of an insulating substrate made of resin, and conductor layers 20a and 20b made of copper are stacked on the insulating substrate by heating and pressing. Note that, as the wiring board main body 3, an insulating substrate on which such conductor layers 20a and 20b are not laminated may be used.

【0044】そして、この配線基板本体3に、スルーホ
ール11を構成するためのスルーホール貫通孔9を多数
個形成(例えばドリルにより)すると共に、コンデンサ
素子13を配置するための貫通孔21を形成(例えばパ
ンチングにより)する。スルーホール貫通孔9や、貫通
孔21は、レーザ(CO2、YAG、エキシマ等)で穿
孔することとすれば、径を小さくすることも可能であ
る。なお、図1(b)に示す様に、配線基板1には、多
数の貫通孔21が形成される。
A large number of through-holes 9 for forming the through-holes 11 are formed in the wiring board body 3 (for example, by drilling), and a through-hole 21 for disposing the capacitor element 13 is formed. (Eg, by punching). The diameter of the through-hole 9 and the through-hole 21 can be reduced by drilling with a laser (CO2, YAG, excimer, etc.). In addition, as shown in FIG. 1B, a large number of through holes 21 are formed in the wiring board 1.

【0045】次に図2(b)に示す様に、電子部品配設
用の貫通孔21の開口部の一方(第2主面3b側の開口
部21a)を、片面にシリコン系の粘着剤24を有する
ポリイミドからなるシート材23で覆う。その際、粘着
剤24を有する面23aが配線基板本体3側に向けら
れ、シート材23は配線基板本体3に張り付けられる。
Next, as shown in FIG. 2B, one of the openings (opening 21a on the second principal surface 3b side) of the through-hole 21 for disposing electronic components is attached to one side with a silicone-based adhesive. The sheet 23 is covered with a sheet material 23 made of polyimide. At that time, the surface 23 a having the adhesive 24 is directed toward the wiring board main body 3, and the sheet material 23 is attached to the wiring board main body 3.

【0046】このとき、粘着剤24は、貫通孔21の内
側に露出する。また、配線基板1には多数の貫通孔21
が形成されているが、これらの開口部21aを1枚のシ
ート材23で覆う(閉塞工程)。シート材23で貫通孔
21を塞いだ後、図2(c)に示す様に、コンデンサ素
子13を、粘着剤24を介してシート材23に粘着する
よう、貫通孔21の内部に配置する。この際、コンデン
サ素子13は、その電極端子14の部分にてシート材2
3に粘着すると共に、その本体15とシート材23との
間には充填樹脂4が流入可能な隙間25が形成されるよ
う配置される(配置工程)。また、電極端子14は互い
に反対方向に向いている端部14a,14bを備えてお
り、各端部14a,14bが夫々第1主面3a側、第2
主面3b側に向けられる。ここでは、第1主面3a方向
に向けられる端部を上側端部14aと称し、第2主面3
b側に向けられる端部を下側端部14bと称することと
する。
At this time, the adhesive 24 is exposed inside the through hole 21. The wiring board 1 has a large number of through holes 21.
Are formed, but these openings 21a are covered with one sheet material 23 (closing step). After closing the through-hole 21 with the sheet material 23, the capacitor element 13 is disposed inside the through-hole 21 so as to adhere to the sheet material 23 via the adhesive 24 as shown in FIG. At this time, the capacitor element 13 is connected to the sheet material 2 at the electrode terminal 14.
3 and arranged so as to form a gap 25 between the main body 15 and the sheet material 23 into which the filling resin 4 can flow (arrangement step). The electrode terminal 14 has ends 14a and 14b facing in opposite directions. The ends 14a and 14b are respectively connected to the first main surface 3a and the second
It is directed to the main surface 3b side. Here, an end directed toward the first main surface 3a is referred to as an upper end 14a, and the second main surface 3a is referred to as an upper end 14a.
The end directed toward the b side is referred to as a lower end 14b.

【0047】なお、シート材23として8.83N/2
5mmの粘着力を有するものを使用したところ、7.1
%のピース(1ピースあたりコンデンサ素子13が8
個)において、シート材からの剥がれが確認された。こ
のことから、シート材の上に電子部品を保持するには、
粘着力が8.0N/25mm以上であるシート材を使用
すると好ましいと思われる。また、上記のシート材23
は、粘着剤24の厚さが30μmであり、引張り強度が
215N/25mmである。
The sheet material 23 is 8.83 N / 2.
When a material having an adhesive strength of 5 mm was used, 7.1
% Pieces (8 pieces of capacitor element 13 per piece)
), Peeling from the sheet material was confirmed. From this, to hold the electronic components on the sheet material,
It seems preferable to use a sheet material having an adhesive force of 8.0 N / 25 mm or more. In addition, the above-mentioned sheet material 23
Has a thickness of the adhesive 24 of 30 μm and a tensile strength of 215 N / 25 mm.

【0048】以上の様にして貫通孔21の内部にコンデ
ンサ素子13を配置した状態とした上で、図2(d)の
様に、貫通孔21の内部に充填樹脂4を注入し、充填樹
脂4を硬化させる(固定工程)。これにより、配線基板
本体3の内部に電子部品としてのコンデンサ素子13が
埋設されることとなる。また、コンデンサ素子13の本
体15とシート材23との間にも、充填樹脂4が充填さ
れる。充填樹脂4を貫通孔21に注入した後、硬化させ
る前には、充填樹脂4から真空脱泡により気泡を抜く。
After the capacitor element 13 is placed inside the through hole 21 as described above, the filling resin 4 is injected into the through hole 21 as shown in FIG. 4 is cured (fixing step). As a result, the capacitor element 13 as an electronic component is embedded inside the wiring board body 3. The space between the main body 15 of the capacitor element 13 and the sheet material 23 is also filled with the filling resin 4. After injecting the filling resin 4 into the through holes 21 and before curing, bubbles are removed from the filling resin 4 by vacuum defoaming.

【0049】充填樹脂4を硬化させるには、充填樹脂4
の種類に応じて様々な方法が考えられる。本実施例では
充填樹脂4として熱硬化性のエポキシ系樹脂を使用して
おり、加熱および乾燥により硬化(所謂キュア)させ
る。具体的には、貫通孔21に充填した充填樹脂4を、
1時間〜3時間程、100℃〜120℃の温度に保つこ
とによってキュアを行う。
To cure the filling resin 4, the filling resin 4
Various methods are conceivable depending on the type. In this embodiment, a thermosetting epoxy resin is used as the filling resin 4, and the resin is cured (cured) by heating and drying. Specifically, the filling resin 4 filled in the through hole 21 is
The curing is performed by maintaining the temperature at 100 ° C. to 120 ° C. for about 1 to 3 hours.

【0050】なお、充填樹脂4には、充填樹脂4よりも
熱膨張係数が小さいフィラー(例えばSiO2等)を混
合(樹脂を含む複合材料となる。)しておくと好まし
い。こうすることにより、充填樹脂4とフィラーとの複
合体としての熱膨張係数を精度良くコントロールするこ
とが可能となる。その結果、例えば、Cu等にて形成さ
れる配線(導体層)やSi等にて形成されるICチップ
16と配線基板1との間で、熱膨張係数の整合をとり易
くなり、配線基板1上に構成される配線の、熱に対する
信頼性を向上させることができることになる。
The filler 4 is preferably mixed with a filler (for example, SiO 2) having a smaller thermal expansion coefficient than that of the filler 4 (a composite material containing the resin). This makes it possible to accurately control the thermal expansion coefficient of the composite of the filling resin 4 and the filler. As a result, for example, it becomes easy to match the thermal expansion coefficient between the wiring (conductor layer) formed of Cu or the like or the IC chip 16 formed of Si or the like and the wiring board 1, and the wiring board 1 This means that the reliability of the wiring formed thereon can be improved with respect to heat.

【0051】さて充填樹脂4を硬化させた後、次に、シ
ート材23を、コンデンサ素子13の電極端子14、充
填樹脂4および配線基板本体3(詳しくは、導体層20
a)から除去し、その後、充填樹脂4および配線基板本
体3の各主面3a,3bを、ベルトサンダーにより研磨
する(図2(e))。
After the filling resin 4 has been cured, the sheet material 23 is then applied to the electrode terminals 14 of the capacitor element 13, the filling resin 4 and the wiring board main body 3 (specifically, the conductor layer 20).
a), and then the filling resin 4 and the main surfaces 3a and 3b of the wiring board main body 3 are polished by a belt sander (FIG. 2 (e)).

【0052】第1主面3a側における充填樹脂4の研磨
によって、電極端子14の上側端部14aが、第1主面
3a側から充填樹脂4の外部に露出される。第2主面3
b側からは、シート材23の除去によって、電極端子1
4の下側端部14bが、充填樹脂4の外部に露出され
る。また、コンデンサ素子13の本体15は、充填樹脂
4の中に埋没した状態となっている。
By polishing the filling resin 4 on the first main surface 3a side, the upper end 14a of the electrode terminal 14 is exposed to the outside of the filling resin 4 from the first main surface 3a side. 2nd main surface 3
From the side b, the electrode material 1 is removed by removing the sheet material 23.
4 is exposed to the outside of the filling resin 4. The main body 15 of the capacitor element 13 is buried in the filling resin 4.

【0053】また、各主面3a,3bの研磨の際には、
コンデンサ素子13の周囲に形成した充填樹脂4が平坦
化されると共に、導体層20a,20bの表面と充填樹
脂4の表面との高さが揃えられる。即ち、第1主面3a
側において、導体層20aと充填樹脂4とが同一平面を
なすと共に、第2主面3b側においても導体層20bと
充填樹脂4とが同一平面をなすこととなる。その結果、
両主面3a,3b上には、周知のビルドアップ法によ
り、平坦な導体層および層間絶縁層を形成することが可
能となる。
In polishing the main surfaces 3a and 3b,
The filling resin 4 formed around the capacitor element 13 is flattened, and the heights of the surfaces of the conductor layers 20a and 20b and the surface of the filling resin 4 are made uniform. That is, the first main surface 3a
On the side, the conductor layer 20a and the filling resin 4 form the same plane, and also on the second main surface 3b side, the conductor layer 20b and the filling resin 4 form the same plane. as a result,
A flat conductor layer and an interlayer insulating layer can be formed on both main surfaces 3a and 3b by a known build-up method.

【0054】なお、配線基板本体3として、導体層20
a,20bが積層されていない絶縁性基板を使用した場
合には、研磨の結果、第1主面3aおよび第2主面3b
の表面と充填樹脂4の表面との高さが揃えられる。即
ち、第1主面3aと充填樹脂4とが同一平面をなすと共
に、第2主面3bと充填樹脂4とが同一平面をなすこと
となる。
The conductor layer 20 is used as the wiring board body 3.
When an insulating substrate on which no a and 20b are laminated is used, the first main surface 3a and the second main surface 3b are polished as a result of polishing.
And the height of the surface of the filling resin 4 are aligned. That is, the first main surface 3a and the filling resin 4 are on the same plane, and the second main surface 3b and the filling resin 4 are on the same plane.

【0055】なお、充填樹脂4の研磨に使用する研磨布
紙(JIS R6004に規定)は、目の細かさが#4
00(JIS R6001に規定)のものを使用した
が、好ましくは#320又は#320よりも目の細かい
研磨布紙を使用すればよく、特に#320以上#600
以下の研磨布紙を用いると更に好ましい。理由は次の如
くである。
The abrasive cloth (specified in JIS R6004) used for polishing the filling resin 4 has fineness of # 4.
00 (specified in JIS R6001), but it is preferable to use # 320 or abrasive cloth finer than # 320.
More preferably, the following abrasive cloth is used. The reason is as follows.

【0056】即ち表1に示す様に、#120、#240
の研磨布紙にて充填樹脂4の研削を行ったところ、導体
層20a、20bが剥げたり、導体層20a、20bの
表面にキズが見られ、また、#800の研磨布紙を用い
たところ、導体層20a、20bにはキズが見られなか
ったが、一部に剥げが生じたためである。これは、研磨
布紙の目が細かくなると、樹脂が削れ難くなるにもかか
わらず、その分、金属部分(本実施例では、Cu)が相
対的に削れ易くなり、導体層に剥離が生じてしまったも
のと考えられる。
That is, as shown in Table 1, # 120, # 240
When the filling resin 4 was ground with the polishing cloth paper, the conductor layers 20a and 20b were peeled off, scratches were observed on the surfaces of the conductor layers 20a and 20b, and the polishing cloth paper of # 800 was used. Although no scratches were found on the conductor layers 20a and 20b, they were partially peeled off. This is because, when the size of the polishing cloth is fine, the metal portion (in this embodiment, Cu) is relatively easily cut, although the resin is hard to be cut, and the conductor layer is peeled off. It is thought that it was done.

【0057】[0057]

【表1】 尚、表1において、○は良好、×は不良を示す。また本
実施例では、シート材23の粘着剤24としてシリコン
系のものを使用したが、これは、次のような実験に基づ
いている。表2は、シート材(基材)と粘着剤との種々
の組み合わせについて、硬化した充填樹脂4からの剥が
し易さ、およびシート材の耐熱性(200℃の環境にお
ける変形、変質の有無)について調べた結果を示してい
る。この実験において、充填樹脂4としてはエポキシ樹
脂を使用し、これにシリカフィラーを混入したものを用
いた。
[Table 1] In Table 1, ○ indicates good and x indicates bad. In the present embodiment, a silicone-based adhesive is used as the adhesive 24 of the sheet material 23, but this is based on the following experiment. Table 2 shows, for various combinations of the sheet material (base material) and the adhesive, the ease of peeling from the cured filling resin 4 and the heat resistance of the sheet material (presence or absence of deformation and deterioration in a 200 ° C. environment). The result of the examination is shown. In this experiment, an epoxy resin was used as the filling resin 4 and a mixture of the epoxy resin and the silica filler was used.

【0058】[0058]

【表2】 尚、表2において、○は良好、×は不良、−は未確認で
あることを示す。表2に示す様に、基材がポリエステル
またはポリイミドであると、シート材23は耐熱性に優
れたものとなり変形や変質がなく、また、粘着剤がシリ
コン系である場合には、充填樹脂の硬化後に剥がし易い
ことがわかる。
[Table 2] In Table 2, ○ indicates good, x indicates bad, and-indicates unconfirmed. As shown in Table 2, when the base material is polyester or polyimide, the sheet material 23 has excellent heat resistance and is not deformed or deteriorated. It can be seen that it is easy to peel off after curing.

【0059】本実施例では、シート材23の基材として
ポリイミドを用い、かつシリコン系の粘着剤24を用い
ているので、充填樹脂4を熱硬化させる際にシート材2
3に変形がなく、そのためシート材23上に配置した電
子部品(コンデンサ素子13)の位置ずれが少なく、高
い位置精度で電子部品を配線基板本体3内に設けること
ができる。また硬化した充填樹脂4からシート材23を
剥がしやすいため、シート材23の一部が残渣となって
後のビルドアップ工程に支障をきたすことを防ぐことが
できる。
In this embodiment, since the polyimide is used as the base material of the sheet material 23 and the silicon-based adhesive 24 is used, the sheet material 2 is hardened when the filling resin 4 is thermally cured.
3, the electronic components (capacitor elements 13) arranged on the sheet material 23 are less displaced, and the electronic components can be provided in the wiring board body 3 with high positional accuracy. Further, since the sheet material 23 is easily peeled off from the cured filling resin 4, it is possible to prevent a part of the sheet material 23 from becoming a residue and hindering a later build-up process.

【0060】さて、本実施例では、各主面3a,3bを
研磨した後に、図2(f)に示す様に、スルーホール1
1の形成、及び、各主面3a,3b上への第1導体層5
a,5bの形成を行う。第1導体層5a,5bの形成
は、次の様にして行われる。即ち、貫通孔21内にコン
デンサ素子13を内蔵した配線基板本体3全体に、Cu
にて無電解メッキを施した後、更にCuにて電解メッキ
を施すことにより、配線基板本体3全体にパネルめっき
を行う。そして、エッチングによって導体層の不要部分
を除去することにより、第1導体層5a,5bを形成す
る。なお、上記のパネルめっきの際には、スルーホール
形成用のスルーホール貫通孔9の内周面にもメッキ層を
形成し、その後スルーホール貫通孔9内部に穴埋樹脂1
2を充填し硬化させることにより、スルーホール11を
形成する(図2(f))。穴埋樹脂12には、SiO2
やCu粉等の無機フィラーや金属フィラーを混合(樹脂
を含む複合材料となる。)しておくと良い。
In this embodiment, after the main surfaces 3a and 3b are polished, as shown in FIG.
1 and the first conductor layer 5 on each of the main surfaces 3a, 3b
a and 5b are formed. The formation of the first conductor layers 5a and 5b is performed as follows. That is, the entirety of the wiring board main body 3 in which the capacitor element 13 is built in the through hole 21
After the electroless plating is performed, the entire wiring board body 3 is subjected to panel plating by further performing electroplating with Cu. Then, unnecessary portions of the conductor layer are removed by etching to form first conductor layers 5a and 5b. At the time of the above-mentioned panel plating, a plating layer is also formed on the inner peripheral surface of the through-hole through-hole 9 for forming a through-hole, and then the resin 1 is filled inside the through-hole through-hole 9.
2 is filled and cured to form a through hole 11 (FIG. 2 (f)). The filling resin 12 is made of SiO2
It is preferable to mix an inorganic filler such as iron or Cu powder or a metal filler (to become a composite material containing a resin).

【0061】なお、配線基板本体3にスルーホール形成
用のスルーホール貫通孔9を形成してその内周面にメッ
キ層を形成し、更にそのスルーホール貫通孔9内に樹脂
12を充填した後、貫通孔21を形成して、上記と同様
にコンデンサ素子13を内蔵しても良いが、この実施形
態については、第4実施例として後述する。
A through-hole 9 for forming a through-hole is formed in the wiring board main body 3, a plating layer is formed on the inner peripheral surface thereof, and the through-hole 9 is filled with a resin 12. The through hole 21 may be formed to incorporate the capacitor element 13 in the same manner as described above, but this embodiment will be described later as a fourth example.

【0062】第1導体層5a,5bの形成後、以下の様
なビルドアップ工程を行う。まず第1主面3a側及び第
2主面3b側において、充填樹脂4、第1導体層5a,
5b並びに上側端部14a及び下側端部14bの上に、
エポキシ樹脂を主成分とするフィルム化された感光性樹
脂を貼付する。そして、この感光性樹脂を露光・現像す
ることにより、上側端部14a及び下側端部14bを露
出すべき位置にビアホールを形成し、感光性樹脂を硬化
させて、第1層間絶縁層103a,103bを形成す
る。なお、ビアホールは、第1層間絶縁層103a,1
03bを感光性のない樹脂で形成した後、レーザなどを
用いて穿設しても良い。
After forming the first conductor layers 5a and 5b, the following build-up process is performed. First, on the first main surface 3a side and the second main surface 3b side, the filling resin 4, the first conductor layer 5a,
5b and on the upper end 14a and the lower end 14b,
A film-forming photosensitive resin mainly composed of an epoxy resin is attached. Then, by exposing and developing this photosensitive resin, via holes are formed at positions where the upper end portion 14a and the lower end portion 14b are to be exposed, and the photosensitive resin is cured to form the first interlayer insulating layer 103a, 103b is formed. In addition, the via holes are formed in the first interlayer insulating layers 103a, 103a.
After 03b is formed of a non-photosensitive resin, it may be perforated using a laser or the like.

【0063】さらに、Cuにて無電解メッキおよび電解
メッキを施し、第1層間絶縁層103a、103bに形
成したビアホールに導電体を充填すると共に、パネルメ
ッキを行ってメッキ層を形成する。このメッキ層の上に
ドライフィルムを貼り付け、露光現像してエッチングレ
ジストを形成し、メッキ層の内の不要部分をエッチング
により除去する。これにより、第2導体層105a、1
05bから成る配線が形成される。なお、導体層の形成
には、周知のサブトラクティブ法の他、フルアディティ
ブ法やセミアディティブ法を用いてもよい。
Further, electroless plating and electrolytic plating are performed with Cu, the via holes formed in the first interlayer insulating layers 103a and 103b are filled with a conductor, and panel plating is performed to form a plating layer. A dry film is stuck on the plating layer, exposed and developed to form an etching resist, and unnecessary portions in the plating layer are removed by etching. As a result, the second conductor layers 105a, 1
A wiring made of 05b is formed. The conductive layer may be formed by a full-additive method or a semi-additive method, in addition to a well-known subtractive method.

【0064】以降は、同様にして第2層間絶縁層107
a,107b、フィルドビア117a,117b、フリ
ップチップパッド111(LGAパッド113)を順に
形成し、その後ソルダレジスト層109a,109bを
形成する。そして、ソルダレジスト層109aから露出
したフリップチップパッド111の上には、Ni−Au
メッキ層を形成し、更にハンダペーストを塗布しリフロ
ーすることで、フリップチップバンプ112を形成す
る。
Thereafter, similarly, the second interlayer insulating layer 107
a, 107b, filled vias 117a, 117b, and flip chip pads 111 (LGA pads 113) are formed in this order, and then solder resist layers 109a, 109b are formed. Then, on the flip chip pad 111 exposed from the solder resist layer 109a, Ni-Au
A flip layer bump 112 is formed by forming a plating layer, further applying a solder paste, and performing reflow.

【0065】以上の様にして、図1に示す構造の配線基
板1が完成する。なお、LGAパッド113の表面に
は、酸化防止のためにNi−Auメッキ層を形成すると
良い。以上説明した第1実施例の製造方法によれば、以
下の効果を奏する。即ち、貫通孔21の内部にコンデン
サ素子13を配置する前には、まず、粘着剤24付きの
シート材23にて、その貫通孔21の一方の開口部21
aを塞ぐ。その際、シート材23は、粘着剤24の付け
られた面23aが貫通孔21の内側に向くように、貫通
孔21を塞ぐ。そして、コンデンサ素子13を貫通孔2
1の内部に配置するに当たっては、コンデンサ素子をシ
ート材23に粘着させ、貫通孔21内部で当該コンデン
サ素子13の位置がずれないようにしておき、その状態
で充填樹脂4を貫通孔21内部に充填し、硬化させる。
このため、高い位置精度で貫通孔21の内部、即ち配線
基板本体3の内部にコンデンサ素子13を配置できる。
そして、コンデンサ素子13の位置精度が高いため、コ
ンデンサ素子13と配線との電気的接続も確実に図るこ
とができ、信頼性の高い配線基板1を得ることができ
る。
As described above, the wiring board 1 having the structure shown in FIG. 1 is completed. Note that a Ni-Au plating layer is preferably formed on the surface of the LGA pad 113 to prevent oxidation. According to the manufacturing method of the first embodiment described above, the following effects can be obtained. That is, before arranging the capacitor element 13 inside the through hole 21, first, one of the openings 21 of the through hole 21 is
Block a. At this time, the sheet material 23 closes the through-hole 21 such that the surface 23a to which the adhesive 24 is attached faces the inside of the through-hole 21. Then, the capacitor element 13 is connected to the through hole 2.
When arranging the inside of 1, the capacitor element is adhered to the sheet material 23 so that the position of the capacitor element 13 is not shifted inside the through hole 21, and the filling resin 4 is placed inside the through hole 21 in this state. Fill and cure.
Therefore, the capacitor element 13 can be arranged with high positional accuracy inside the through hole 21, that is, inside the wiring board body 3.
Since the positional accuracy of the capacitor element 13 is high, the electrical connection between the capacitor element 13 and the wiring can be reliably established, and the wiring substrate 1 with high reliability can be obtained.

【0066】また、シート材23として、その粘着力が
8.83N/25mmであるものを用いていることか
ら、コンデンサ素子13の位置がずれにくく、より正確
にコンデンサ素子13を配置することができる。また、
シート材23の粘着剤24の厚さが30μmであり、1
5μm以上70μm未満であるから、コンデンサ素子1
3の電極端子14が粘着剤24の中に埋没しにくく、コ
ンデンサ素子13を更に正確な位置に設けることができ
る。そして、コンデンサ素子13の本体15とシート材
23との間には、充填樹脂4が流入可能な空間25を形
成することができ、コンデンサ素子13の本体を充填樹
脂4で覆うことにより保護することができる。
Further, since the sheet member 23 has an adhesive force of 8.83 N / 25 mm, the position of the capacitor element 13 is not easily shifted, and the capacitor element 13 can be arranged more accurately. . Also,
The thickness of the adhesive 24 of the sheet material 23 is 30 μm,
Since it is 5 μm or more and less than 70 μm, the capacitor element 1
The third electrode terminal 14 is hardly buried in the adhesive 24, and the capacitor element 13 can be provided at a more accurate position. Further, a space 25 into which the filling resin 4 can flow can be formed between the main body 15 of the capacitor element 13 and the sheet material 23, and the main body of the capacitor element 13 is protected by being covered with the filling resin 4. Can be.

【0067】また、シート材23の引張り強さが215
N/25mmであり、100N/25mm以上であるか
ら、コンデンサ素子13をシート材23の表面に載置す
るさいにシート材23が破れることがなく、コンデンサ
素子13の正確な配置をより確実に行うことができる。
The tensile strength of the sheet material 23 is 215
Since N / 25 mm and 100 N / 25 mm or more, when the capacitor element 13 is placed on the surface of the sheet material 23, the sheet material 23 is not broken, and the capacitor element 13 can be more accurately arranged accurately. be able to.

【0068】(第2実施例)次に第2実施例について説
明する。上記第1実施例においては、図2(e)と共に
説明したように、充填樹脂4の表面を研磨することによ
り、第1主面3a側に上側端部14aを露出させるもの
として説明した。しかし、コンデンサ素子13の大きさ
や、貫通孔21内における姿勢によっては、充填樹脂4
部の表面を研磨しても、図3(e1)の様に、第1主面
3a側に上側端部14aが露出しない場合もある。
(Second Embodiment) Next, a second embodiment will be described. In the first embodiment, as described with reference to FIG. 2E, the surface of the filling resin 4 is polished to expose the upper end 14a on the first main surface 3a side. However, depending on the size of the capacitor element 13 and the posture in the through hole 21, the filling resin 4
Even if the surface of the portion is polished, the upper end portion 14a may not be exposed on the first main surface 3a side as shown in FIG. 3 (e1).

【0069】そこで、図3(e2)の様に、レーザ光L
を照射して充填樹脂4部に穴214を形成することによ
り、コンデンサ素子13の電極端子14を第1主面3a
側に露出させる。そして図3(e3)に示すように、上
記形成した穴214内にCuメッキ(電解メッキが、速
度が速いので好ましい)により導電体を形成し、フィル
ドビア215を形成する。
Therefore, as shown in FIG.
To form a hole 214 in the filled resin 4 portion, thereby connecting the electrode terminal 14 of the capacitor element 13 to the first main surface 3a.
Expose to the side. Then, as shown in FIG. 3 (e 3), a conductor is formed in the formed hole 214 by Cu plating (electrolytic plating is preferable because of its high speed), and a filled via 215 is formed.

【0070】なお、上記手順の前後の手順については、
第1実施例の説明にて述べた手順と同様であるので、そ
の説明を省略する。こうした第2実施例の製造方法によ
れば、図4に示す様な構成の配線基板1が得られる。即
ち、第1実施例により得られる配線基板1(図1参照)
とは異なり、第1主面3a側において、第1配線層5a
と電極端子14の上側端部14aとは、フィルドビア2
15を介して接続された構成となる。
The procedure before and after the above procedure is as follows.
Since the procedure is the same as that described in the description of the first embodiment, the description is omitted. According to the manufacturing method of the second embodiment, the wiring board 1 having the configuration as shown in FIG. 4 is obtained. That is, the wiring board 1 obtained by the first embodiment (see FIG. 1)
Unlike the first main surface 3a, the first wiring layer 5a
And the upper end 14a of the electrode terminal 14
15.

【0071】以上で説明した第2実施例の製造方法によ
っても、第1実施例と同様の効果を得ることができる。
なお、フィルドビア215がICチップ16側となる場
合の他、ICチップ16とは反対側になるような構造と
してもよい。
According to the manufacturing method of the second embodiment described above, the same effects as those of the first embodiment can be obtained.
Note that, in addition to the case where the filled via 215 is on the IC chip 16 side, the structure may be such that the filled via 215 is on the opposite side to the IC chip 16.

【0072】(第3実施例)次に第3実施例について説
明する。上記の第1実施例の説明においては、図2
(d)に示す様に、第1主面3a側(即ち、シート材2
3で貫通孔21を塞がない開口部の側)だけから、貫通
孔21内に充填樹脂4を注入するものとして説明した。
(Third Embodiment) Next, a third embodiment will be described. In the description of the first embodiment, FIG.
As shown in (d), the first main surface 3a side (that is, the sheet material 2)
It has been described that the filling resin 4 is injected into the through-hole 21 only from the side of the opening where the through-hole 21 is not closed by 3).

【0073】しかし、充填樹脂4の粘性と貫通孔21内
の隙間との関係によっては、図5(d1)に示す様に、
貫通孔21内において、充填樹脂4が第2主面3b側に
まで十分行き渡らない可能性がある。貫通孔21内にお
ける隙間とは、コンデンサ素子13同士の間、或いはコ
ンデンサ素子13と貫通孔21の内壁との間、コンデン
サ素子13の本体15とシート材23との間などであ
る。
However, depending on the relationship between the viscosity of the filling resin 4 and the gap in the through hole 21, as shown in FIG.
In the through hole 21, there is a possibility that the filling resin 4 does not sufficiently reach the second main surface 3b side. The gap in the through hole 21 is between the capacitor elements 13, between the capacitor element 13 and the inner wall of the through hole 21, between the main body 15 of the capacitor element 13 and the sheet material 23, and the like.

【0074】そこで、第3実施例においては、更に、第
2主面3b側(即ち、シート材23で貫通孔21を塞い
だ開口部21aの側)からも充填樹脂4を注入する。即
ち、図5(d1)に示す様に、第1主面3a側から充填
樹脂4を貫通孔21内に注入する。そして、この注入し
た充填樹脂4から気泡を抜いた後、その充填樹脂4をキ
ュアする。これにより、複数のコンデンサ素子13が貫
通孔21内において固定される(固定工程)。
Therefore, in the third embodiment, the filling resin 4 is further injected from the second main surface 3b side (that is, the side of the opening 21a in which the through hole 21 is closed by the sheet material 23). That is, as shown in FIG. 5D1, the filling resin 4 is injected into the through-hole 21 from the first main surface 3a side. After removing air bubbles from the injected filling resin 4, the filling resin 4 is cured. Thereby, the plurality of capacitor elements 13 are fixed in the through holes 21 (fixing step).

【0075】次に、図5(d2)に示す様に配線基板本
体3の表裏(即ち、第1主面3aおよび第2主面3b)
を反転させ(反転工程)、図5(d3)の様に、シート
材23を取り除く。なお、シート材23の剥離の後に配
線基板本体3の反転を行っても良い。
Next, as shown in FIG. 5D2, the front and back surfaces of the wiring board main body 3 (that is, the first main surface 3a and the second main surface 3b).
(Inversion step), and the sheet material 23 is removed as shown in FIG. 5 (d3). Note that the wiring substrate body 3 may be inverted after the sheet material 23 is peeled off.

【0076】そして、図5(d4)に示す様に、第2主
面3b側から貫通孔21内に充填樹脂4を注入し、その
充填樹脂4からの脱泡後、充填樹脂4をキュアする(再
充填工程)。こうして、第1主面3aおよび第2主面3
b側から充填樹脂4を注入し、硬化させることにより、
貫通孔21内に確実に充填樹脂4を充填した後、充填樹
脂4および配線基板本体3の各主面3a,3bを、ベル
トサンダーにより研磨する(図2(e)参照)。
Then, as shown in FIG. 5D4, the filling resin 4 is injected into the through hole 21 from the second main surface 3b side, and after the defoaming from the filling resin 4, the filling resin 4 is cured. (Refilling step). Thus, the first main surface 3a and the second main surface 3
By injecting and curing the filling resin 4 from the b side,
After filling the through-hole 21 with the filling resin 4 without fail, the filling resin 4 and the main surfaces 3a and 3b of the wiring board main body 3 are polished by a belt sander (see FIG. 2E).

【0077】第1主面3a側における充填樹脂4部の研
磨によって、電極端子14の上側端部14aが、第1主
面3a側から充填樹脂4の外部に露出される。また、第
2主面3b側における充填樹脂4の研磨によって、電極
端子14の下側端部14bが、第2主面3b側から充填
樹脂4の外部に露出される。なお、コンデンサ素子13
の本体15は、充填樹脂4の中に埋没した状態となって
いる。
The upper end 14a of the electrode terminal 14 is exposed to the outside of the filling resin 4 from the first main surface 3a by polishing the portion of the filling resin 4 on the first main surface 3a side. In addition, the lower end 14b of the electrode terminal 14 is exposed to the outside of the filling resin 4 from the second main surface 3b side by polishing the filling resin 4 on the second main surface 3b side. Note that the capacitor element 13
Is buried in the filling resin 4.

【0078】なお、上記手順の前後の手順については、
第1実施例の説明にて述べた手順と同様であるので、そ
の説明を省略する。以上で説明した第2実施例の製造方
法によっても、第1実施例と同様の効果を得ることがで
きる。
The procedure before and after the above procedure is as follows.
Since the procedure is the same as that described in the description of the first embodiment, the description is omitted. According to the manufacturing method of the second embodiment described above, the same effect as that of the first embodiment can be obtained.

【0079】(第4実施例)次に第4実施例について説
明する。上記の第1〜第3実施例では、貫通孔21内に
複数のコンデンサ素子13を充填樹脂4で固定し、その
後、スルーホール11を構成するものとして説明した。
即ち、まず図6(a)に示す如くコンデンサ素子13を
貫通孔21内に充填樹脂4で固定した状態のものに、図
6(b)に示す如くパネルめっき(即ち、全面に無電解
および電解Cuメッキ)を施すことによりメッキ層12
0を形成する。パネルめっきによって、スルーホール貫
通孔9の内周面、配線基板本体3の両主面3a,3b
(上記実施例では、具体的には導体層20a,20
b)、充填樹脂4の露出した表面にメッキ層120を形
成するのであるが、その様にして内周面がメッキ層12
0で覆われたスルーホール貫通孔9は、図6(c)に示
す様に樹脂112により穴埋めされ、こうしてスルーホ
ール11が構成される。
(Fourth Embodiment) Next, a fourth embodiment will be described. In the above-described first to third embodiments, the description has been given assuming that the plurality of capacitor elements 13 are fixed in the through holes 21 with the filling resin 4 and then the through holes 11 are formed.
That is, first, as shown in FIG. 6A, the capacitor element 13 is fixed to the through-hole 21 with the filling resin 4 and then plated with the panel as shown in FIG. Cu plating) to form the plating layer 12
0 is formed. The inner peripheral surface of the through hole 9 and the two main surfaces 3a, 3b of the wiring board body 3 are formed by panel plating.
(In the above embodiment, specifically, the conductor layers 20a, 20
b) The plating layer 120 is formed on the exposed surface of the filling resin 4.
The through-hole 9 covered with 0 is filled with a resin 112 as shown in FIG. 6C, and thus the through-hole 11 is formed.

【0080】しかし、こうした手順を採る場合、次の様
な問題が生じる。即ち、コンデンサ素子13を固定する
ために貫通孔21内に充填された充填樹脂4と、配線基
板本体3や導体層20a,20bとが完全には密着せ
ず、それらの間にわずかな隙間118が生じた場合に
は、その上に形成されるメッキ層120には溝部122
が生じる可能性がある。溝部122は充填樹脂4部分と
配線基板本体13との境目(即ち、貫通孔21の縁部)
に沿って発生する可能性があるが、スルーホール形成用
のスルーホール貫通孔9に穴埋用の樹脂112を充填す
る際には、この溝部122にもその一部の樹脂124が
入り込む畏れがある。その結果、エッチングによる配線
パターンの形成の際、溝部122に入り込んだ樹脂12
4がエッチングを阻害して、所望の配線パターンが得ら
れなくなる可能性がある。
However, when such a procedure is adopted, the following problem occurs. That is, the filling resin 4 filled in the through hole 21 for fixing the capacitor element 13 does not completely adhere to the wiring board main body 3 and the conductor layers 20a and 20b, and a slight gap 118 is formed therebetween. Is formed, a groove 122 is formed in the plating layer 120 formed thereon.
May occur. The groove 122 is a boundary between the filling resin 4 portion and the wiring board main body 13 (that is, an edge of the through hole 21).
However, when filling the through-hole through hole 9 for forming a through hole with the resin 112 for filling the hole, there is a fear that a part of the resin 124 may enter the groove portion 122. is there. As a result, when the wiring pattern is formed by etching, the resin 12
4 hinders etching, and a desired wiring pattern may not be obtained.

【0081】そこで、以下に図7,8と共に説明する第
4実施例の製造方法の様に、スルーホールの構成を先に
行うことにしても良い。なお、第4実施例の製造方法で
は、図7(a)に示すように、配線基板本体403とし
て、第1実施例の様な導体層20a,20bが積層され
ていない絶縁性基板を使用するものとして説明する。
Therefore, as in the manufacturing method of the fourth embodiment described below with reference to FIGS. 7 and 8, the configuration of the through holes may be performed first. In the manufacturing method of the fourth embodiment, as shown in FIG. 7A, an insulating substrate on which the conductor layers 20a and 20b are not laminated as in the first embodiment is used as the wiring board main body 403. It will be described as an example.

【0082】第4実施例では、まず図7(b)に示すよ
うに、配線基板本体403に、スルーホール11を構成
するためのスルーホール貫通孔409をドリルによる穴
開けにより多数個形成する。なお、レーザを用いても良
い。次に図7(c)に示す様に、配線基板本体403に
対してパネルめっきを施すことによって、配線基板本体
403の第1主面403a、第2主面403bおよびス
ルーホール貫通孔409の内周面にCuからなるメッキ
層402を形成し、そして、図7(d)に示すように、
スルーホール貫通孔409の内部に穴埋め用の樹脂41
2を充填し、その樹脂412を硬化させる。なお、スル
ーホール411を構成するスルーホール貫通孔409に
充填された樹脂412は、メッキ層402と略同一面を
形成するよう、第1実施例と同様にして研磨するとよ
い。
In the fourth embodiment, first, as shown in FIG. 7B, a large number of through-hole through holes 409 for forming the through holes 11 are formed in the wiring board main body 403 by drilling. Note that a laser may be used. Next, as shown in FIG. 7C, the first main surface 403a, the second main surface 403b and the through-hole through hole 409 of the wiring board main body 403 are subjected to panel plating. A plating layer 402 made of Cu is formed on the peripheral surface, and as shown in FIG.
Resin 41 for filling holes in through holes 409
2 and the resin 412 is cured. The resin 412 filled in the through-hole 409 constituting the through-hole 411 may be polished in the same manner as in the first embodiment so as to form substantially the same surface as the plating layer 402.

【0083】その後、図7(e)に示す様に、コンデン
サ素子13を内蔵するための貫通孔421を、パンチン
グにより設ける。貫通孔421は、レーザ(CO2、Y
AG、エキシマ等)で穿設しても良い。また貫通孔42
1は、図1(b)に示した貫通孔21の様に、多数設け
られる。
Thereafter, as shown in FIG. 7E, a through hole 421 for incorporating the capacitor element 13 is provided by punching. The through hole 421 is provided with a laser (CO2, Y
AG, excimer, etc.). Also, the through hole 42
1 are provided in a large number as in the through holes 21 shown in FIG.

【0084】次に、図2(b)、(c)と共に上述した
手順と同様にして、貫通孔421の開口部の一方(本実
施例では第2主面側403b側)をシート材23で覆
い、このシート材23に電極端子14が粘着剤を介して
粘着するよう、貫通孔421の内部にコンデンサ素子1
3を配置する。そして、貫通孔421の開口部のうち、
シート材23で閉塞されていない開口部(本実施例で
は、第1主面403a側)から貫通孔421の内部に充
填樹脂404を注入する。そして、この充填樹脂404
から気泡を抜いた後、充填樹脂404を硬化させる(図
8(a))。
Next, in the same manner as described above with reference to FIGS. 2B and 2C, one of the openings of the through hole 421 (the second main surface side 403b side in this embodiment) is made of the sheet material 23. The capacitor element 1 is inserted into the through hole 421 so that the electrode terminal 14 is adhered to the sheet material 23 via an adhesive.
Place 3. Then, among the openings of the through holes 421,
The filling resin 404 is injected into the through-hole 421 from an opening not closed by the sheet material 23 (in this embodiment, the first main surface 403a side). And, this filling resin 404
After the bubbles are removed from the substrate, the filling resin 404 is cured (FIG. 8A).

【0085】更に、図5(d2)〜(d4)と共に説明
した手順と同様に、第2主面403b側からも充填樹脂
404を充填し、脱泡した後、硬化させる(図8
(b))。ここで、もちろん第1主面403a側からの
樹脂注入のみで貫通孔421が完全に樹脂で満たされる
場合は、第2主面403b側からの2回目の樹脂充填は
省略しても良い。
Further, similarly to the procedure described with reference to FIGS. 5 (d2) to (d4), the filling resin 404 is also filled from the second main surface 403b side, defoamed, and cured (FIG. 8).
(B)). Here, if the through hole 421 is completely filled with resin only by injecting the resin from the first main surface 403a side, the second resin filling from the second main surface 403b side may be omitted.

【0086】充填樹脂404を硬化させた後、充填樹脂
404の表面を第1実施例と同様にして研磨することに
より、第1主面403aおよび第2主面403b上のメ
ッキ層402と略同一面となるように、平坦化する(図
8(c))。これにより、コンデンサ素子13の電極端
子14の上側端部14aおよび下側端部14bが充填樹
脂404の外部に露出される。なお、上記のスルーホー
ル411を構成するスルーホール貫通孔409に充填済
みの樹脂412に対する研磨は、その樹脂412の硬化
後であればいつでも行いうるが、充填樹脂404の研磨
と同時に行うと作業効率がよい。
After the filling resin 404 is cured, the surface of the filling resin 404 is polished in the same manner as in the first embodiment, so that it is substantially the same as the plating layer 402 on the first main surface 403a and the second main surface 403b. The surface is flattened (FIG. 8C). As a result, the upper end 14 a and the lower end 14 b of the electrode terminal 14 of the capacitor element 13 are exposed outside the filling resin 404. Polishing of the resin 412 filled in the through-hole through-hole 409 constituting the through-hole 411 can be performed at any time after the resin 412 is hardened. Is good.

【0087】その後、パネルめっきにより、Cuからな
るメッキ層414を上記のメッキ層402、充填樹脂4
04、電極端子14の露出表面や、またスルーホール4
11を構成する樹脂412の露出表面などに積層し(図
8(d))、エッチングによって不要部分を除去するこ
とにより、第1導体層405a、405b(第1実施例
の第1導体層5a、5bに相当する)を形成する(図8
(e))。
Thereafter, the plating layer 414 made of Cu is formed by panel plating so that the plating layer 402
04, the exposed surface of the electrode terminal 14 and the through hole 4
The first conductive layers 405a and 405b (first conductive layers 5a and 405b of the first embodiment) are laminated on the exposed surface of the resin 412 constituting the first conductive layer 11 (FIG. 8D) and unnecessary portions are removed by etching. 5b) (FIG. 8).
(E)).

【0088】こうして第1導体層405a,405bを
形成した後は、第1実施例にて説明した手順と同様のビ
ルドアップ工程を行うことにより、図1(a)に示した
配線基板1と同様の構成を有する配線基板を得ることが
できる。以上説明した第4実施例の製造方法によって
も、第1実施例と同様の効果を奏する。
After the first conductor layers 405a and 405b are formed, a build-up process similar to the procedure described in the first embodiment is performed to obtain the same structure as the wiring board 1 shown in FIG. Can be obtained. According to the manufacturing method of the fourth embodiment described above, the same effects as in the first embodiment can be obtained.

【0089】なお、上記いずれの実施例においても、コ
ンデンサ素子13を内蔵した多数個取りの配線基板1
は、例えばダイシング加工などにより、分割されて最終
製品である回路基板2となる。以上、本発明の一実施例
について説明したが、本発明は上記実施例に限定される
ものではなく、例えば以下の様な種々の態様も本発明の
技術的範囲に属する。
In each of the above embodiments, the multi-cavity wiring board 1 having the built-in capacitor element 13 is used.
Is divided into, for example, a dicing process or the like to become a circuit board 2 as a final product. As mentioned above, although one Example of this invention was described, this invention is not limited to the said Example, For example, the following various aspects also belong to the technical scope of this invention.

【0090】例えば、上記実施例では、各貫通孔21に
コンデンサ素子13を複数内蔵するものとして図示して
説明したが、これに限らず単数のコンデンサ素子13を
内蔵してもよい。また、上記実施例では、電子部品とし
て、コンデンサ素子13を配線基板に内蔵するものとし
て説明したが、これに限らず、チップ状の抵抗体、イン
ダクタ、フィルタ(SAWフィルタ、LCフィルタ
等)、トランジスタ、メモリ、ローノイズアンプ(LN
A)、半導体素子、FET、アンテナスイッチモジュー
ル、カプラ、ダイプレクサなど、各種の電子部品を内蔵
させてもよい。また、これらのうちで異種の電子部品同
士を同じ貫通孔内に内蔵してもよい。
For example, in the above-described embodiment, a plurality of capacitor elements 13 are illustrated and described in each through hole 21. However, the present invention is not limited to this, and a single capacitor element 13 may be included. Further, in the above-described embodiment, the capacitor element 13 is incorporated in the wiring board as an electronic component. However, the present invention is not limited to this. Chip-like resistors, inductors, filters (SAW filters, LC filters, etc.), transistors , Memory, low noise amplifier (LN
A), various electronic components such as a semiconductor element, an FET, an antenna switch module, a coupler, and a diplexer may be incorporated. Further, among them, different kinds of electronic components may be incorporated in the same through hole.

【0091】なお、第3実施例においては、配線基板本
体3の表裏を反転させた(図5(d2))後、シート材
23を除去する(図5(d3))ものとして説明した
が、これに限られない。即ち、シート材23の除去後、
配線基板本体3を反転させても良い。
In the third embodiment, it is described that the sheet material 23 is removed (FIG. 5 (d3)) after the wiring substrate body 3 is turned upside down (FIG. 5 (d2)). Not limited to this. That is, after the removal of the sheet material 23,
The wiring board body 3 may be inverted.

【0092】また、上記実施例では、配線基板本体3の
材質として、ガラス−エポキシ樹脂複合材料を用いた
が、これに限られることなく、耐熱性、機械強度、可撓
性、加工の容易さ等を考慮して選択すればよい。従っ
て、例えばガラス織布、ガラス不織布などのガラス繊維
と、エポキシ樹脂、ポリイミド樹脂、BT樹脂等の樹脂
との複合材料であるガラス繊維−樹脂複合材料を用いる
ことができる。また、ポリイミド繊維などの有機繊維と
樹脂との複合材料、連続気孔を有するPTFEなど3次
元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含
浸させた樹脂−樹脂複合材料などを用いることができ
る。
In the above embodiment, the glass-epoxy resin composite material is used as the material of the wiring board main body 3. However, the present invention is not limited to this, and the heat resistance, mechanical strength, flexibility, and ease of processing are easy. Etc. may be selected in consideration. Therefore, for example, a glass fiber-resin composite material which is a composite material of a glass fiber such as a glass woven fabric and a glass nonwoven fabric and a resin such as an epoxy resin, a polyimide resin, and a BT resin can be used. In addition, a composite material of an organic fiber and a resin such as a polyimide fiber, a resin-resin composite material in which a resin such as an epoxy resin is impregnated with a fluororesin having a three-dimensional network structure such as PTFE having continuous pores, or the like can be used. .

【0093】また、配線基板本体としては、導体層(導
体パターン)が内蔵されている多層基板を用いてもよ
い。例えば、図9に示す配線基板の配線基板本体503
の内部には、導体層505a,505bが形成されてい
る。この配線基板本体503は、例えば図10の様な手
順により得ることができる。
Further, as the wiring board body, a multilayer board having a built-in conductor layer (conductor pattern) may be used. For example, the wiring board body 503 of the wiring board shown in FIG.
Are formed with conductor layers 505a and 505b. This wiring board main body 503 can be obtained, for example, by a procedure as shown in FIG.

【0094】まず、図10(a)に示す様な銅張積層板
を用意する。これは、例えば、BT樹脂、FR−4、F
R−5などからなる絶縁基板506の両面に銅を積層し
て導体層505a、505bを形成したものである。こ
の絶縁基板506の両面に形成された銅製の導体層50
5a、505bをエッチングすることにより、所要のパ
ターンを形成する(図10(b)参照)。
First, a copper-clad laminate as shown in FIG. 10A is prepared. This is, for example, BT resin, FR-4, F
The conductor layers 505a and 505b are formed by laminating copper on both surfaces of an insulating substrate 506 made of R-5 or the like. Copper conductor layers 50 formed on both surfaces of this insulating substrate 506
A required pattern is formed by etching 5a and 505b (see FIG. 10B).

【0095】次に銅張積層板の両面を粗化し、図10
(c)に示す様に、両面に絶縁材507a,507bを
ラミネートする。絶縁材507a、507bは、上記の
絶縁基板506を構成する樹脂とは異なる材料であって
も同じ材料であってもよく、例えばエポキシ樹脂など、
種々の樹脂のものを使用できる。この様にして、内部に
導体層505a,505bを有する配線基板本体503
を得ることができる。
Next, both sides of the copper clad laminate were roughened,
As shown in (c), insulating materials 507a and 507b are laminated on both surfaces. The insulating materials 507a and 507b may be different from or the same as the resin forming the insulating substrate 506, for example, epoxy resin or the like.
Various resins can be used. In this manner, the wiring board body 503 having the conductor layers 505a and 505b therein.
Can be obtained.

【0096】次に、図10(d)に示す様に、ビアを形
成するための穴部508を絶縁材507a,507bに
レーザで形成したり、スルーホールを形成するためのス
ルーホール貫通孔509をレーザやドリルにより形成す
る。次に図10(e)に示す様に、パネルめっきを施す
ことにより、絶縁材507a,507bの表面、穴部5
08の内面およびスルーホール貫通孔509の内周面
に、Cuからなるメッキ層512を形成し、そして、図
10(f)に示すように、スルーホール貫通孔509の
内部には、シリカフィラーを含有するエポキシ樹脂など
の穴埋樹脂514を充填し、硬化させる。この穴埋樹脂
514は、絶縁材507a,507bの表面のメッキ層
512と略同一面を形成するように研磨する。
Next, as shown in FIG. 10D, a hole 508 for forming a via is formed in the insulating materials 507a and 507b by a laser, and a through-hole 509 for forming a through-hole is formed. Is formed by a laser or a drill. Next, as shown in FIG. 10E, the surfaces of the insulating materials 507a and 507b,
A plating layer 512 made of Cu is formed on the inner surface of the through-hole 08 and the inner peripheral surface of the through-hole through-hole 509, and a silica filler is provided inside the through-hole through-hole 509 as shown in FIG. A filling resin 514 such as an epoxy resin is filled and cured. The filling resin 514 is polished so as to form substantially the same surface as the plating layer 512 on the surfaces of the insulating materials 507a and 507b.

【0097】電子部品を内蔵するためには、図10
(g)に示す様に、電子部品配置用の貫通孔521を形
成する。そして、例えば図8と共に説明した手順によっ
て、電子部品を配線基板本体503に内蔵でき、更にビ
ルドアップ層を形成することができる。
In order to incorporate electronic parts, it is necessary to use FIG.
As shown in (g), through holes 521 for disposing electronic components are formed. Then, for example, by the procedure described with reference to FIG. 8, the electronic component can be built in the wiring board main body 503, and a build-up layer can be formed.

【0098】また、例えば図11に示す様に、予め内部
に導体層605a,605bを有する配線基板本体60
3を用いてもよい。これを用いて図9と略同様な配線基
板を得るには、まず図11(a)に示す配線基板本体6
03に、スルーホール貫通孔607やビア形成用の穴部
(図示せず)などを形成する(図11(b))。次にパ
ネルめっきにより配線基板本体603の両面およびスル
ーホール貫通孔607の内周面にメッキ層609を積層
し(図11(c))、そしてスルーホール貫通孔607
の内部に穴埋樹脂611を充填する(図11(d))。
そして更に、電子部品配置用の貫通孔621を形成する
(図11(e))。この後、図8と共に説明した手順に
よって、電子部品を配線基板本体603に内蔵でき、更
にビルドアップ層を形成することができる。
For example, as shown in FIG. 11, a wiring board main body 60 having conductor layers 605a and 605b therein in advance.
3 may be used. In order to obtain a wiring board substantially similar to that of FIG. 9 using this, first, the wiring board main body 6 shown in FIG.
03, a through hole 607, a hole (not shown) for forming a via, and the like are formed (FIG. 11B). Next, a plating layer 609 is laminated on both surfaces of the wiring board main body 603 and the inner peripheral surface of the through-hole through-hole 607 by panel plating (FIG. 11C), and the through-hole through-hole 607 is formed.
Is filled with a filling resin 611 (FIG. 11D).
Further, a through hole 621 for disposing an electronic component is formed (FIG. 11E). Thereafter, the electronic component can be built in the wiring board main body 603 and the build-up layer can be formed by the procedure described with reference to FIG.

【0099】以上の様に、配線基板本体として、導体層
が内蔵されているものを用いると、配線基板本体の上に
積層すべき導体層の数を減らすことができる。例えば、
図1等では、配線基板本体の両主面の上に導体層を3層
ずつ積層したものを示したが、これに対し、配線基板本
体として導体層を内蔵したものを用いた場合には、図9
に示す様に、両主面の上に積層すべき導体層の数が2層
ずつに減少している。
As described above, when a wiring board body having a built-in conductor layer is used, the number of conductor layers to be laminated on the wiring board body can be reduced. For example,
In FIG. 1 and the like, three conductor layers are laminated on both main surfaces of the wiring board body. However, when a wiring board body having a built-in conductor layer is used, FIG.
As shown in the figure, the number of conductor layers to be laminated on both main surfaces is reduced by two.

【0100】そのため、電子部品とICチップとの間の
導通経路を短くすることができ、ループインダクタン
ス、スイッチングノイズ、クロストークノイズなどの低
減、即ち、配線基板の電気的特性の向上を図ることが可
能となる。また、スルーホール貫通孔が配線基板本体を
貫通し、配線基板本体の両主面の上に積層すべき導体層
の数が2層ずつになっていることから、スタックトビア
(積み上げビア)を形成する必要がなくなる。そして、
スタックトビアが不要となるため、フィルドビア(導体
で完全に充填されたビア)を形成する必要がなくなり、
コンフォーマルビア(導体で完全には充填されないビ
ア)で足りることになるので、ビアの形成にかかるコス
トを抑制することができる。
Therefore, the conduction path between the electronic component and the IC chip can be shortened, and the loop inductance, switching noise, crosstalk noise, etc. can be reduced, that is, the electrical characteristics of the wiring board can be improved. It becomes possible. Also, since the through-holes penetrate the wiring board main body and the number of conductor layers to be laminated on both main surfaces of the wiring board main body is two each, a stacked via (stacked via) is formed. You don't have to. And
Since stacked vias are not required, there is no need to form filled vias (vias completely filled with conductors).
Since a conformal via (a via that is not completely filled with a conductor) is sufficient, the cost for forming the via can be suppressed.

【0101】なお、図9などでは、配線基板本体503
の両主面上に2層の導体層を積層したものを示したが、
その層数はこれに限定されない。また、配線基板本体5
03の内部には2層の導体層505a,505bを有す
るものとして説明したが、その層数はこれに限定される
ものではない。
In FIG. 9 and the like, the wiring board main body 503 is shown.
2 conductor layers are laminated on both main surfaces of
The number of layers is not limited to this. Also, the wiring board body 5
Although the description has been made assuming that there are two conductor layers 505a and 505b inside 03, the number of layers is not limited to this.

【0102】さて、上記実施例では、第1層間絶縁層1
03a,103b、第2層間絶縁層107a,107b
としてエポキシ樹脂を主成分とするものを用いたが、耐
熱性、パターン成形性等を考慮して適宜選択すればよ
い。例えば、ポリイミド樹脂、BT樹脂、PPE樹脂、
連続気孔を有するPTFEなど3次元網目構造のフッ素
系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂
複合材料などを用いることができる。絶縁層の形成に
は、絶縁層をフィルム化したものを熱圧着する方法の
他、液状樹脂をロールコータなどにより塗布して形成し
ても良い。
In the above embodiment, the first interlayer insulating layer 1
03a, 103b, second interlayer insulating layers 107a, 107b
Used is mainly composed of an epoxy resin, but may be appropriately selected in consideration of heat resistance, pattern moldability, and the like. For example, polyimide resin, BT resin, PPE resin,
A resin-resin composite material in which a resin such as an epoxy resin is impregnated with a fluorine-based resin having a three-dimensional network structure such as PTFE having continuous pores can be used. The insulating layer may be formed by applying a liquid resin with a roll coater or the like, in addition to a method of thermocompression bonding a film of the insulating layer.

【0103】また、上記実施例では、第1導体層5a,
5b、第2導体層105a,105b等を無電解Cuメ
ッキ及び電解メッキによって形成したが、他の材質、例
えばNi,Ni−Au等によって形成しても良く、さら
には、メッキによらず、導電性樹脂を塗布するなどの手
法によって形成しても良い。
In the above embodiment, the first conductor layers 5a, 5a
5b, the second conductor layers 105a, 105b, etc. are formed by electroless Cu plating and electrolytic plating, but may be formed by other materials, for example, Ni, Ni-Au, or the like. It may be formed by a method such as applying a conductive resin.

【0104】また、上記実施例では、ビア導体にフィル
ドビアを用いたが、ビアホールがメッキにより完全には
埋まっていない形態も採ることは可能である。また、上
記実施例では、ICチップ16との接続のために、配線
基板上面にフリップチップパッド111やフリップチッ
プバンプ112を多数設けるものとして説明した。しか
し、IC接続端子としては、接続するICチップに形成
された端子に応じて、適切な形態のものを使用すれば良
く、フリップチップバンプを形成したものの他、フリッ
プチップパッドのみのもの、或いはワイヤボンディング
パッドやTAB接続用のパッドを形成したものなどが挙
げられる。また、フリップチップバンプなどの半田に
は、Sn−Ag、Sn−Ag−Cu、Sn−Pb、Sn
−Sb、Sn−Zn系等の半田を使用可能である。
In the above embodiment, the filled via is used as the via conductor. However, it is possible to adopt a form in which the via hole is not completely filled by plating. Further, in the above-described embodiment, it has been described that a large number of flip chip pads 111 and flip chip bumps 112 are provided on the upper surface of the wiring board for connection with the IC chip 16. However, as the IC connection terminals, those having an appropriate form may be used in accordance with the terminals formed on the IC chip to be connected. In addition to those having flip-chip bumps, only those having flip-chip pads or wires Examples include a bonding pad and a pad on which a TAB connection pad is formed. For solder such as flip chip bumps, Sn-Ag, Sn-Ag-Cu, Sn-Pb, Sn
-Sb, Sn-Zn based solder or the like can be used.

【0105】また、上記実施例では、コンデンサ素子1
3の本体15にBaTiO3を主成分とする高誘電体セ
ラミックを用いたが、この材質に限定されず、例えばP
bTiO3、PbZrO3、TiO2、SrTiO3、Ca
TiO3、MgTiO3、KNbO3、NaTiO3、KT
aO3、RbTaO3、(Na1/2Bi1/2)TiO3、P
b(Mg1/21/2)O3、(K1/2Bi1/2)TiO3など
が挙げられ、要求されるコンデンサの静電容量その他に
応じて適宜選択すればよい。
In the above embodiment, the capacitor element 1
A high dielectric ceramic containing BaTiO 3 as a main component was used for the main body 15 of the third embodiment, but the material is not limited to this material.
bTiO 3 , PbZrO 3 , TiO 2 , SrTiO 3 , Ca
TiO 3, MgTiO 3, KNbO 3 , NaTiO 3, KT
aO 3 , RbTaO 3 , (Na 1/2 Bi 1/2 ) TiO 3 , P
b (Mg 1/2 W 1/2 ) O 3 , (K 1/2 Bi 1/2 ) TiO 3 and the like may be appropriately selected according to the required capacitance of the capacitor and the like.

【0106】また、電極端子14には、Pdを主成分と
する材料を使用したが、本体15の材質等との適合性を
考慮して選択すれば良く、例えば、Pt、Ag、Ag−
Pt、Ag−Pd、Cu、Au、Ni等が挙げられる。
さらに、高誘電体セラミックを主成分とする誘電体層や
Ag−Pd等から成る電極層と、樹脂やCuメッキ、
Niメッキ等から成るビア導体や配線層とを複合させて
コンデンサとして構成したものを用いることもできる。
Although the electrode terminal 14 is made of a material containing Pd as a main component, it may be selected in consideration of compatibility with the material of the main body 15 and the like. For example, Pt, Ag, Ag-
Pt, Ag-Pd, Cu, Au, Ni and the like can be mentioned.
Furthermore, a dielectric layer mainly composed of a high dielectric ceramic, an electrode layer made of Ag-Pd, or the like, a resin or Cu plating,
A capacitor formed by combining a via conductor or a wiring layer made of Ni plating or the like can also be used.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1実施例の製造方法により製造される配線
基板の構成を示す説明図である。
FIG. 1 is an explanatory diagram illustrating a configuration of a wiring board manufactured by a manufacturing method according to a first embodiment.

【図2】 第1実施例の製造方法を示す説明図である。FIG. 2 is an explanatory view showing a manufacturing method of the first embodiment.

【図3】 第2実施例の製造方法を示す説明図である。FIG. 3 is an explanatory view showing a manufacturing method according to a second embodiment.

【図4】 第2実施例の製造方法により製造される配線
基板の構成を示す説明図である。
FIG. 4 is an explanatory diagram illustrating a configuration of a wiring board manufactured by a manufacturing method according to a second embodiment.

【図5】 第3実施例の製造方法を示す説明図である。FIG. 5 is an explanatory view showing a manufacturing method according to a third embodiment.

【図6】 樹脂が導体層の溝部に入り込む様子を示す説
明図である。
FIG. 6 is an explanatory diagram showing a state in which a resin enters a groove of a conductor layer.

【図7】 第4実施例の製造方法を示す説明図である。FIG. 7 is an explanatory view showing a manufacturing method according to a fourth embodiment.

【図8】 第4実施例の製造方法を示す説明図である。FIG. 8 is an explanatory view showing a manufacturing method according to a fourth embodiment.

【図9】 配線基板本体の変形例を説明する図である。FIG. 9 is a diagram illustrating a modification of the wiring board body.

【図10】 変形例の配線基板本体の製造方法を示す図
である。
FIG. 10 is a view illustrating a method of manufacturing a wiring board body of a modified example.

【図11】 配線基板本体の別の変形例を示す図であ
る。
FIG. 11 is a view showing another modification of the wiring board main body.

【符号の説明】[Explanation of symbols]

1…配線基板 3,403,503,603…配線基板本体 3a,403a…第1主面 3b,403b…第2主面 4,404…充填樹脂 5a,5b,405a,405b…第1導体層(配線、
配線の接続部) 13…コンデンサ素子(電子部品) 14…電極端子 15…本体(電子部品本体) 21,421,521,621…貫通孔 21a…開口部 23…シート材 24…粘着剤 105a,105b…第2導体層(配線) 111…フリップチップパッド(配線) 115,117…フィルドビア(配線) 215…フィルドビア(配線と電極端子との接続部)
DESCRIPTION OF SYMBOLS 1 ... Wiring board 3,403,503,603 ... Wiring board main body 3a, 403a ... First main surface 3b, 403b ... Second main surface 4,404 ... Filled resin 5a, 5b, 405a, 405b ... First conductor layer ( wiring,
Wiring connection portion 13 Capacitor element (electronic component) 14 Electrode terminal 15 Main body (electronic component main body) 21, 421, 521, 621 Through hole 21a Opening 23 Sheet material 24 Adhesive 105a, 105b ... second conductor layer (wiring) 111 ... flip chip pad (wiring) 115, 117 ... filled via (wiring) 215 ... filled via (connection part between wiring and electrode terminal)

フロントページの続き (72)発明者 小川 幸樹 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E317 AA30 BB02 BB12 CC15 5E346 AA02 AA12 AA43 CC04 CC09 CC32 DD02 DD25 DD32 EE33 FF04 FF07 GG15 GG17 GG18 GG22 GG24 GG26 HH40 Continued on the front page (72) Inventor Yuki Ogawa 14-18 Takatsuji-cho, Mizuho-ku, Nagoya-shi, Aichi F-term in Japan Special Ceramics Co., Ltd. 5E317 AA30 BB02 BB12 CC15 5E346 AA02 AA12 AA43 CC04 CC09 CC32 DD02 DD25 DD32 EE33 FF04 FF07 GG15 GG17 GG18 GG22 GG24 GG26 HH40

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1主面および第2主面を有する板状を
なし、該両主面の一方から他方に貫通する貫通孔を備え
る配線基板本体と、 前記貫通孔内に配置、固定された電子部品と、 を備えた配線基板を製造する方法であって、 表面に粘着剤を有するシート材で、前記貫通孔の第2主
面側の開口部を、該粘着剤が該貫通孔の内側に露出する
よう塞ぐ閉塞工程と、 電子部品を、前記シート材に粘着剤を介して粘着した状
態となるよう、前記貫通孔の内部に配置する配置工程
と、 前記電子部品が配置された貫通孔に充填樹脂を注入し硬
化させる固定工程と、 を有し、 前記シート材として、該シート材の粘着力が8.0N/
25mm以上であるものを用いることを特徴とする配線
基板の製造方法。
1. A wiring board body having a plate shape having a first main surface and a second main surface, having a through hole penetrating from one of the two main surfaces to the other, and disposed and fixed in the through hole. An electronic component, comprising: a sheet material having an adhesive on the surface thereof, wherein the adhesive is formed on the opening on the second main surface side of the through-hole, A closing step of closing the electronic component so as to be exposed to the inside; an arranging step of arranging the electronic component inside the through-hole so that the electronic component is adhered to the sheet material via an adhesive; And a fixing step of injecting and curing the filling resin into the holes, and wherein the sheet material has an adhesive force of 8.0 N /
A method for manufacturing a wiring board, wherein a wiring board having a length of 25 mm or more is used.
【請求項2】 第1主面および第2主面を有する板状を
なし、該両主面の一方から他方に貫通する貫通孔を備え
る配線基板本体と、 前記貫通孔内に配置、固定された電子部品と、 を備えた配線基板を製造する方法であって、 表面に粘着剤を有するシート材で、前記貫通孔の第2主
面側の開口部を、該粘着剤が該貫通孔の内側に露出する
よう塞ぐ閉塞工程と、 電子部品を、前記シート材に粘着剤を介して粘着した状
態となるよう、前記貫通孔の内部に配置する配置工程
と、 前記電子部品が配置された貫通孔に充填樹脂を注入し硬
化させる固定工程と、 を有し、 前記シート材として、前記粘着剤の厚さが15μm以上
70μm未満であるものを用いることを特徴とする配線
基板の製造方法。
2. A wiring board body having a plate shape having a first main surface and a second main surface, having a through hole penetrating from one of the two main surfaces to the other, and disposed and fixed in the through hole. An electronic component, comprising: a sheet material having an adhesive on a surface thereof, wherein the adhesive has an opening on the second main surface side of the through hole, A closing step of closing the electronic component so as to be exposed to the inside; an arranging step of arranging the electronic component inside the through hole so that the electronic component is adhered to the sheet material via an adhesive; A method of manufacturing a wiring board, comprising: a step of injecting a filling resin into holes and curing the holes; and using a sheet material having a thickness of 15 μm or more and less than 70 μm as the sheet material.
【請求項3】 第1主面および第2主面を有する板状を
なし、該両主面の一方から他方に貫通する貫通孔を備え
る配線基板本体と、 前記貫通孔内に配置、固定された電子部品と、 を備えた配線基板を製造する方法であって、 表面に粘着剤を有するシート材で、前記貫通孔の第2主
面側の開口部を、該粘着剤が該貫通孔の内側に露出する
よう塞ぐ閉塞工程と、 電子部品を、前記シート材に粘着剤を介して粘着した状
態となるよう、前記貫通孔の内部に配置する配置工程
と、 前記電子部品が配置された貫通孔に充填樹脂を注入し硬
化させる固定工程と、 を有し、 前記シート材として、該シート材の引張強さが100N
/25mm以上であるものを用いることを特徴とする配
線基板の製造方法。
3. A wiring board body having a plate shape having a first main surface and a second main surface, having a through hole penetrating from one of the two main surfaces to the other, and disposed and fixed in the through hole. An electronic component, comprising: a sheet material having an adhesive on a surface thereof, wherein the adhesive has an opening on the second main surface side of the through hole, A closing step of closing the electronic component so as to be exposed to the inside; an arranging step of arranging the electronic component inside the through-hole so that the electronic component is adhered to the sheet material via an adhesive; And a fixing step of injecting and curing the filling resin into the holes, wherein the sheet material has a tensile strength of 100N.
/ 25 mm or more is used, the method of manufacturing a wiring board characterized by the above-mentioned.
JP2001032672A 2001-02-08 2001-02-08 Method for manufacturing circuit board Pending JP2002237683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001032672A JP2002237683A (en) 2001-02-08 2001-02-08 Method for manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001032672A JP2002237683A (en) 2001-02-08 2001-02-08 Method for manufacturing circuit board

Publications (1)

Publication Number Publication Date
JP2002237683A true JP2002237683A (en) 2002-08-23

Family

ID=18896554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032672A Pending JP2002237683A (en) 2001-02-08 2001-02-08 Method for manufacturing circuit board

Country Status (1)

Country Link
JP (1) JP2002237683A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339482A (en) * 2005-06-03 2006-12-14 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
KR100762758B1 (en) * 2006-03-09 2007-10-02 삼성전기주식회사 Electro component embedded PCB and manufacturing method thereof
JP2008177323A (en) * 2007-01-18 2008-07-31 Matsushita Electric Ind Co Ltd Method of manufacturing component built-in substrate
US7525814B2 (en) 2005-06-15 2009-04-28 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing the same
WO2010038489A1 (en) * 2008-09-30 2010-04-08 イビデン株式会社 Wiring board with built-in electronic component and method for manufacturing the wiring board
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
KR100972431B1 (en) 2008-03-25 2010-07-26 삼성전기주식회사 Embedded printed circuit board and manufacturing method thereof
KR101107067B1 (en) 2009-10-27 2012-01-30 삼성전기주식회사 Method for processing cavity of core substrate
WO2014125567A1 (en) * 2013-02-12 2014-08-21 株式会社メイコー Substrate with built-in component, and manufacturing method for same
JP2015037185A (en) * 2013-08-14 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. Method of manufacturing electronic component built-in substrate and electronic component built-in substrate
US9167702B2 (en) 2011-09-28 2015-10-20 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate having built-in component
KR20160073668A (en) 2014-12-17 2016-06-27 율촌화학 주식회사 Adhesive tape for component-embedded print circuit board and method for preparing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312296A (en) * 1989-05-26 1990-12-27 Japan Radio Co Ltd Manufacture of high density mounting module
JPH0314292A (en) * 1989-06-13 1991-01-22 Japan Radio Co Ltd Manufacture of high-density mounting module
JP2000261124A (en) * 1999-03-05 2000-09-22 Ngk Spark Plug Co Ltd Wiring board, core board including capacitor, core board main body, capacitor, manufacture of core board main body and manufacture of core board including capacitor
JP2000345116A (en) * 1999-06-07 2000-12-12 Nitto Denko Corp Tape or sheet for fixing electronic part with lead

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312296A (en) * 1989-05-26 1990-12-27 Japan Radio Co Ltd Manufacture of high density mounting module
JPH0314292A (en) * 1989-06-13 1991-01-22 Japan Radio Co Ltd Manufacture of high-density mounting module
JP2000261124A (en) * 1999-03-05 2000-09-22 Ngk Spark Plug Co Ltd Wiring board, core board including capacitor, core board main body, capacitor, manufacture of core board main body and manufacture of core board including capacitor
JP2000345116A (en) * 1999-06-07 2000-12-12 Nitto Denko Corp Tape or sheet for fixing electronic part with lead

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8863378B2 (en) 2005-06-03 2014-10-21 Ngk Spark Plug Co., Ltd. Method for manufacturing a wiring board
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2006339482A (en) * 2005-06-03 2006-12-14 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
US7525814B2 (en) 2005-06-15 2009-04-28 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing the same
KR100762758B1 (en) * 2006-03-09 2007-10-02 삼성전기주식회사 Electro component embedded PCB and manufacturing method thereof
JP2008177323A (en) * 2007-01-18 2008-07-31 Matsushita Electric Ind Co Ltd Method of manufacturing component built-in substrate
KR100972431B1 (en) 2008-03-25 2010-07-26 삼성전기주식회사 Embedded printed circuit board and manufacturing method thereof
US8418356B2 (en) 2008-03-25 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an embedded printed circuit board
WO2010038489A1 (en) * 2008-09-30 2010-04-08 イビデン株式会社 Wiring board with built-in electronic component and method for manufacturing the wiring board
CN102150482A (en) * 2008-09-30 2011-08-10 揖斐电株式会社 Wiring board with built-in electronic component and method for manufacturing the wiring board
US8466372B2 (en) 2008-09-30 2013-06-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102150482B (en) * 2008-09-30 2013-07-10 揖斐电株式会社 Wiring board with built-in electronic component and method for manufacturing the wiring board
KR101107067B1 (en) 2009-10-27 2012-01-30 삼성전기주식회사 Method for processing cavity of core substrate
US9167702B2 (en) 2011-09-28 2015-10-20 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate having built-in component
WO2014125567A1 (en) * 2013-02-12 2014-08-21 株式会社メイコー Substrate with built-in component, and manufacturing method for same
JPWO2014125567A1 (en) * 2013-02-12 2017-02-02 株式会社メイコー Component built-in substrate and manufacturing method thereof
JP2015037185A (en) * 2013-08-14 2015-02-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. Method of manufacturing electronic component built-in substrate and electronic component built-in substrate
KR20160073668A (en) 2014-12-17 2016-06-27 율촌화학 주식회사 Adhesive tape for component-embedded print circuit board and method for preparing the same

Similar Documents

Publication Publication Date Title
JP4279893B2 (en) Manufacturing method of circuit component built-in module
JP4392157B2 (en) WIRING BOARD SHEET MATERIAL AND ITS MANUFACTURING METHOD, AND MULTILAYER BOARD AND ITS MANUFACTURING METHOD
TW533758B (en) Printed wiring substrate and method for manufacturing the same
TW595296B (en) Wiring substrate
US8431832B2 (en) Circuit board, mounting structure, and method for manufacturing circuit board
US20130081866A1 (en) Printed wiring board
JP2007201254A (en) Built-in semiconductor-element including board, and built-in semiconductor-element including multilayer circuit board
WO2007126090A1 (en) Circuit board, electronic device and method for manufacturing circuit board
TW201021636A (en) Wiring substrate with reinforcement
JP2001028483A (en) Wiring board, multilayer wiring board, circuit component package, and manufacturing method of wiring board
KR101601815B1 (en) Embedded board, printed circuit board and method of manufactruing the same
TW201026178A (en) Component built-in wiring substrate and manufacturing method thereof
JP2002170921A (en) Semiconductor device and its manufacturing method
JP2002151846A (en) Wiring substrate and method of manufacturing the same
JP2015053350A (en) Board having built-in capacitor, method of manufacturing the same and semiconductor device using the same
JP2002237683A (en) Method for manufacturing circuit board
JP4685251B2 (en) Wiring board manufacturing method
JP4885366B2 (en) Wiring board manufacturing method
JP2015076599A (en) Electronic component built-in printed circuit board and manufacturing method of the same
JP2002204071A (en) Method of manufacturing wiring board
JP4685979B2 (en) Wiring board
JP2001244368A (en) Wiring board with built-in electric element
JP2002151847A (en) Wiring substrate and method of manufacturing the same
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JP2009272435A (en) Circuit board including built-in component and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110816