KR101109287B1 - Printed circuit board with electronic components embedded therein and method for fabricating the same - Google Patents
Printed circuit board with electronic components embedded therein and method for fabricating the same Download PDFInfo
- Publication number
- KR101109287B1 KR101109287B1 KR1020080080428A KR20080080428A KR101109287B1 KR 101109287 B1 KR101109287 B1 KR 101109287B1 KR 1020080080428 A KR1020080080428 A KR 1020080080428A KR 20080080428 A KR20080080428 A KR 20080080428A KR 101109287 B1 KR101109287 B1 KR 101109287B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- circuit board
- printed circuit
- layer
- electrode terminal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 인쇄회로기판에 내장되는 전자부품의 전극단자에 베리어층을 형성함으로써 회로불량으로 인한 회로형성 재작업시 전자부품의 전극단자가 함께 제거됨으로써 고가의 전자부품이 폐기되는 문제점을 방지할 수 있는 전자부품 내장형 인쇄회로기판 및 그 제조방법을 제공한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component embedded printed circuit board and a method of manufacturing the same. A barrier layer is formed on an electrode terminal of an electronic component embedded in a printed circuit board, so that the electrode terminal of the electronic component is reworked when the circuit is formed due to a circuit defect. Provided is an electronic component embedded printed circuit board and a method of manufacturing the same, which can prevent the problem of expensive electronic components being discarded by being removed.
전자부품, 내장, 베리어층, 캐비티, 코어기판 Electronic component, interior, barrier layer, cavity, core board
Description
본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to an electronic component embedded printed circuit board and a method of manufacturing the same.
근래 전자기기 제품의 소형, 경량화 때문에 반도체 소자 등의 전자부품을 내장한 인쇄회로기판의 개발이 주목을 받고 있다. Recently, due to the small size and light weight of electronic products, the development of printed circuit boards incorporating electronic components such as semiconductor devices has attracted attention.
전자부품 내장형 인쇄회로기판을 구현하기 위해 인쇄회로기판 상에 IC(Interated Circuit) 칩 등의 반도체 소자를 실장하는 표면 실장기술이 많이 존재하며, 이러한 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다. In order to realize printed circuit boards embedded with electronic components, there are many surface mount technologies for mounting semiconductor devices such as IC (Interated Circuit) chips on printed circuit boards. Such technologies include wire bonding and flip chips ( Flip Chip).
여기서, 와이어 본딩에 의한 실장방법은 인쇄회로기판에 설계회로가 인쇄된 전자부품을 접착제를 이용하여 인쇄회로기판 상에 본딩시키고, 인쇄회로기판의 리드 프레임과 전자부품의 금속 단자(즉, 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자부품 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다. Here, the mounting method by wire bonding bonds the electronic component printed on the printed circuit board to the printed circuit board using an adhesive, and the lead frame of the printed circuit board and the metal terminal (ie, pad) of the electronic component. The electronic parts and the wires are then molded with a thermosetting resin or a thermoplastic resin after the metal wires are connected to each other to transmit and receive information therebetween.
또한, 플립 칩에 의한 실장방법은 전자부품 상에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 전자부품을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다. In addition, the flip chip mounting method forms external connection terminals (i.e. bumps) of several tens of micrometers to hundreds of micrometers of material such as gold, solder, or other metal on electronic components, and is mounted by conventional wire bonding. In contrast to the method, the bumped electronic component is flipped and mounted so that the surface faces the substrate.
그러나, 이러한 표면 실장방법은 전자부품을 인쇄회로기판의 표면에 실장하는 것으로, 실장 후 전체 두께가 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없어 고밀도화에 어려움이 있었다. 또한, 전자부품과 인쇄회로기판 사이에 접속단자(패드 또는 범프)를 이용하여 전기적 접속이 이루어지는바, 접속단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동 되는 등 신뢰성의 문제점이 있었다. However, such a surface mounting method is to mount the electronic component on the surface of the printed circuit board, and since the overall thickness after mounting cannot be smaller than the sum of the thicknesses of the printed circuit board and the electronic component, there is a difficulty in densification. In addition, the electrical connection is made by using a connection terminal (pad or bump) between the electronic component and the printed circuit board, there is a problem of reliability, such as disconnection or malfunction of the electrical connection due to cutting, corrosion of the connection terminal.
따라서, 전자부품을 인쇄회로기판 내, 즉, 외부가 아닌 인쇄회로기판의 내부에 실장하고 빌드업(Build-up)층을 형성시켜 전기적 접속을 함으로써 소형화 및 고밀도화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에 의한 실장방법에서 부품 연결시 발생하는 신뢰성의 문제점을 개선하고자 하는 방법이 나타나고 있다. Therefore, the electronic parts are mounted inside the printed circuit board, that is, the inside of the printed circuit board rather than the outside, and a build-up layer is formed to make the electrical connection to achieve miniaturization and high density. In order to minimize the wiring distance and to improve the reliability problem caused by the component connection in the wire bonding or flip chip mounting method has been proposed.
도 1은 종래기술에 따른 전자부품이 인쇄회로기판 내에 내장된 전자부품 내장형 인쇄회로기판의 개략적인 단면도이다. 1 is a schematic cross-sectional view of an electronic component embedded printed circuit board in which an electronic component according to the related art is embedded in a printed circuit board.
도 1을 참조하면, 종래기술에 따른 전자부품 내장형 인쇄회로기판은 캐비티(cavity;12)가 천공되고, 양면에 내층 회로층(11)이 형성된 코어기판에 구리(Cu)로 된 전극단자(15)를 갖는 전자부품(14)이 내장되고, 상기 코어기판의 양면에 절 연층(17) 및 비아(19)를 갖는 외층회로층(18)이 형성된 구조를 갖는 것을 특징으로 한다. Referring to FIG. 1, an electronic component embedded printed circuit board according to the related art includes an
그러나, 종래기술에 따른 전자부품 내장형 인쇄회로기판은 회로불량으로 비아(19)를 갖는 외층 회로층(18)을 제거하고 재형성하는 작업시에 구리로 된 전극단자(15)도 함께 제거됨으로써 고가의 전자부품(14)을 폐기해야 하는 문제점이 있었다. However, the electronic component-embedded printed circuit board according to the prior art is expensive because the
도 2는 도 1에 도시된 종래기술에 따른 전자부품 내장형 인쇄회로기판의 회로불량으로 인한 회로형성 재작업시 전자부품의 전극단자가 함께 제거된 상태를 나타낸 도면으로서, 이를 참조하면, 비아(19)를 갖는 외층 회로층(18)을 알칼리 에칭액에 의해 제거하는 과정에서 비아(19)와 연결되는 전극단자(15) 또한 알칼리 에칭액에 의해 제거되는 문제점이 발생함을 알 수 있다. FIG. 2 is a view illustrating a state in which electrode terminals of an electronic component are removed together when reworking a circuit due to a defective circuit of an electronic component embedded printed circuit board according to the related art illustrated in FIG. 1. In the process of removing the outer
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 회로불량으로 인한 회로형성 재작업시 전자부품의 전극단자를 보호할 수 있도록 한 전자부품 내장형 인쇄회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide an electronic component embedded printed circuit board and a method of manufacturing the same, which can protect the electrode terminal of an electronic component when reworking a circuit due to a circuit defect in order to solve the above problems. .
본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판은, 캐비티(cavity)가 천공되고, 양면에 내층 회로층이 형성된 코어기판, 상기 캐비티에 내장된 전자부품 및 상기 전자부품을 커버하도록 상기 코어기판의 양면에 적층된 절연층을 포함하고, 상기 전자부품의 전극단자에 형성된 베리어층을 포함하는 것을 특징으로 한다.An electronic component embedded printed circuit board according to an exemplary embodiment of the present invention includes a core substrate having a cavity perforated therein and having inner circuit layers formed on both surfaces thereof, an electronic component embedded in the cavity, and the core to cover the electronic component. It includes an insulating layer laminated on both sides of the substrate, characterized in that it comprises a barrier layer formed on the electrode terminal of the electronic component.
여기서, 상기 베리어층은 상기 전극단자의 상부에 형성되는 것을 특징으로 한다.Here, the barrier layer is formed on the electrode terminal.
또한, 상기 베리어층은 상기 전극단자의 상부 및 측면에 형성되는 것을 특징으로 한다.In addition, the barrier layer is characterized in that formed on the top and side of the electrode terminal.
또한, 상기 베리어층은 니켈(Ni) 또는 금(Au)인 것을 특징으로 한다. In addition, the barrier layer is characterized in that the nickel (Ni) or gold (Au).
또한, 상기 절연층에 형성된 외층 회로층을 더 포함하는 것을 특징으로 한다.In addition, it is characterized in that it further comprises an outer circuit layer formed on the insulating layer.
또한, 상기 외층 회로층은 상기 전자부품의 전극단자와 연결되는 비아를 포 함하는 것을 특징으로 한다.In addition, the outer circuit layer may include vias connected to electrode terminals of the electronic component.
본 발명의 바람직한 실시예에 다른 전자부품 내장형 인쇄회로기판의 제조방법은, (A) 캐비티가 천공된 절연수지층의 양면에 형성된 내층 회로층을 포함하는 코어기판을 제공하는 단계, (B) 전자부품의 전극단자에 베리어층을 형성하는 단계, (C) 상기 캐비티에 상기 전자부품을 내장하는 단계, 및 (D) 상기 전자부품을 커버하도록 상기 코어기판의 양면에 절연층을 적층하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method for manufacturing an electronic component embedded printed circuit board, the method comprising: (A) providing a core substrate including inner circuit layers formed on both sides of a cavity-perforated insulating resin layer, and (B) electronics. Forming a barrier layer on an electrode terminal of the component; (C) embedding the electronic component in the cavity; and (D) laminating insulating layers on both sides of the core substrate to cover the electronic component. Characterized in that.
이때, 상기 (B) 단계에서, 상기 베리어층은 상기 전극단자의 상부에 형성되는 것을 특징으로 한다.At this time, in the step (B), the barrier layer is characterized in that formed on top of the electrode terminal.
또한, 상기 (B) 단계에서, 상기 베리어층은 상기 전극단자의 상부 및 측면에 형성되는 것을 특징으로 한다.In addition, in the step (B), the barrier layer is formed on the upper and side surfaces of the electrode terminal.
또한, 상기 (B) 단계에서, 상기 베리어층은 니켈(Ni) 또는 금(Au)인 것을 특징으로 한다.In addition, in the step (B), the barrier layer is characterized in that the nickel (Ni) or gold (Au).
또한, 상기 (D) 단계 이후에, (E) 상기 절연층에 외층 회로층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.In addition, after the step (D), (E) characterized in that it further comprises the step of forming an outer circuit layer on the insulating layer.
또한, 상기 (E) 단계에서, 상기 외층 회로층은 상기 전자부품의 전극단자와 연결되는 비아를 포함하는 것을 특징으로 한다. Further, in the step (E), the outer circuit layer is characterized in that it comprises a via connected to the electrode terminal of the electronic component.
본 발명은 인쇄회로기판에 내장되는 전자부품의 전극단자에 베리어층을 형성함으로써 회로불량으로 인해 회로를 재형성해야 하는 경우 기존에 형성된 회로의 제거시에 사용되는 알칼리 에칭액으로부터 전극단자를 보호하고, 나아가 고가의 전자부품을 폐기해야 하는 문제점을 방지할 수 있다. The present invention provides a barrier layer on the electrode terminal of an electronic component embedded in a printed circuit board to protect the electrode terminal from the alkaline etching solution used to remove the existing circuit when the circuit is to be reformed due to a defective circuit, Furthermore, the problem of having to dispose of expensive electronic components can be prevented.
또한, 본 발명은 베리어층을 전극단자의 상면 뿐만 아니라 측면 또는 노출된 전체면에 형성함으로써 알칼리 에칭액에 의한 전극단자의 측면이 에칭되는 것을 방지할 수 있다.In addition, the present invention can prevent the side of the electrode terminal by the alkaline etching liquid from being etched by forming the barrier layer not only on the upper surface of the electrode terminal but also on the side surface or the entire exposed surface.
또한, 본 발명은 베리어층을 형성할 수 있는 간단한 공정을 제공한다. In addition, the present invention provides a simple process for forming the barrier layer.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible, even if displayed on the other drawings. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 개략적인 단면도이고, 도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 각 공정별 개략적인 단면도 이다. 3 is a schematic cross-sectional view of an electronic component embedded printed circuit board according to a preferred embodiment of the present invention, and FIGS. 4 to 10 illustrate a method of manufacturing an electronic component embedded printed circuit board according to a preferred embodiment of the present invention. It is a schematic cross section by each process.
도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판(100)은 코어기판(105)에 내장되는 전자부품(107)의 전극단자(108)에 베리어층(109)이 형성되어 회로불량으로 회로 재형성 작업에서 전극단자(108)를 보호할 수 있는 구조를 갖는 것을 특징으로 한다. Referring to FIG. 3, the
여기서, 코어기판(105)은 전자부품(107)이 실장되는 캐비티(103)가 형성되고, 양면에 회로패턴을 포함하는 내층 회로층(102), 이 내층 회로층(102)의 층간 연결을 위한 관통홀(104)이 형성되어 있다. Here, the
전자부품(107)은 반도체 소자이며, 외층 회로층(112)과 연결되는 전극단자(108)가 형성되어 있다. 여기서, 전자부품(107)의 전극단자(108)는 도전성이 있는 금속, 예를 들어, 구리(Cu)로 형성되며, 이 전극단자(108)에는 베리어층(109)이 형성되어 있다. The
이때, 베리어층(109)은 회로불량으로 회로 재형성 작업시 비아(111)를 포함하는 외층 회로층(112)이 알칼리 에칭액에 의해 제거되는 경우 전극단자(108)가 함께 에칭되어 고가의 전자부품을 폐기해야 하는 문제점을 방지하기 위한 것으로서, 알칼리 에칭액에 의해 제거되지 않은 물질, 예를 들어, 니켈(Ni) 또는 금(Au)으로 형성되는 것이 바람직하다. In this case, the
또한, 베리어층(109)은 전극단자(108)의 상면에 형성되는 것이 바람직하다. 이는 전극단자(108)와 연결되는 비아(111)가 에칭에 의해 제거되는 경우 알칼리 에 칭액에 전극단자(108)가 노출되지 않게 하기 위함이다. 한편, 비록 도 3에는 베리어층(109)이 전극단자(108)의 상면에 형성되어 있는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니며, 전극단자(108)의 상부 및 측면을 포함하여 형성되거나, 노출된 전극단자의 전체면에 형성되는 것 또한 본 발명의 범주 내에 포함된다고 할 것이다. In addition, the
절연층(110a, 110b)은 코어기판(105)의 양면에 형성되어 전자부품(107)을 지지한다. 한편, 절연층(110a, 110b)에는 외층 회로층(113)이 형성되며, 전극단자(108)와 외층 회로층(112)을 연결하는 비아(111)가 형성된다. The
도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 각 공정별 개략적인 단면도로서, 이를 참조하면 그 제조방법을 설명하면 다음과 같다. 4 to 10 are schematic cross-sectional views for each process for explaining a manufacturing method of an electronic component embedded printed circuit board according to an exemplary embodiment of the present invention. Referring to this, the manufacturing method is as follows.
먼저, 도 4 도시한 바와 같이, 코어기판을 형성하는 절연수지층을 기준으로 양면에 동박층이 형성된 양면 동박 적층판(101)을 준비한다.First, as shown in FIG. 4, a double-sided
다음, 도 5 도시한 바와 같이, 양면 동박 적층판(101)에 내층 회로층(102) 및 캐비티(103)를 형성하여 코어기판(105)을 제조한다. Next, as shown in FIG. 5, an
이때, 양면에 형성된 내층 회로층(102)의 층간 연결을 위해 관통홀(104)을 가공한다. 여기서, 관통홀(104)은 CNC 드릴(Computer Numerical Control Drill) 또 는 레이저 드릴(CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴)로 형성한다. CNC 드릴을 이용하여 관통홀(104)을 가공하는 경우에는, 드릴링 시 발생하는 동박층의 버(burr), 관통홀(104) 내벽의 먼지 또는 동박층 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. 한편, 레이저 드릴을 이용하는 경우, Yag 레이저 드릴을 이용하여 동박층과 절연수지층을 동시에 가공할 수도 있고, 관통홀(104)이 형성될 부분의 동박층을 식각한 후 CO2레이저 드릴을 이용하여 절연수지층을 가공할 수도 있다. 나아가, 관통홀(104) 가공 후, 디스미어(desmear) 공정을 수행하는 것이 바람직하다. At this time, the through-
또한, 내층 회로층(102)은 제조공정에 따라 서브트랙티브 방식(Subtractive Process) 또는 에디티브 방식(Additive Process), 수정된 세미-어디티브 방식(Modified Semi Additive Process; MSAP) 등으로 형성된다. 이하, 설명의 편의를 위해 내층 회로층(102)이 서브 트랙티브 공법으로 형성되는 것을 중심으로 설명하지만, 본 발명의 권리범위를 한정하는 것이 아님은 당연하다. In addition, the
즉, 내층 회로층(102)은 동박 상에 감광성 포토 레지스트(Photo Resist)를 도포하고, 포토 마스크(Photo Mask)를 밀착시킨 후 자외선을 이용한 노광/현상을 통하여 포토 레지스트 상에 패턴을 형성시키고 이를 에칭 레지스트로 하여 화학적 반응을 이용하여 불필요한 동박을 에칭(부식)시켜 제조된다. That is, the
나아가, 전자부품을 실장하기 위한 캐비티(103)는 관통홀(104) 형성을 위한 드릴링 시 함께 형성되거나, 내층 회로층(102)이 형성된 후 기계 드릴, CO2 드릴 또는 Nd-Yag 레이저 드릴 과정을 거쳐 따로 형성될 수 있다. Further, the
한편, 관통홀(104)의 도금은 관통홀(104)의 측벽이 절연수지층이므로 무전해 동도금층을 형성한 후 전해 동도금층을 형성한다. 도면에는 설명의 편의를 위해 무전해 동도금층과 전해 동도금층을 구별하지 않고 도시하였으며, 동박층 상부에 무전해 동도금층과 전해 동도금층을 별도로 도시하지 않고 포괄하여 내층 회로층(102)으로 도시하였다. On the other hand, since the sidewall of the through
여기서, 무전해 동도금 공정은 석출반응에 이루어지며, 예를 들어, 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매 처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리과정을 포함하여 수행된다. 또한, 전해 동도금 공정은, 예를 들어, 양면 동박 적층판(101)을 동도금 작업통에 침적시킨 후 직류 정류기를 이용하여 수행된다. Here, the electroless copper plating process is performed in the precipitation reaction, for example, a degreasing process, a soft etching process, a pre-catalyst process, a catalyst treatment process, and an activation process. This process includes electroless copper plating and anti-oxidation. In addition, the electrolytic copper plating process is performed using a direct current rectifier, for example, after depositing the double-sided copper foil laminated
다음, 도 6에 도시한 바와 같이, 코어기판(105)의 일면에 전자부품을 지지하기 위한 테이프(106)를 부착한다. Next, as shown in FIG. 6, a
이때, 테이프(106)는 실리콘 고무판(Si rubber) 또는 폴리이미드(PI) 점착 테이프가 사용될 수 있다. 접착력이 있는 실리콘 고무판 또는 폴리이미드 점착 테이프를 사용함으로써 전자부품이 원하는 위치에 포지셔닝(positioning) 될 수 있게 된다. 또한, 이 테이프(106)는 추후 전자부품을 인쇄회로기판에 실장한 뒤 전자부품을 보호하기 위해 충진제를 인쇄하고 경화시키는 공정 또는 절연층을 형성하는 공정에서 가열 또는 가압에 의해서도 변형되지 않도록 내열성을 가지는 것이 바람직하다. In this case, the
다음, 도 7에 도시한 바와 같이, 전자부품(107)이 캐비티(103)에 수용되도록 코어기판(105)의 일면에 형성된 테이프(106) 상에 전자부품(107)을 페이스-업 (face-up) 형태로 실장한다. Next, as shown in FIG. 7, the
그러나, 비록 도 7에는 전자부품(107)이 페이스-업 상태로 실장되는 것으로 도시되어 있으나, 전자부품(107)의 전극단자(108)이 테이프(106)에 부착되는 페이스-다운(face-down) 상태로 실장하는 것 또한 본 발명의 범주 내에 포함된다고 할 것이다. However, although the
한편, 실장되는 전자부품(107)의 전극단자(108)에는 회로불량으로 회로 재형성 작업시 비아를 포함하는 외층 회로층이 알칼리 에칭액에 의해 제거되는 경우 전극단자(108)가 함께 에칭에 의해 제거되어 고가의 전자부품을 폐기해야 하는 문제점을 방지하기 위한 것으로서, 알칼리 에칭액에 의해 제거되지 않은 물질, 예를 들어, 니켈(Ni) 또는 금(Au) 등으로 된 베리어층(109)이 형성되어 있다. On the other hand, in the
여기서, 베리어층(109)은 전극단자(108)의 상면, 상면 및 측면, 또는 노출된 면에 도금에 의해 형성된다.Here, the
다음, 도 8에 나타난 바와 같이, 테이프(106)가 부착되지 않은 코어기판(105)의 타면에 관통홀(104) 및 전자부품(107)과 캐비티(103) 사이의 공간을 포함하여 제1 절연층(110a)을 적층한다. Next, as shown in FIG. 8, the first insulation includes a through
이때, 제1 절연층(110a)은 반경화 상태의 절연층, 예를 들어 프리프레 그(prepreg)를 가압함으로써 관통홀(104) 및 전자부품(107)과 캐비티(103) 사이의 공간을 포함하여 코어기판(105)의 타면에 형성된다. In this case, the first insulating
한편, 도 8에는 제1 절연층(110a)을 적층하는 것으로 도시되어 있으나, 그 이전에 테이프(106) 상에 전자부품(107)을 부착시킨 후 전자부품(107)을 고정시키기 위해 인캡슐화(encapsulation) 과정이 먼저 실시될 수 있다. 인캡슐화 과정은 전자부품(107)이 움직이지 않고 미리 지정된 위치에 고정될 수 있도록 캐비티(103)와 전자부품(107) 사이의 공간을 충전제(미도시)를 이용하여 충전 즉, 몰딩(molding) 하는 과정이다. 여기서, 충전은 스크린 인쇄, 마스크 인쇄, 디스펜싱(dispensing) 등의 방법에 의해 이루어 질 수 있으며, 열경화성 수지, 열가소성 수지 또는 이들의 복합체를 사용할 수 있다. Meanwhile, although FIG. 8 illustrates that the first insulating
다음, 도 9에 나타난 바와 같이, 제1 절연층(109)이 형성된 코어기판(105)을 뒤집은 후 테이프(106)를 제거하고, 테이프가 제거된 코어기판(105)에 제2 절연층(110b)을 형성한다. 이때 제2 절연층(110b)은 제1 절연층(110a)과 동일한 방식으로 형성되므로 이에 대한 상세한 설명은 생략한다. Next, as shown in FIG. 9, after inverting the
한편, 도 10에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법에서는 비아(111)를 포함하는 외층 회로층(112)이 제1 절연층(110a) 및 제2 절연층(110b)에 형성된다. 이때, 비아(111)는 전자부품(107)의 전극단자(108) 또는 내층 회로층(102)과 외층 회로층(112)을 연결하도록 형성된다. 이러한 비아(111)는 기계 드릴, 레이저 드릴(CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴), 및 습식 에칭 중 어느 하나에 의해 가공된다.On the other hand, as shown in Figure 10, in the manufacturing method of the electronic component embedded printed circuit board according to a preferred embodiment of the present invention, the
이와 같은 공정에 의해 도 3에 도시한 바와 같은, 전자부품 내장형 인쇄회로기판(100)이 제조된다. By such a process, the electronic component embedded printed
나아가, 도면에 도시하지는 않았으나, 도 9에 도시된 전자부품(107)이 내장된 코어기판(105)을 중심으로 비아 또는 범프를 이용하여 다층 인쇄회로기판을 제조할 수 있음은 자명하다 할 것이다. Further, although not shown in the drawings, it will be apparent that the multilayer printed circuit board may be manufactured using vias or bumps around the
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자부품 내장형 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for describing the present invention in detail, and the electronic component embedded printed circuit board and the method of manufacturing the same according to the present invention are not limited thereto. It will be apparent to those skilled in the art that modifications and improvements are possible.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다. All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
도 1은 종래기술에 따른 전자부품이 인쇄회로기판 내에 내장된 전자부품 내장형 인쇄회로기판의 개략적인 단면도이다. 1 is a schematic cross-sectional view of an electronic component embedded printed circuit board in which an electronic component according to the related art is embedded in a printed circuit board.
도 2는 도 1에 도시된 종래기술에 따른 전자부품 내장형 인쇄회로기판의 회로불량으로 인한 회로형성 재작업시 전자부품의 전극단자가 함께 제거된 상태를 나타낸 도면이다. FIG. 2 is a view showing a state in which electrode terminals of an electronic component are removed together when reworking a circuit due to a circuit failure of the electronic component embedded printed circuit board of FIG. 1.
도 3은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 개략적인 단면도이다. 3 is a schematic cross-sectional view of an electronic component embedded printed circuit board according to an exemplary embodiment of the present invention.
도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 각 공정별 개략적인 단면도이다. 4 to 10 are schematic cross-sectional views for each process for explaining a method of manufacturing an electronic component embedded printed circuit board according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
101 : 동박 적층판 102 : 내층 회로층101: copper foil laminated plate 102: inner layer circuit layer
103 : 캐비티 104 : 관통홀103: cavity 104: through hole
105 : 코어기판 106 : 테이프105: core substrate 106: tape
107 : 전자부품 108 : 전극단자107: electronic component 108: electrode terminal
109 : 베리어층 110a, 110b : 절연층109:
111 : 비아 112 : 외층 회로층111: Via 112: outer layer circuit layer
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080080428A KR101109287B1 (en) | 2008-08-18 | 2008-08-18 | Printed circuit board with electronic components embedded therein and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080080428A KR101109287B1 (en) | 2008-08-18 | 2008-08-18 | Printed circuit board with electronic components embedded therein and method for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100021810A KR20100021810A (en) | 2010-02-26 |
KR101109287B1 true KR101109287B1 (en) | 2012-01-31 |
Family
ID=42091354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080080428A KR101109287B1 (en) | 2008-08-18 | 2008-08-18 | Printed circuit board with electronic components embedded therein and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101109287B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101994720B1 (en) * | 2013-08-06 | 2019-07-01 | 삼성전기주식회사 | Embedded Printed Circuit Board of Semiconductor and Method of Manufacturing the same |
KR101601815B1 (en) * | 2014-02-06 | 2016-03-10 | 삼성전기주식회사 | Embedded board, printed circuit board and method of manufactruing the same |
KR20210070439A (en) * | 2019-12-04 | 2021-06-15 | 주식회사 심텍 | Multi-layered printed circuit board of deep cavity structure and method of manufacturing the same, and semiconductor package including the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100875A (en) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | Printed wiring board and capacitor |
KR20030007438A (en) * | 2000-02-25 | 2003-01-23 | 이비덴 가부시키가이샤 | Multilayer printed wiring board and method for producing multilayer printed wiring board |
KR20060049008A (en) * | 2004-08-02 | 2006-05-18 | 신꼬오덴기 고교 가부시키가이샤 | Electronic component embedded substrate and method for manufacturing the same |
KR100832653B1 (en) * | 2007-06-08 | 2008-05-27 | 삼성전기주식회사 | Printed circuit board with embedded components and method for manufacturing the same |
-
2008
- 2008-08-18 KR KR1020080080428A patent/KR101109287B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100875A (en) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | Printed wiring board and capacitor |
KR20030007438A (en) * | 2000-02-25 | 2003-01-23 | 이비덴 가부시키가이샤 | Multilayer printed wiring board and method for producing multilayer printed wiring board |
KR20060049008A (en) * | 2004-08-02 | 2006-05-18 | 신꼬오덴기 고교 가부시키가이샤 | Electronic component embedded substrate and method for manufacturing the same |
KR100832653B1 (en) * | 2007-06-08 | 2008-05-27 | 삼성전기주식회사 | Printed circuit board with embedded components and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20100021810A (en) | 2010-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100965339B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR101077410B1 (en) | Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same | |
US8110754B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
US8891245B2 (en) | Printed wiring board | |
JPWO2007126090A1 (en) | CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD | |
KR100956688B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
KR20090130727A (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
JPWO2007069427A1 (en) | Electronic component built-in module and manufacturing method thereof | |
JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
JP6669330B2 (en) | Printed circuit board with built-in electronic components and method of manufacturing the same | |
JP2001274324A (en) | Semiconductor mounting substrate for multilayer semiconductor device, and semiconductor device and multilayer semiconductor device | |
JP5192865B2 (en) | Manufacturing method of wiring board with built-in components | |
KR101109287B1 (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
KR100699237B1 (en) | Manufacturing Method for Embedded Printed Circuit Board | |
US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
KR20150043135A (en) | printed circuit board which includes metal layer and semiconductor package including the same | |
KR100771320B1 (en) | Embedded chip printed circuit board and fabricating method of the same | |
KR100771319B1 (en) | Embedded chip printed circuit board and fabricating method of the same | |
JP4814129B2 (en) | Wiring board with built-in components, Wiring board built-in components | |
JP2004111578A (en) | Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader | |
JPH08130372A (en) | Manufacture of multilayer printed wiring board | |
JP4451238B2 (en) | Manufacturing method of component-embedded substrate and component-embedded substrate | |
TWI767597B (en) | Electronic component embedded substrate and manufacturing method thereof | |
KR100797693B1 (en) | Fabricating Method of Embedded Chip Printed Circuit Board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |