KR20070029815A - 비아 홀들을 포함하는 인쇄회로기판 구조들을 제조하기위한 방법, 전자 장치 유닛, 및 상기 장치 유닛에서의 연성스트립 도체 필름의 사용 - Google Patents

비아 홀들을 포함하는 인쇄회로기판 구조들을 제조하기위한 방법, 전자 장치 유닛, 및 상기 장치 유닛에서의 연성스트립 도체 필름의 사용

Info

Publication number
KR20070029815A
KR20070029815A KR1020077001646A KR20077001646A KR20070029815A KR 20070029815 A KR20070029815 A KR 20070029815A KR 1020077001646 A KR1020077001646 A KR 1020077001646A KR 20077001646 A KR20077001646 A KR 20077001646A KR 20070029815 A KR20070029815 A KR 20070029815A
Authority
KR
South Korea
Prior art keywords
circuit board
holes
via holes
printed circuit
device unit
Prior art date
Application number
KR1020077001646A
Other languages
English (en)
Inventor
게오르크 부쉬
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20070029815A publication Critical patent/KR20070029815A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049—Nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 다른 무엇보다도 접착제들을 사용하지 않고도 구현될 수 있고 연성적(flexible)이고 예를 들면 1 내지 5 ㎛ 범위의 직경들을 갖는 최소 가능 비아 홀(via hole)들을 갖는 인쇄회로기판 구조들을 제조하기 위한 방법에 관한 것이다. 상기 방법은, 어떠한 구리 클래딩(copper cladding)도 아직 갖지 않은 인쇄회로기판 구조를 위한 지지 수단의 사용에 기초한다. 최소 비아 홀들을 얻기 위하여, 중이온들 또는 정밀 레이저에 의해 상기 유일하게 제공된 지지 물질로 관통 홀(through hole)들이 범버딩되거나 레이저 처리된다. 그 후에, 상기 지지 수단의 표면들이 구리 클래딩된다. 동시에, 전기적 비아 홀들이 생성된다. 상기 지지 수단이 예를 들면 연성 폴리이미드이고 구리 클래딩을 위해 아직 사전 처리되지 않은 경우, 상기 지지 수단의 표면은 홀들이 삽입되면서 중이온들의 가속도 세기 또는 정밀 레이저 세기를 상응하게 제어함으로써 거칠게 될 수도 있다. 이어서, 원하는 인쇄회로기판 구조는 종래 방법들에 따라 완성된다. 또한, 본 발명은 전자 장치 유닛과 상기 전자 장치 유닛에서의 연성 스트립 도체 필름의 사용에 관한 것이다. 적어도 하나의 필름 비아 홀들을 갖는 연성 스트립 도체가 사용되는데, 상기 필름 비아 홀들은 중이온에 의해 범버딩됨으로써 생성된 원래 통로들인 필름 통로(film passage)들로 형성된다.

Description

비아 홀들을 포함하는 인쇄회로기판 구조들을 제조하기 위한 방법, 전자 장치 유닛, 및 상기 장치 유닛에서의 연성 스트립 도체 필름의 사용{METHOD FOR PRODUCING PRINTED CIRCUIT BOARD STRUCTURES COMPRISING VIA HOLES, ELECTRONIC DEVICE UNIT, AND USE OF A FLEXIBLE STRIP CONDUCTOR FILM IN THIS DEVICE UNIT}
본 발명은 청구항 1의 전제부에 따른 비아 홀(via hole)들을 포함하는 인쇄회로기판 구조들을 제조하기 위한 방법에 관한 것이다. 또한, 본 발명은 전자식 회로들 및/또는 전자식 기능 성분들을 특징으로 하고 또한 상기 회로들 및/또는 전자식 기능 성분들의 상호 연결을 위해 적어도 하나의 개별 스트립 도체 지지체(strip conductor support)를 특징으로 하는, 전용 기능을 갖는 전자 장치 유닛에 관한 것이고, 추가로 이러한 장치 유닛에서의 사용을 위한 연성(flexible) 스트립 도체 필름에 관한 것이다.
이중-층(dual-layer) 또는 다중 층 회로기판 구조들을 제조하기 위한 방법에서는, 일반적으로 비아 홀들, 특히 200 ㎛ 미만의 패드 직경을 갖는 최소 공간의 마이크로 비아 홀들이 문제점을 나타낸다. 과학기술의 현 상태에 따르면, 예를 들면 75 내지 100 ㎛의 홀 직경과 250 내지 300 ㎛의 패드 직경을 갖는 마이크로 비아들이 생성될 수 있다.
예를 들면 P.C.M. GmbH(Hattsteiner Allee 17, 61250 Usingen)의 "URL : http://www.p-m-c.DE/Produkte/Standardleiterplatten/techrdllp_d.htm"에서 상응하는 명세서들이 발견될 수 있다.
폐쇄된 비아 홀들과 작은 층 두께들을 갖는 회로 지지체들의 제조 이외에, 비아 홀들은 양면이 구리로 코팅된 필름에 통합되거나 또는 상기 필름에 포함될 것임이 일반적으로 공지되어 있다. 또한 어쩌면 전기적으로 더 강화된 것일 수도 있는 구리가 연이어 제공된다. 감광층이 제공된 이후, 전도성 패턴이 투명성을 이용하여 제공된다. 상기 전도성 패턴을 위한 에칭 보호부(etch protection)로서 절연체(a resist)가 사용된다. 다음의 과정 단계들에서는, 상기 전도성 패턴이 에칭되고 상기 에칭 보호부가 다시 제거된다.
이는, 이러한 회로기판 구조들의 제조 비용이 상대적으로 높음을 의미한다.
그 외에, 중이온 범버딩과 차후의 에칭 과정을 이용하여 지지 물질을 처리하기 위한 방법 및 장치가 특허 공보 WO 2004/015161 A1에 공지되어 있으며, 상기 방법 및 장치는 차후에 제공될 구리층이 적합하게 처리된 지지 수단 표면 또는 지지 물질 표면에 안정하게 접착되도록 하기 위해 회로기판 구조의 지지 수단 또는 회로기판 구조의 지지 물질의 표면을 거칠게 하기 위해 사용된다.
표면을 거칠게 하는 것은 구리층이 접착제 없이 지지 수단 또는 지지 물질에 제공되는 경우와, 예를 들면 지지 수단 또는 지지 물질이 예를 들어 폴리이미드와 같은 플라스틱인 경우에 특히 중요하다.
폴리이미드(PI)는 구부릴 수 있는, 즉 연성적인 고품질 회로기판 구조들을 위해 사용된다. 이러한 지지 수단의 다른 예시들로는 폴리에틸렌 나프탈렌(PEN) 또는 폴리에스테르(PET)가 있다. 단단한 회로기판 구조들을 위해서는, 예를 들면 CEM1, FR2 또는 FR4가 지지 수단으로서 사용될 수 있다.
회로기판 구조들의 제조를 위한 예전의 제조 과정들의 경우, 비아 홀들의 생성 지점이 이미 구리 코팅된 지지 수단이 사용되었다. 그 결과로, 전기적 비아 홀들이 생성되는 동안에, 적어도 일부 위치들에 추가의 구리층이 제공되어 그곳에는 최종적으로 제조된 회로기판 구조의 스트립 도체들의 두께가 증가한다. 그 외에, 이는, 제1 구리층을 제공하기 위한 비용이 중복됨을 의미하는데, 왜냐하면 상기 제1 구리층이 제2 구리층 제공에 의해 교체될 수 있기 때문이다.
다른 단점은, 획득된 두꺼운 전체 구리층이 얇은 전체 구리층보다 더 조잡한(coarser) 스트립 전도체 구조만을 허용한다는 것이다. 그 외에, 예를 들면 이전보다 더 많은 홀들이 미리 결정된 회로기판 구조 표면상에 위치될 수 있도록 하기 위하여, 비아 홀들을 위해 요구되는 공간의 추가 감소를 달성하기 위한 시도가 제공되어야 한다.
또한, 연성 스트립 전도체 필름을 갖는 장치 유닛들이 공지되어 있는데, 상기 필름상에 배열된 스트립 도체들로 형성되는 라인 구조 내에서, 라인 구조의 개별 스트립 도체들 사이 또는 라인 구조의 스트립 도체들 사이의 접속점이 있는 접속 지점들이 구현되고 전자식 회로들 또는 다른 전자식 기능 성분들이 제조된다. 이러한 장치 유닛들의 예시로는 연성 디스플레이들과, 연성 스트립 도체들 필름을 갖는 이러한 연성 디스플레이들을 갖거나 또는 연성 스트립 도체 필름들을 갖는 무 선(cordless) 또는 이동 전화 장치들이 있다. 그 외에, 더 작고 및/또는 더 복잡한 기능들을 갖는 방향으로 현재 장치 유닛들이 개선되고 있다.
상기 개선의 결과는, 이러한 장치 유닛들의 내부 구조들이 더 정밀하고 더 작게 되는 것이다. 상기 내용은 스트립 도체 필름들의 라인 구조에 특별한 정도까지 관련된 것으로, 이 경우 상기 라인 구조 내에는 위치들이 형성되는데, 상기 위치들에서는 라인 구조의 개별 도체들 사이의 접속들, 또는 전자식 회로들이나 다른 전자식 기능 성분들에 대한 접속들이 구현된다. 이를 위해 상기 위치들은 예를 들면 비아 홀들로서 또는 접속점으로서만 구현화될 수 있다. 그러나, 선택된 위치를 위한 상기 소정의 두 조치(measure)들의 조합이 또한 가능하다. 이러한 경우, 매우 작은 공간에서 최대 개수의 이러한 접속점들이 종종 필요하다.
비아 홀들은 스트립 도체 필름에 생성된 통로들에 기초한다. 접속점들은 패드들로서도 언급될, 미리 결정된 사이즈의 작은 접속 표면들에 기초한다. 상기 통로들 또는 상기 통로들과 연관된 패드들 또는 상기 패드들 자체의 선택된 직경들은 미리 결정된 단위 공간당 배열될 수 있는 비아 홀들 또는 접속점들의 최대 개수를 결정한다. 장치 유닛들의 소형화가 증가할 뿐만 아니라, 장치 유닛들 내에서 요구되는 회로들의 복잡성이 증가하기 때문에, 이러한 단위 공간들 내에 배열되는 패드들 또는 비아 홀들의 개수가 많아질 것에 대한 필요성이 증가하고, 상기 비아 홀들 또는 패드들을 위한 작은 직경들이 중요하다.
현재, 20 ㎚나 더 큰 범위의 직경들을 갖는 기술적인 홀들 또는 통로들이 생성될 수 있다. 이는 중이온 범버딩 또는 정밀 레이저 처리가 이루어지도록 하는 방법에 의해 달성될 수 있다. 이러한 경우들에 획득된 각 원하는 위치들의 상기 홀들 또는 홀들의 각 집합들은 다음의 에칭 단계를 통해 미리 결정된 사이즈들의 홀들로 확대될 수 있다. 상기 선택된 확대를 위한 가능한 사이즈는 예를 들어 1과 5 ㎛ 사이일 수 있다. 그러나, 상기 사이즈는 더 작거나 더 크게 선택될 수도 있다. 이미 인용된 상기 사이즈는 매우 작은 사이즈를 나타낸다. 많은 경우에 홀들 또는 비아들은 예를 들면 20 내지 40 ㎛까지 확대될 수 있고 대략 75 내지 150 ㎛의 크기(magnitude)의 패드들과 결합할 수 있다. 이는, 본 발명의 방법에 기초한 접속점들이 종래 방법들에 의해 생성된 접속점들보다 언제나 상당히 작다는 것을 의미한다. 이는, 적어도 대략 150 내지 300 DPI 크기의 밀도를 갖는 접속점들이 구현되도록 허용한다.
인쇄회로기판들을 제조하기 위한 방법은 DE 198 35 158 A1에 공지되어 있으며, 여기서는 적합한 홀-생성 방법에 의해 비아 홀이 제공되는 지점들에 적어도 하나의 개별 홀이 만들어진다. 홀들을 만들기 위한 제안된 방법들은 레이저 드릴링(drilling)과, 레이저 드릴링을 대신하여 기계적 드릴링이다.
여기서 레이저 드릴링과 기계적 드릴링은 서로 동급이다. 따라서, 상기 두 방법들의 결과들이 또한 서로 동일하다. 기계적 홀 드릴링의 결과들이 조잡하기 때문에, 레이저 드릴링의 결과들도 조잡하게 나타날 것이다. 그러나, 이는, 임의의 비아가 제공될 위치들에 적어도 한 개의 개별 홀을 만들기 위한 기회를 적어도 제공하는 정밀 레이저 드릴링을 말하는 것은 아니다.
인쇄회로들을 제조하기 위한 방법이 특허 공보 US 3 904 783 A에 공지되어 있으며, 상기 특허에서는 제조 과정의 특정 단계들에서 인쇄회로의 표면을 덮기 위해 특정 물질을 사용한다는 점이 핵심이다. 상기 회로들은 또한 비아 홀들을 포함한다. 그러나, 특히, 상기 특허는 비아들을 위한 홀들이 어떻게 그리고 어떤 실시예에서 드릴링되는지에 관해서는 어떠한 언급도 하지 않는다.
중이온들을 이용하여 범버딩함으로써 지지 필름들을 처리하기 위한 방법이 특허 공보 DE 100 58 822 A1에 공지되어 있으며, 차후의 시간 및 속도-제어된 에칭 단계와 함께, 이번에는 추가 층을 기계적으로 부착하기 위해 원하는 표면 깊이 릴리프(surface depth relief)를 생성하기 위하여 상기 범버딩은 단지 기초로서 동작한다. 중이온들의 관통이 결정적으로 배제된다. 이는, 상기 종래 기술이 도입부에서 이미 언급한 특허 공보 WO 2004/015161 A1에 따른 종래 기술을 앞서지 못함을 의미한다.
또한 관통되는 다른 물질들에 대한 중이온 범버딩을 이용한 방법들이 특허 공보들 DE 33 37 049 C2와 DE 200414892 36 743 196 50 881 C2에 공지되어 있다. 그러나 상기 관통은 비아들 그 자체의 생성에 관련되기보다는 일반적으로 서로 직각으로 향해 있는 물질의 상이한 전도율들의 생성에 관련된다. 이 경우, 인접한 관통들은 기본적으로 개별 관통들로 유지되어야 한다.
따라서 본 발명의 목적은 단순화된 제조 과정을 갖고 그에 따라 더 저렴한, 도입부에서 언급된 타입의 비아 홀들을 특징으로 하는 회로기판 구조를 제조하기 위한 방법을 명시하는 것으로, 상기 방법은 가장 작은 비아들의 생성을 허용하고, 또한 접착제 없이 제조되는 연성 회로기판 구조들에 이용될 수 있다.
본 발명의 목적은 또한, 소형화가 증가하도록 하기 위해 및/또는 비용 요소가 유지되거나 향상되는 반면에 장치 유닛에 의해 수행될 수 있는 기능들의 복잡성 정도가 증가하도록 하기 위해, 도입부에서 언급된 타입의 장치 유닛을 향상시키는 것이다. 본 발명의 목적은 또한, 상기 동일한 목적이 달성되도록 하는 상응하는 장치 유닛에서의 이러한 연성 스트립 도체 필름의 사용을 명시하는 것이다.
상기 목적의 제1 부분은 청구항 1의 식별부에 명시된 방법 단계들을 갖는 방법에 의해 본 발명에 따라 달성된다.
상기 방법은, 비아 홀들 생성시, 그 표면들 상에 구리층을 아직 갖지 않은 지지 수단이 사용됨을 명시한다. 이는, 지지 수단에 상기 층들을 제공하기 위해 필요한, 이 시점까지의 제조 단계들이 생략됨을 의미한다. 결국, 이는 회로기판 구조를 제조하기 위한 전체 방법을 단순화한다.
임의의 층들이 조립되기 이전에, 차후의 회로기판 구조의 비아 홀들을 위해 제공되는 위치들에서, 각 경우에 관련된 각 위치에 적어도 하나의 개별 홀을 생성하기 위해, 개별 홀이 중이온 범버딩 및/또는 정밀 레이저 처리의 홀-생성 방법에 의해 생성된다. 이는, 생성되는 비아 홀들이 각 경우에 하나의 개별 홀로부터 형성되지만, 일반적으로 다수의 최소 통로들로부터도 형성됨을 의미한다.
일정한 조건들 하에서, 중이온 범버딩 및/또는 정밀 레이저 처리 이외에, 레이저 드릴링 또는 기계적 홀 드릴링의 기법이 또한 사용될 수 있다. 중이온 범버딩 또는 정밀 레이저 드릴링은 매우 작은 비아들이 생성될 수 있도록 하는 특별한 장점을 갖는다.
차후의 에칭 과정에 의해, 상기 제조된 홀들은 원하는 치수로 에칭될 수 있다. 이 경우, 예를 들면 미리 결정된 지점에서 하나 이상의 개별 홀이 미리 결정된 환경 내에서 동시에 생성된다는 사실을 상기 사용된 홀-생성 방법이 포함하는 경우, 예를 들면 중이온들에 의한 범버딩을 이용하는 것이 가능하므로, 서로 아주 근접하게 위치한 다수의 홀들이 필요하다면 원하는 사이즈의 더 큰 개별 홀로 확대될 수도 있다. 그러나, 전체적으로, 상기 최종 홀들은 또한 1과 5 ㎛ 사이의 통상적인 홀 직경을 가지는데, 상기 홀 직경은 일반적으로 임의의 비아를 위해 실제로 가능한 최소 홀을 나타낸다.
회로기판 구조의 지지 수단 또는 지지 물질의 표면들을 구리로 덮는 것은 차후의 방법 단계에서만 이루어진다. 이 경우, 이전의 방법 단계에서 생성된 홀들을 통한 구리층들 사이의 동시 전기적 관통-접촉이 이루어진다. 이 방법 단계가 각 경우에 필요하므로, 왜냐하면 그렇지 않으면 상기 비아들이 전기적으로 이용될 수 없을 수도 있기 때문에, 사전에 이미 구리-클래드 지지 수단을 제공하는 조치들이 중복된다. 상기 중복성은 여기에 나타난 상기 방법에 의해 방지된다.
어떠한 구리층들도 이전에 존재하지 않았으므로, 구리 덮개들의 두께들도 최소이다. 따라서, 고정밀 스트립 도체 구조들이 상기 구리 클래딩들에 의해 제조될 수 있다.
그 외에, 비아들의 최소 직경들은 매우 특정한 장점을 갖는데, 전자식 관통-접촉을 설정하자마자 상기 비아들은 구리로 완벽하게 채워지고 또한 평평한 표면을 갖는다.
이는, 상기 비아들을 통과하는 최대 전류 밀도들의 흐름에 대하여 유용하고, 추가 동작 단계들에서의 추가 노력 없이 지지 수단의 평평한 표면 유지에 대하여 유용하다.
그렇지 않으면, 상기 홀들은 추가 동작 단계들에서 완벽하게 채워져야만 하고 상기 홀들의 말단들은 평평하게 깎여야만 한다.
더 큰 홀들이 채워질 때, 그리고 상기 더 큰 홀들이 구리 클래딩에 의해 즉시로 완벽하게 채워질 수 없는 비아들일 수 있을 때, 융기된 캡(raised cap)들이 일반적으로 상기 비아들의 말단들에 생성된다. 비아들이 채워지고 상기 말단들에서 평평한 경우에만, 상기 비아들 상에 위치한 표면들이 예를 들면 스트립 도체들 또는 임의 형태의 임의의 다른 회로 구조물들을 위해 사용될 수 있다. 그러나, 이러한 사용들은 사전 방법 단계들에서 가능해져야 한다. 즉, 명시된 방법 단계들에서는, 최소 노력으로 회로기판 구조의 지지 수단의 표면 공간에 대한 전체 최대 활용성과 추가로 미세한 구조들의 사용이 본 내용에 있어서 가능하다. 이는, 예를 들면 회로기판 구조의 사이즈를 줄이고 및/또는 상기 회로기판 구조상에 구현되는 회로 구조의 복잡성 정도를 높일 수 있도록 한다.
마지막으로, 또한 이미 공지된 추가 방법 단계들이 원하는 완성된 회로기판 구조를 최종적으로 획득하기 위해 실행될 수 있다.
비아들이 매우 작으므로, 상응하게도 증가된 개수의 비아들이 지지 수단 또는 회로기판 구조의 미리 결정된 표면 위에 제공될 수 있다. 이는, 회로기판 구조가 예를 들면 매우 높은 내지는 극도로 높은 해상도를 갖는 매우 높은 새로운 타입들의 디스플레이들을 위해 사용되는 경우에 특히 유용하다. 이러한 디스플레이들은 상응하게도 최소 공간 내에서 극도로 많은 개수들의 접속들을 요구한다. 다른 예시는 예를 들면 전력 공급 스트립 도체들을 위한 비아들의 제공이다. 그러나 전체적으로 여전히 매우 작은 치수화된 패드들과 병렬로 상응하게 접속될 수 있도록 하기 위해 서로 나란히 다수의 비아들을 예를 들면 각자의 말단에서 제공하는 것은 간단한 문제이다.
상기 목적의 제1 부분에 따른 본 발명의 유용한 실시예들은 상응하는 연관된 종속항들의 요지이다.
그러면, 단독의 지지 수단 상에서의, 즉 임의의 구리를 갖지 않는, 즉 임의의 구리 클래딩 또는 다른 구리 스트립 도체들이 없는 지지 수단 상에서의 구리 클래딩 이전에, 도체 이미지는 차후 단계를 위해 구조화되고 활성화된다. 그런 다음, 화학적 구리 제공 과정에서, 상기 활성화된 회로 이미지에 구리가 제공되고, 이 경우 상기 비아들이 동시에 관통-접촉된다. 이는, 구리를 표면에 적층, 또는 도포하는(laminating) 하나의 과정을 절약하고, 회로기판 구조가 즉시로 생성된다.
상기 방법을 적용하는 것의 장점은, 제조 비용에 있어서, 비아들 및 회로 구조 없이 양 측면들이 구리로 코팅된 원료로서 제공되는 현재 필름들과 비등하다는 것이다.
또한, 중이온 범버딩이 위에서 이미 언급된 바와 같이 홀 생성 과정으로서 사용될 수 있다. 상기 중이온 범버딩은 위에서 또한 이미 언급된 바와 같이 최소 비아들이 구현될 수 있도록 한다. 아주는 아니지만 상당히 작은 비아들이 필요한 경우에는, 또한 레이저 방법 또는 고정밀 레이저 방법 각각에 의해 홀들이 생성될 수 있다. 비아 홀들이 심지어 조잡해도 되는 경우, 또한 종래의 드릴링 방법에 의해 홀들이 생성될 수 있다. 상기 방법의 약간의 이점들을 앞서갈 필요가 있을 수 있다.
또한, 지지 수단으로서 폴리이미드와 같은 연성 물질들을 사용하는 것이 유용한데, 왜냐하면 연성 회로기판 구조들이 예를 들면 상기 물질에 의해 생성될 수 있기 때문이다. 이는, 최소 비아들 및 정밀 스트립 도체 구조들을 사용하는 동안에도 이루어질 수 있다. 상기 최소 비아들은 공지된 이전의 비아들보다 상당히 더 작다. 상기 비아들로서는 전기적 관통-접촉이 이루어질 때 자신들의 말단들이 평평한 표면들로 완벽하게 채워진다는 이점을 갖는다. 따라서, 상기 비아들은 BGA(Ball Grid Array), CSP(Chip Size Packaging) 또는 플립 칩들의 최소 접속들에 사용될 수 있다.
예를 들면 전력 공급 스트립 도체들을 이용한 경우일 수 있는 스트립 도체들의 구리 강화가 필요한 경우, 상기 구리 강화는 종래 방법으로 여전히 용이하게 이루어질 수 있다.
다른 장점은, 구리 클래딩을 위한 접착 베이스를 준비하기 위하여 지지 수단의 표면을 거칠게 하는 방법 단계가 사전에 이루어질 필요가 없고 그보다는 통로들 또는 비아 홀들의 생성을 위한 지지 수단의 중이온 범버딩 또는 정밀 레이저 처리와 동시에 수행될 수 있다는 것이다. 상기 방법 단계는, 예를 들면 지지 수단의 표면들을 단지 거칠게 하기 위해 다른 방식으로 중이온 범버딩 또는 정밀 레이저 처리 세기를 제어함으로써, 제공된 위치들과 나머지 각 위치들에 통로들을 제조함으로써 이루어질 수 있다. 상기 거칠게 하기는 적어도 본질상 관련된 위치들의 지지 수단의 표면들로만 관통하는 중이온들 또는 정밀 레이저에 의해 이루어진다.
지지 수단의 표면들을 거칠게 하기에 대한 옵션은, 회로기판 구조의 구리 클래딩이 접착제들 없이 제공될 수 있다는 연관된 장점을 갖는다.
홀들을 원하는 사이즈로 에칭하기 위한 에칭 과정은 매우 단순한 방식으로 에칭을 위한 처리 시간에 따라 제어될 수 있다. 이 경우, 비아들의 홀 사이즈들이 대략 1과 5 ㎛ 사이의 크기인지를 체크하는 것은 용이하다. 그 외에, 상응하게 치수화된 패드들의 도움으로 비아들에 걸쳐 병렬로 비아들을 접속시키는 것은 단순한 문제이다.
목적의 제2 부분에 관하여, 목적의 상기 제2 부분은 청구항 9의 특징들을 갖는 장치 유닛에 의해 본 발명에 따라 달성된다. 연성 스트립 도체 필름의 사용에 관하여, 목적의 상기 부분은 청구항 12의 특징들을 갖는 이러한 연성 스트립 도체 필름을 사용함으로써 본 발명에 따라 달성된다.
본 발명의 목적에 따라 특정한 기능(들)을 실행하고 이를 위해 전자 회로들 및/또는 전자식 기능 성분들을 가질 뿐만 아니라 상기 전자 회로들 및/또는 전자식 기능 성분들을 연결하기 위한 하나 이상의 스트립 도체 지지체를 갖는 본 발명의 전자 장치 유닛은, 상기 전자 회로들 및/또는 전자식 기능 성분들의 연결을 위해, 필름 비아들 및/또는 스트립 도체들을 접속시키는 필름 비아들이 있을 수도 있고 또는 없을 수도 있는 접속점들을 갖는 연성 스트립 도체 필름으로 형성된 하나 이상의 이러한 개별 스트립 도체 지지체를 사용하고, 상기 접속점들은 중이온 범버딩 또는 정밀 레이저 처리에 의해 생성된 적어도 본래의 통로들인 필름 비아들로 형성된다.
필름 비아들을 갖는 연성 스트립 도체 필름의 전기 장치 유닛들에서의 본 발명에 따른 사용에 있어서, 상기 언급된 목적은 필름 관통부들로 형성되는 비아들을 갖는 이러한 연성 스트립 도체 필름의 사용에 의해 달성되고, 상기 필름 관통부들은 적어도 중이온 범버딩 또는 정밀 레이저 처리에 의해 본래 생성된 통로들이다.
본 발명의 전자 장치 유닛과 또한 본 발명의 연성 스트립 도체 필름의 사용 모두에 있어서, 상기 목적에 포함되는 장점들은, 상기 연성 스트립 도체 필름들이 저렴한 가격으로 생산될 수 있고 최소 공간, 즉 소형화된 공간에서 회로들을 구현하기 위해 사용될 수 있거나 또는 상응하게 낮은 정도의 소형화로 상응하게 더 복잡한 회로 또는 회로 기능들이 연결될 수 있다는 사실로 이루어진다.
예를 들어 예전에 사용된 딱딱한 디스플레이들이 고정 또는 이동 애플리케이션들을 위한 더 유연한 디스플레이들로 교체된다면, 매우 얇게 만들어진 유리 표면들을 갖는 예전에 사용된 딱딱한 디스플레이들은 더 큰 노력과 비용에 의해 살짝 호를 그리며 굽어질 수 있다. 이러한 디스플레이들의 비용은 얇아지게 하는 과정에 의해 훨씬 증가한다. 그 외에, 1 m보다 더 큰 곡률 반경들(bending radii)만이 이러한 경우들에서 구현될 수 있다.
연성 스트립 도체 필름들은 저렴하게 생산된다. 그 외에, 상기 연성 스트립 도체 필름들은 중이온들 및 정밀 레이저 처리에 의해 처리될 수 있다. 이는, 스트립 도체 구조들이 훨씬 더 작게 구현될 수 있거나, 훨씬 더 복잡한 회로들 또는 회로 기능들을 위해 사용될 수 있도록 구현되도록 허용한다. 위에서 이미 언급된 바와 같이, 150 내지 300 DPI 그리고 그 미만의 해상도들이 구현될 수 있다.
이는, 예를 들면 상당히 높은 해상도 및 상당히 정밀한 명암 대비를 갖는 매우 작은 디스플레이들이 구현될 경우 특히 결정적으로 중요하다.
상기 목적의 제2 부분에 따른 본 발명의 유용한 실시예들은 상응하는 연관된 종속항들의 요지이다.
그러므로, 본 발명의 장치들은 이미 언급한 바와 같이 특히 연성 디스플레이들과 함께 그리고 상응하는 디스플레이들이 사용되는 무선 또는 이동 전화기들과 함께 구현된다. 그 외에, 본 발명의 장치들은 또한 연성 스트립 도체 필름들이 사용된 어디에든지 사용될 수 있다.
연성 디스플레이들에 의하여 특히 소형화의 정도 또는 회로들 및 회로 기능들의 복잡성이 증가하는데, 예를 들면 해상도 및 명암 대비가 언제나 향상될 것이기 때문이다.

Claims (12)

  1. 모든 다른 수단이 자신의 위에 배열되어 함께 최종적으로 회로기판 구조가 구현되도록 하는 지지 수단으로 구성된, 비아 홀(via hole)들을 포함하는 상기 인쇄회로기판 구조들을 제조하기 위한 방법으로서,
    상기 지지 수단은, 자신의 위에 모든 다른 수단이 제공되기 이전에, 하나 이상의 개별 홀을 생성하기 위한 홀 생성 방법에 의해 차후의 회로기판 구조의 비아 홀들을 위해 제공되는 지점들에서 처리되고 - 상기 처리 과정은 중이온 범버딩 및/또는 정밀 레이저 과정임 -,
    이어서, 상기 통로 위치들에서, 관련된 홀이 원하는 사이즈로 에칭되도록 하거나 또는 상기 관련된 홀들이 원하는 사이즈의 하나 이상의 홀들로 에칭되도록 하는 에칭 과정이 수행되고,
    상기 회로기판 구조를 형성하기 위한 모든 추가 수단이 추후 단계에서 자신의 위에 배열될 상기 지지 수단의 이용 가능한 상부 및 하부 표면들이 구리 클래딩되는 구리 클래딩 과정이 실행되고 - 이 경우, 이전 방법 단계에서 생성된 상기 홀들을 통해 전기 전도성 비아 홀들이 동시 제조됨 -, 및
    이어서, 완성 회로기판 구조를 구현하기 위한 모든 다른 수단을 배열하기 위한 모든 추가 단계들이 실시되는,
    인쇄회로기판 구조들 제조 방법.
  2. 제 1 항에 있어서,
    상기 구리 클래딩 과정 이전에, 상기 도체 이미지가 상기 단독의 지지 수단 위에 구조화되어 추후 단계를 위해 활성화되고, 상기 활성화된 도체 구조에 화학적 구리 제공 과정의 상기 추후의 구리 클래딩 과정이 제공되고, 동시에 상기 비아 홀들이 관통-접촉되는,
    인쇄회로기판 구조들 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    폴리이미드 필름이 상기 지지 수단으로서 사용되는,
    인쇄회로기판 구조들 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 지지 수단에 대한 상기 중이온 범버딩 및/또는 정밀 레이저 처리 동안에, 상기 중이온 범버딩 및/또는 정밀 레이저 처리에 의해 영향받는 상기 지지 수단의 측면 위의 위치들을 거칠게 하는 것이 동시에 이루어지고, 상기 거칠게 하는 과정에서는 상기 중이온 및/또는 정밀 레이저가 적어도 본질적으로 상기 지지 수단의 표면을 관통하기만 하고 그에 의해 상기 표면이 거칠게 되도록 하기 위하여, 상기 중이온 범버딩 또는 정밀 레이저 처리의 세기가 관련 위치들에서 각각 변화되는,
    인쇄회로기판 구조들 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 회로기판 구조는 접착제 없는 회로기판 구조로서 구현되는,
    인쇄회로기판 구조들 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 홀들을 원하는 사이즈로 에칭하기 위한 상기 에칭 과정은 에칭을 위한 처리 시간에 따라 제어되는,
    인쇄회로기판 구조들 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    요구사항이 있을 경우, 적합한 사이즈로 구현된 패드들의 도움으로, 다수의 비아 홀들은 상기 지지 수단의 상부면 및 하부면에서, 비아 홀의 위아래에서 전기적으로 병렬 접속되는,
    인쇄회로기판 구조들 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 홀들은 대략 1과 5 ㎛ 사이 크기의 홀 사이즈들을 생성하는 방식으로 에칭되는,
    인쇄회로기판 구조들 제조 방법.
  9. 전용 기능(들)을 갖는 전자 장치 유닛으로서,
    전자식 회로들 및/또는 전자식 기능 성분들뿐만 아니라 상기 전자식 회로들 및/또는 전자식 기능 성분들의 연결을 위한 연성 스트립 도체 필름으로 형성된 적어도 하나의 개별 스트립 도체 지지체를 포함하고, 상기 스트립 도체 지지체는 상기 전자식 회로들 및/또는 전자식 기능 성분들의 연결을 위해 필름 비아 홀들 또는 상기 스트립 도체들을 접속시키는 비아 홀들이 있을 수도 있고 없을 수도 있는 접속점들을 포함하고, 상기 접속점들은 중이온 범버딩 및/또는 레이저 처리에 의해 적어도 본래 생성된 통로들인 필름 관통부에 의해 형성되는,
    전자 장치 유닛.
  10. 제 9 항에 있어서,
    전체적으로 연성 디스플레이를 형성하는 수단을 구비한,
    전자 장치 유닛.
  11. 제 9 항 또는 제 10 항에 있어서,
    전체적으로 무선 또는 이동 전화기를 형성하는 수단을 구비한,
    전자 장치 유닛.
  12. 필름 내에 생성된 통로들에 의해 형성되는 필름 비아 홀들을 갖는 연성 스트 립 도체 필름들의 사용으로서,
    상기 통로들은 중이온 범버딩 및/또는 정밀 레이저 처리에 의해 20 ㎚와 그보다 더 큰 영역의 직경들을 갖는 적어도 본래 생성된 통로들이고,
    제 9 항 내지 제 11 항 중 어느 한 항에 따른 전자 장치 유닛에 제공되는,
    연성 스트립 도체 필름들의 사용.
KR1020077001646A 2004-06-30 2005-06-21 비아 홀들을 포함하는 인쇄회로기판 구조들을 제조하기위한 방법, 전자 장치 유닛, 및 상기 장치 유닛에서의 연성스트립 도체 필름의 사용 KR20070029815A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE102004031730 2004-06-30
DE102004031718 2004-06-30
DE102004031729.1 2004-06-30
DE102004031730.5 2004-06-30
DE102004031729 2004-06-30
DE102004031718.6 2004-06-30

Publications (1)

Publication Number Publication Date
KR20070029815A true KR20070029815A (ko) 2007-03-14

Family

ID=35058990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001646A KR20070029815A (ko) 2004-06-30 2005-06-21 비아 홀들을 포함하는 인쇄회로기판 구조들을 제조하기위한 방법, 전자 장치 유닛, 및 상기 장치 유닛에서의 연성스트립 도체 필름의 사용

Country Status (5)

Country Link
US (1) US20070243422A1 (ko)
EP (1) EP1762128B1 (ko)
KR (1) KR20070029815A (ko)
CN (1) CN1981566B (ko)
WO (1) WO2006003097A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843368B1 (ko) * 2007-03-02 2008-07-03 삼성전기주식회사 다층 인쇄회로기판의 제조방법
DE112013001716B4 (de) 2012-03-29 2019-09-12 Taiwan Green Point Enterprises Co., Ltd. Verfahren zum Herstellen von doppelseitigen Leiterplatten
US9705684B2 (en) 2013-12-16 2017-07-11 At&T Mobility Ii Llc Systems, methods, and computer readable storage device for delivering power to tower equipment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
US3904783A (en) * 1970-11-11 1975-09-09 Nippon Telegraph & Telephone Method for forming a printed circuit
US3821016A (en) * 1972-05-19 1974-06-28 Western Electric Co Method of forming an adherent metallic pattern on a polyimide surface
JPS6046543B2 (ja) * 1978-09-11 1985-10-16 富士通株式会社 樹脂フイルムのスル−ホ−ル形成法
JPH09191168A (ja) * 1996-01-10 1997-07-22 Yamamoto Seisakusho:Kk プリント配線基板の導通孔の加工方法
US20020000370A1 (en) * 1999-08-04 2002-01-03 Richard J. Pommer Ion processing of a substrate
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
US6764023B2 (en) * 2002-10-09 2004-07-20 Industrial Technology Research Institute Bi-direction pumping droplet mist ejection apparatus
WO2004104103A1 (ja) * 2003-05-20 2004-12-02 Kaneka Corporation ポリイミド樹脂組成物、ポリイミド樹脂を含む高分子フィルムおよびこれをもちいた積層体並びにプリント配線板の製造方法
US7276385B1 (en) * 2003-11-24 2007-10-02 Kovio, Inc. Methods of laser repairing a circuit, compositions and equipment for such methods, and structures formed from such methods

Also Published As

Publication number Publication date
EP1762128B1 (de) 2016-08-10
CN1981566B (zh) 2010-10-06
CN1981566A (zh) 2007-06-13
US20070243422A1 (en) 2007-10-18
EP1762128A1 (de) 2007-03-14
WO2006003097A1 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
KR20090010963A (ko) 부품 내장 기판의 제조 방법 및 부품 내장 기판
US7061095B2 (en) Printed circuit board conductor channeling
US11037803B2 (en) Method for making redistribution circuit structure
US6956182B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
US11140785B2 (en) Flexible printed circuit board
US7288739B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
US7278205B2 (en) Multilayer printed wiring board and production method therefor
KR20070029815A (ko) 비아 홀들을 포함하는 인쇄회로기판 구조들을 제조하기위한 방법, 전자 장치 유닛, 및 상기 장치 유닛에서의 연성스트립 도체 필름의 사용
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
TW201127244A (en) Method of forming multi-trace via
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof
KR20160097801A (ko) 인쇄회로기판 및 그 제조방법
JP2005222999A (ja) 両面型回路配線基板の製造方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
US11310922B2 (en) Board-to-board connecting structure and method for manufacturing the same
EP1340414A2 (en) A method of forming an opening or cavity in a substrate for receiving an electronic component
KR20070004929A (ko) 인쇄회로기판 세트들에서 횡연결들을 생성하기 위한 방법
KR100338668B1 (ko) 다층 인쇄회로기판 제조방법
KR20000050723A (ko) 다층 피씨비의 제조방법
KR101543023B1 (ko) 인쇄회로기판 제조방법
CN112203440A (zh) 电路板中的导通孔结构及其制造方法
JP2004288806A (ja) 多層プリント配線板の製造方法
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JP2010062451A (ja) 部品内蔵型多層配線基板及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E601 Decision to refuse application