KR20070029725A

KR20070029725A - 클록 지터 측정 방법 및 장치

Info

Publication number: KR20070029725A
Application number: KR1020067025150A
Authority: KR
Inventors: 애덤 에스. 레이치
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2004-06-04
Filing date: 2005-06-02
Publication date: 2007-03-14
Also published as: US8224606B2; GB0412451D0; CN1965270B; WO2005119379A1; JP5166869B2; US20090198467A1; EP1756678B1; DE602005003573D1; DE602005003573T2; CN1965270A; EP1756678A1; JP2008502199A

Abstract

본 발명은 지터의 영향을 받은 클록 신호를 기초로 해서 시간 데이터를 정정하는 기술을 제공한다. 클록 신호(17) 내의 이벤트의 시간 측정에서 지터로 인한 에러는 이벤트 시간에 또는 다수의 이벤트에 걸친 평균으로서 결정된다. 커패시터와 같은 장-시간 일정한 디바이스(19)와 연관된 시간 종속적인 기준 변수에 대해 측정이 이루어지는데, 이 디바이스는 국부화된 지터에 비교적 영향을 받지 않는다. 측정은 충전 커패시터 양단의 전압 판독일 수 있다. 측정값이 기대값과 비교되며 시간 에러는 이 결과에 기초한다. 기대값은 커패시터(19)를 포함하는 디바이스(1)의 메모리(6) 내의 룩-업 테이블(18)로부터 알려질 수 있거나 커패시터의 알려진 충전 속도로부터 계산될 수 있다. 시간 측정의 지터로 인한 에러는 커패시터의 측정값과 기대값 사이의 전압 차이에 대략적으로 선형 비례한다. 이 기술은 노드 내에서의 국부화된 지터의 변화에 의해 야기된, 네트워크 내의 두 개의 노드 사이의 비행 측정의 시간으로의 임의의 에러 제공을 제거하는데 도움을 준다.

Description

클록 지터 측정 방법 및 장치{MEASURING CLOCK JITTER}

본 발명은 클록 신호 내의 지터를 정정하는 방법 및 디바이스에 대한 것이다.

지터는 넓게는 실제 펄스와 이상적인 펄스 사이의 편차로 정의되며, 진폭, 위상, 및/또는 펄스폭 내의 편차일 수 있다. 지터는 통상적으로, 기계적 진동, 공급 전압 변동, 제어-시스템 불안정성 등에 의해 야기된 고 주파수 파형 변화로부터 형성된다. 클록 지터는 클록의 출력 내의 특정 이벤트가 특정 이벤트의 이상적인 타이밍으로부터 변할때- 앞서거나 지연될 때- 로 정의될 수 있다.

전자기 디바이스의 클록 속도가 점점 더 높아짐에 따라, 지터로 인한 시간 측정 에러가 비례해서 더 상당해지고 있다. 클록 신호 내의 지터가 상당한 에러를 야기하는 다수의 상황이 존재한다. 예컨대 라디오 주파수 신호를 사용해서 무선 네트워크 내의 다른 디바이스와 통신하는 트랜시버 디바이스가 라디오 주파수 프런트 엔드 및 디지털 백 엔드를 포함할 수 있으며 rf 프런트 엔드와 디지털 백 엔드 사이의 인터페이스에서 에러를 야기할 수 있다. A/D 변환기는 일반적으로, 아날로그 라디오 주파수 신호를 디지털 신호로 변환하는데 사용되며 디지털 신호는 이후 메시지를 해석하도록 기대 신호와 비교된다. 아날로그 신호를 변환하기 위해 사용된 클록 신호의 기간이 지터로 인해 변하는 경우에, 디지털 신호에 에러가 존재할 것이며, 메시지를 디코딩하는 에러가 존재할 수 있다.

지터가 네트워크의 기능 내에서 상당한 에러를 야기하는 대안적인 상황은 디바이스와 무선 네트워크 사이의 거리를 결정할 때이다. 네트워크 내의 두 개의 노드 사이의 거리는 제2 노드에 범위 요청(range request)을 보내는 제1 노드에 의해 결정될 수 있다. 제2 노드는 요청이 도착한 시간을 레코딩하고 범위 응답을 반환하는데, 이 범위 응답은 요청이 도착한 시간과 응답이 송신된 시간을 포함하는 시간 데이터를 포함한다. 제1 노드는 응답을 수신하고 시간 스탬프를 기초로 해서 노드 사이의 거리를 계산한다. 시간 스탬프가 지터로 약간 부정확한 경우, 계산된 거리에서 큰 에러가 발생할 수 있다. 특히, 인접 디바이스 사이의 평균 거리가 1 내지 10m 범위 내에 있는 저 전력 라디오 주파수 네트워크에서, 클록 신호 내의 지터는 1m 초과의 에러를 야기할 수 있다. 인접 디바이스 사이의 거리를 계산할 때, 두 개의 디바이스의 클록이 드리프트할 상당한 시간을 갖지 않도록 제2 노드에서 소비된 시간이 가능한 한 짧다는 것이 중요하다. 그 결과, 빠르고 정확하게 시간을 결정하는 방법이 중요하다.

클록 신호 내의 지터를 측정하는 이용가능한 방법은 매우 비싸거나 매우 느리며 범위 요청 수신과 범위 응답 송신 사이의 짧은 시간 내에 시간 측정을 정정하는데 적절하지 않다.

비싸지 않은 방식으로 클록 신호 내의 지터를 측정하는 방법 및 장치가 Burns 등의 US6,240,130에 개시되어 있다. 이 방법은 클록 신호를 제공하기 위한 클록, 사인파 발생기, 샘플링 회로 및 디지털 신호 처리기를 포함하는 다수의 구성요소의 총체적 지터 합을 측정하는 단계를 포함한다. 개별적인 구성요소의 지터는 해당 구성요소의 지터가 나머지 구성요소의 지터보다 실질적으로 더 높은 한 정확히 측정될 수 있다. 다수의 고르게 이격된 입력 신호 샘플 각각의 신호대 잡음비의 제곱 평균에 반비례하는 것으로서 지터를 계산하는 방정식이 공개되어 있다. 그 결과, 지터에 대한 정확한 값을 획득하기 위해 상당히 다수의 샘플이 필요하다. 그 결과, 이 방법은 두 개의 노드 사이의 범위를 측정하는데 걸리는 시간 기간 내에 시간 측정에서 지터로 인한 에러를 발견하기에는 너무 느리다.

본 발명은 위 문제를 해결하고자 한다.

지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정에서 지터로 인한 에러를 추정하는 방법을 제공하는 것이 본 발명의 목적이다.

나아가, 시간 측정을 기초로 한 프로세스 및 계산의 정확도가 개선되도록 시간 측정을 정정하는 방식을 제공하는 것이 본 발명의 목적이다.

본 발명에 따르면, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법이 제공되는데, 이 방법은 클록 신호 내의 제1 이벤트에서의 시간 종속적인 기준 변수의 측정값과 상기 제1 이벤트와 연관된 측정 시간 데이터에서의 상기 변수의 기대값 사이의 차이를 결정하는 단계, 및 상기 차이에 따라 상기 시간 측정을 정정하는 단계를 포함한다.

일 실시예에서, 본 발명에 따르면, 시간 종속적인 기준 변수는 충전 커패시터 양단의 전압이다. 클록 신호 내의 지터로 인한 에러가 측정 전압과 기대 전압 사이의 차이에 선형적으로 비례한다.

본 발명에 따르면, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치가 또한 제공되는데, 이 장치는 상기 클록 신호를 위한 소스, 국부화된 지터에 비교적 영향을 받지 않는 기준 디바이스, 클록 신호 내의 제1 이벤트에서의 상기 디바이스와 연관된 시간 종속적인 기준 변수의 측정값과 상기 제1 이벤트와 연관된 측정 시간 데이터에서의 상기 변수의 기대값 사이의 차이를 결정하는 수단, 및 상기 차이에 따라 상기 시간 측정을 정정하는 수단을 포함한다.

기준 변수의 기대값은 장치를 포함하는 디바이스의 메모리에 저장된 룩-업 테이블로부터 발견될 수 있다.

본 발명의 실시예가 이제 첨부 도면을 참조해서 예로서 설명될 것이다.

도 1은 본 발명이 사용될 수 있는 디바이스의 구성요소의 개략도.

도 2는 무선 네트워크에서 통신하는 두 개의 노드의 개략도.

도 3은 클록 신호에서의 지터 소스를 예시하는 도면.

도 4는 클록 신호에 대한 지터의 영향을 예시하는 도면.

도 5는 디바이스의 메모리에 저장된 데이터 테이블을 예시하는 도면.

도 6은 본 발명의 일 실시예에 따른 국부화된 지터에 비교적 영향받지 않는 장-시간 일정한 디바이스를 연결하는 회로를 도시하는 도면.

도 7은 본 발명의 일 실시예에 따른 충전 커패시터의 전압 레벨을 예시하는 그래프.

도 8은 이상적인 클록 신호를 사용하는 커패시터의 샘플 전압값을 예시하는 그래프.

도 9는 지터의 양향을 받은 클록 신호를 사용하는 커패시터의 샘플값을 예시하는 그래프.

도 10은 본 발명의 제2 실시예에 따른 국부화된 지터에 비교적 영향받지 않는 장-시간 일정한 디바이스를 연결하는 회로를 도시하는 도면.

도 11은 본 발명의 제2 실시예에 따른 충전 커패시터의 전압과 이상적인 클록 신호를 사용하는 커패시터의 샘플값을 예시하는 그래프.

도 12는 본 발명의 제2 실시예에 따른 충전 커패시터의 전압과 지터의 영향을 받은 클록 신호를 사용하는 커패시터의 샘플전압을 예시하는 그래프.

도 13은 본 발명에 따른 시간 측정 유닛의 개략적인 기능 블록도.

도 1을 참조하면, 무선 네트워크 내의 다른 디바이스와 통신하는 디바이스(1)가 도시되어 있다. 디바이스(1)는 라디오 주파수 신호(3)를 송신 및 수신하는 짧은-범위 트랜시버(2)와, 중앙 처리 장치(CPU, 4)와, 메모리(ROM, 5), 스토리지(RAM, 6)와, 다른 노드와 동기화하기 위한 그리고 CPU(4)의 프로세스를 조정하기 위한 시간 측정 유닛(7)을 포함한다. 일 실시예에서, 디바이스(1)는 사용자와의 인터페이스를 제공하는 입력/출력 수단(8)을 더 포함한다. 디바이스는 배터리를 포함 할 수 있는 전원(9)에 추가적으로 연결된다.

다수의 무선 네트워크에서, 레코드가 개별적인 디바이스 사이의 거리에 대해 유지된다는 것이 중요하다. 이러한 레코드는 일정하게 갱신되는 것이 필요하다. 이 레코드는 사용자에게 디바이스 중 하나의 디바이스의 위치를 알리는데 사용될 수 있으며, 서로의 통신 범위 내에 있지 않은 두 개의 디바이스 사이에서 가장 빠른 경로를 발견하는데 사용될 수 있다. 도 2는 서로 통신하는 네트워크 내의 두 개의 노드 즉, 데스크톱 컴퓨터인 노드 A와 이동 전화기인 노드 B를 도시한다. 각 노드는 디바이스(1)에 연결되고 이 디바이스를 포함한다. 노드 B와의 거리를 발견하기 위해, 노드 A는 시간(T1)에 노드 A에게 범위 요청을 보낸다. 노드 B는 요청을 수신하고, 요청이 수신된 시간을 기록하며, 응답(11)을 준비해서, 시간 스탬프(T2)와 응답이 송신된 시간(T3)을 포함하는 응답을 보낸다. 노드 A는 시간(T4)에 응답을 수신하고 요청이 노드 A로부터 노드 B까지 전달되는데 걸린 시간(dT_AB)과, 응답이 노드 B와 노드 A 사이에서 전달되는데 걸린 시간(dT_BA)을 발견함으로써 노드 A와 노드 B 사이의 거리를 계산한다. dT_AB와 dT_BA 중 하나를 광속과 곱함으로써 노드 A와 B 사이의 대략적인 거리가 발견될 수 있다. 그러나, 노드 A와 노드 B의 클록이 약간 동기화되지 않을 가능성이 있다. 두 개의 클록 사이에 시간 지연이 존재하는 경우, dT_AB 내의 에러는 dT_BA내의 에러와 크기는 동일하나 반대 부호일 것이다. 따라서 dT_AB와 dT_BA의 평균을 계산함으로써, 노드 A와 노드 B 사이의 거리의 더 정확한 값이 발견될 수 있다. 노드 A와 노드 B 사이의 거리는

D=(dT_AB+dT_BA)*c/2c=(T2-T1+T4-T3)*c/2

로 제공되는데, c는 광속이다.

클록 사이의 동기화 에러의 크기는 수학식 2를 사용해서 계산될 수 있다.

클록_에러=(T2-T1(T4-T3))/2

클록 에러를 발견함으로써, 노드 B는 노드 A에 대해 더 동기화할 수 있다.

그러나, 동기화 에러는 고려될 필요가 있는 계산에서의 유일한 잠재적인 에러가 아니다. 양 노드의 클록 신호에 영향을 미치는 지터는 위의 수학식에 의해 고려되지 않는다. 노드 B의 클록 내의 지터는 요청의 도착과 응답의 송신 사이의 짧은 시간 기간에 걸쳐 변할 수 있다. 지터는 전원 변동, 기계적인 진동 또는 디바이스의 상이한 구성요소로의 동일하지 않은 전력 공급으로 인해 있을 수 있다. 따라서, 클록 사이의 시간 지연 또는 계산된 거리는 정확하지 않을 수 있다. 전형적인 디바이스(1)에서, 시간 측정 유닛(7)은 대개, 도 3에 도시된 바와 같이 발진기 형태의 신호 발생기(13)와 카운터(14)를 구비하는 클록(12)을 포함한다. 신호 발생기는 일정한 시간 기간을 갖는 발진 신호를 제공하며 카운터는 미리정해진 이벤트 이후에 기간 수를 카운트함으로써 시간을 추적한다. 신호 발생기는 신호를 발생시키기 위해 전원을 필요로 하며 전원(9)에 연결되어 있다. 무선 네트워크 내의 전형적 인 짧은 범위의 저 전력 트랜시버에서, 전원은 배터리일 수 있고, 신호 발생기는 수정 도는 전압 제어 발진기(VCO)일 수 있으며 카운터는 소프트웨어로 이루어질 수 있다. 구성요소를 연결하는 회로는 클록 신호 내에 지터를 야기하는 잡음에 의해 영향을 받는다. 하나의 지터 소스는 전원 내의 잡음(15a)이다. 클록(12)으로의 전력 공급은 배터리(9)의 전압 및 수명에 따라 그리고 디바이스(1) 내에서의 입력 및 출력 활동도(activity) 수에 따라 변동될 수 있다. 클록(12) 자체의 회로는 또한 지터 소스(15b)일 수 있다. 예컨대, 지터는 클록으로의 전압 신호가 회로 내의 다른 신호에 전자기적으로 결합할 때 생성될 수 있다. 추가적인 지터 소스가 주변 잡음(15c)에 의해 공급된다. 주변 잡음은 예컨대 디바이스의 기계적인 상호작용 또는 주변 온도에 의해 생성될 수 있다. 발진 회로(13)는 또한 지터(15d)를 제공할 수 있다. 그 결과, 카운터(14)에 공급된 신호는 일정한 기간에 걸쳐 이상적인 신호가 아니다.

도 4는 발진 신호의 변동을 도시한다. 이상적인 신호는 선(16)으로 도시되어 있고 지터의 영향을 받은 실제 신호는 파선(17)으로 도시되어 있다. 회색 영역은 클록 신호의 상승 및 하강 에지의 가능한 시간 변동을 나타낸다. 저 전력 무선 네트워크에서의 전형적인 클록 신호는 수백 나노초의 기간을 야기하는 수 MHz의 주파수를 갖는다. 도 4에서의 이상적인 신호(16)는 100ns의 기간에 상당하는 10MHz의 주파수를 갖는 주기적인 신호를 도시한다. 그 결과, 수 퍼센트의 잡음 레벨이 수 나노초의 추정 에러를 야기한다. 실제 신호(17)는 대략적으로 기간의 5%의 잡음 레벨을 갖는다. 따라서, 클록 에지는 에지 시간의 5ns 앞에 도착할 수 있다. 라디오 주파수 신호가 3나노초당 대략적으로 1m 이동한다는 것을 고려하면, 도 4의 클록 신호가 두 개의 디바이스(1) 사이의 범위 요청의 도착 시간을 결정하는데 사용되는 경우, 5ns 에러는 범위 측정에서의 상당한 에러를 야기할 수 있다. 5 나노초 시간 에러는 1m에 걸쳐 노드 A와 노드 B 사이의 거리에서의 에러를 야기한다. 이 에러는 비행 측정(flight measurement)의 시간이 노드 사이의 평균 거리가 대략 5m인 네트워크 내에서 측정될 수 있다는 것을 고려하면 상당하다.

본 발명에 따르면, 국부화된 지터에 비교적 영향을 받지 않는 구성요소가 시간 측정 중에 지터로 인한 에러를 추정하는데 사용될 수 있으며 에러 추정치가 시간 측정을 정정하는데 사용될 수 있다. 국부화된 지터에 비교적 영향을 받지 않는 디바이스의 일 예는 별개의 안정적인 전원에 의해 충전되는 커패시터이다. 클록 신호에 영향을 미치는 전원 잡음은 충전 커패시터에 상당한 영향을 미치지 않을 것이다. 충전 프로세스 동안에, 커패시터 전압이 시간에 따라 변해서 지터가 없는 시간의 경과에 대응하는 파라미터로서 사용될 수 있다. 본 발명에 따르면, 이러한 지터없는 시간 파라미터는 클록 신호의 지터를 측정하기 위해 클록 신호와 비교되어 지터에 대한 보상이 이루어질 수 있다.

초기에 커패시터는 방전되어 있으며 이에 따라 리셋된다. 범위 요청이 수신되어 시간 측정이 필요하기 전의 일정 시점에 커패시터의 충전이 개시된다. 메시지가 수신될 때, 카운터(14)의 값이 판독되고 동시에 커패시터 양단의 전압이 판독된다. 커패시터가 리셋된 후에 정확한 사이클 수가 알려져 있으며 그 결과, 기대 커패시터 전압이 이상적인 클록 신호의 주기성 및 파형을 기초로 해서 계산될 수 있 다. 커패시터 전압의 실제 값이 기대값보다 더 높은 경우, 지터가 클록 신호로 하여금 이상적인 클록 신호를 지연되게 하고 있다는 것이 추정된다. n번째 클록 신호가 이상적인 클록 신호의 n번째 클록 에지보다 더 늦은 시간(dt)에 도착하는 경우, 커패시터는 커패시터의 전압이 판독되기 전에 충전하기 위해 더 긴 dt를 가질 것이며 그 결과, 커패시터 전압의 값이 n번째 클록 에지의 검출시에 기대된 것보다 더 높을 것이다. 반면에 커패시터 전압의 실제 값이 기대값보다 더 낮은 경우, 지터는 측정시의 클록 에지가 이상적인 클록 신호보다 앞에 도착하도록 클록 신호로 하여금 속도를 높이게 할 가능성이 있다. 충분히 짧은 시간 기간 동안에, 커패시터의 충전이 대략적으로 선형이며 그 결과, 실제 커패시터 전압값과 기대 커패시터 전압값 사이의 차이가 지터에 의해 야기된 타이밍 에러에 정비례한다.

커패시터의 기대 전압은 다수의 상이한 방법에 의해 발견될 수 있다. 예컨대, 디바이스(1)를 제조하기 전에, 커패시터가 실험실 조건에서 테스트될 수 있으며 규칙적인 간격으로 커패시터의 기대 전압을 제공하는 룩업 테이블이 레코드될 수 있다. 다수의 이러한 테이블은 디바이스(1)의 메모리에 저장될 수 있는데, 상이한 온도 및 상이한 배터리 전압에 대해 상이한 테이블이 존재할 수 있다. 도 5는 20℃의 온도로 실험실 조건에서 동작하는 커패시터를 위한 그러한 테이블(18)의 예이다. 미리정해진 조건하에서 충전될 때의 커패시터의 전압은 10ms의 기간으로 클록 신호를 발생시키는 매우 정확한 클록을 사용해서 샘플링될 수 있다. 커패시터 전압의 값은 매 10번째 카운트 즉, 매 100ms마다 레코드된다. 테이블은 이후 디바이스(1)의 메모리(6)에 저장된다. 디바이스(1)가 동작하는 동안, 디바이스 내의 카 운터(14)는 커패시터 전압의 리셋 후에 85번째 카운트에서 또는 0.85s에 판독된다. 커패시터의 전압이 동시에 판독된다. 85번째 카운트에 대해 테이블에는 어떠한 기대값도 존재하지 않는다. 그러나, 80번째 그리고 90번째 카운트에 대한 레코드 값은 존재한다. 테이블에 따르면, 커패시터의 전압 레벨이 시간과 함께 대략 선형적으로 증가한다는 것을 전제로, 커패시터의 전압은 80번째 카운트와 90번째 카운트 사이에서 11.00mV만큼 증가하는데, 이는 클록 신호의 사이클당 대략 1.10mV이다. 따라서, 85번째 카운트에서 커패시터 양단의 전압은 84.50mV일 가능성이 있다. 본 예에서, 실제값은 86.04mV이다. 그 결과, 커패시터의 실제값은 기대값보다 1.50mV 더 높다. 본 예에서, 커패시터는 사이클당 대략 1.10mV만큼 충전한다는 것을 고려하면, 커패시터는 기대된 것보다 더 긴 1.54/1.10=1.4 클록 기간 동안 충전하는 것이 허용되는데 즉, 85번째 클록 에지는 1.4기간 또는 14ms만큼 이상적인 타이밍이 지연된다. 도 5 내에서 테이블(18)의 대안적인 실시예에서, 커패시터 전압의 값은 클록 신호의 기간에 대응하는 각 간격에서 레코드될 수 있다. 위 예에서 클록 신호는 비교적 저 주파수를 갖는다. 본 예에서 주파수의 값은 단지 예시적이며 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다.

또 하나의 실시예에서, 시간 측정 유닛(7)은 기대 커패시터 전압 테이블을 자동으로 갱신할 수 있다. 예컨대, 디바이스의 처리 활동도가 낮고 클록 신호 내의 지터가 감소될 수 있는 시간 기간 동안, 회로는 커패시터 전압에 대해 일련의 측정을 하도록 그리고 이 측정치를 테이블에 저장하도록 제공될 수 있다. 대안적으로, 테이블은 배터리가 바뀔 때마다, 디바이스(1)가 이동될 때마다 또는 미리정해진 규 칙적인 간격에 있을 때마다 갱신될 수 있다.

커패시터의 기대값을 아는 또 하나의 방식은 전압이 시간과 함께 어떻게 변하는지에 대한 수학식을 발견하는 것이다. 커패시터의 충전 속도는 특정 커패시터의 사양, 실험실 조건에서 레코드된 값 또는 커패시터를 포함하는 디바이스의 일반적인 동작 중에 레코드된 값으로부터 발견될 수 있다. 커패시터 전압의 기대값이 이후 계산될 수 있다. 커패시터가 단지 매우 짧은 시간 동안 충전하도록 허용된 경우, 전압 레벨은 시간과 함께 대략 선형적으로 증가한다. 예컨대, 커패시터가 특정 온도에서 초당 100.00mV의 충전 속도를 가지며 디바이스(1)의 클록이 100Hz의 주파수를 갖는 클록 신호를 구비한다고 실험실 조건이 나타내는 경우, 클록의 105번째 기간의 종단에서 커패시터의 기대 전압은 105.00mV이다. 커패시터의 실제값이 104.20mV인 경우, 클록 신호의 105번째 기간의 종단이 8ms 먼저 즉, 1050ms가 아닌 1042ms에 도착한 것이 추정될 수 있다.

도 6은 본 발명의 일 실시예에 따라 회로(20) 내에 연결된, 지터를 추정하는데 사용되는 커패시터(19)의 특정 예를 도시하고 있다. 커패시터는 전계 효과 트랜지스터일 수 있는 게이트(22)를 통해 전류원(21)에 연결되어 있다. 전류원은 나아가 접지에 연결되어 있다. 커패시터(19)의 충전은 전류원(21)으로부터의 전류가 게이트를 통해 커패시터(19)까지 허용되도록 전압을 게이트(22) 상에 가함으로써 정확한 시간 측정이 필요하기 전의 일정 시점에 개시된다. 디바이스의 CPU(4)는 게이트(22)가 열릴될 때 그리고 닫힐 때를 제어할 수 있다. A/D 변환기(ADC, 23)는 커패시터 전압을 디지털적으로 샘플링하는데 사용된다. 샘플이 취해지는 시간 사이의 간격은 클록(12)으로부터 공급된 클록 신호에 의해 조절된다. 커패시터의 전압은 클록 신호의 각각의 상승 또는 하강 에지에서 판독될 수 있다. 대안적으로, 전압은 클록 신호의 매 n번째 에지마다 판독될 수 있다. ADC는 나아가 커패시터 전압의 일련의 값을 저장하는 유닛(도 6에 미도시)에 연결되어 있다. 게이트(22)가 열리는 시간으로부터의 정확한 카운트 수는 알려져 있으며 그 결과, 커패시터의 기대 전압 레벨이 존재하는데, 이는 이후에 더욱 상세하게 설명되는 바와 같이, 지터를 추정기 위해 실제 값과 비교될 수 있다.

도 7은 게이트(22)가 열려 있는 짧은 시간 기간 동안 커패시터의 전압 레벨을 도시하고 있다. 커패시터 양단의 전압(24)은 시간 기간이 충분히 작은 경우 시간과 함께 대략적으로 선형적으로 증가해서, 지터없는 실질적으로 선형인 시간 종속적인 파라미터를 제공한다. 도 8은 지터의 영향을 받지 않은 이상적인 클록(12)이 회로(20)에서 사용될 때의 ADC(23)의 출력을 도시하고 있다. 이상적인 클록 신호(16)는 본 예에서 100ns의 기간을 갖는다. 수직 파선은 규칙적인 신호의 기간을 예시한다. 커패시터의 전압은 매 100번째 나노초에 대응하는 클록 신호의 매 하강 에지 상에서 ADC(23)에 의해 샘플링된다. 그 결과, ADC가 이상적인 클록에 연결될 때의 커패시터의 전압 레벨(25)은 완벽한 증분 스텝으로 증가하도록 나타난다. 샘플링된 전압은 룩업 테이블(18)에 세이브될 수 있다. 도 9는 지터의 영향을 받은 클록 신호(17)가 ADC(23)에 공급될 때의 커패시터의 전압 레벨(26)을 도시하고 있다. 샘플링된 전압의 증분 스텝은 시간과 함께 변한다. 지터가 클록 신호의 기간을 기대된 것보다 더 길어지게 하는 경우, 커패시터는 기대된 것보다 두 개의 판독 사 이에서 더 긴 시간동안 충전하도록 되어 커패시터 양단의 큰 측정 전압 증가를 야기한다. 신호(17)의 기간이 기대 기간보다 더 짧은 경우, 두 개의 판독 사이의 기간은 기대된 것보다 더 짧으며 커패시터의 전압은 기대량보다 더 작은양 만큼 증가한다. 이상적인 샘플링 속도로 측정된 즉, 기대 커패시터 전압에 상당하는 전압 레벨이 선(26) 위에 놓인 파선(25)으로 도시되어 있다. 파형(25)과 파형(26)의 비교는 120ns에서 커패시터의 실제값이 커패시터의 기대값보다 더 높다는 것을 나타낸다. 이는 도시된 제1 기간에 클록 신호의 하강 에지가 지터로 인해 늦게 도착했다는 것을 의미한다. 이는 또한 클록 신호(17)에 의해 확인된다. 따라서, 지터는 테이블(18)에 세이브된, (파형(26)에 대응하는) 커패시터 전압의 샘플값과 (파형(25)에 대응하는) 커패시터 전압의 기대값을 비교함으로써 추정될 수 있다. 파형(25)의 기대값은 실제 클록 신호(17)의 클록 에지가 이상적인 클록 신호(16)에 비해 언제 도착했는지를 추정하기 위해 내삽될 수 있다. 증가된 정확도를 얻기 위해, 실제 전압과 기대 전압 사이의 차이, 두 개의 판독 사이의 전압 레벨이 두 개의 판독 사이에서 외삽함으로써 획득될 수 있다.

도 10은 본 발명에 따른 커패시터(19)를 포함하는 회로의 또 하나의 실시예를 도시하고 있다. 이 회로와 도 6에 도시된 회로 사이의 차이는 커패시터의 충전이 클록 신호(12)에 의해 제어된다는 것이다. 게이트(22)를 열고 시간 기간동안 지속적으로 커패시터를 충전하는 대신, 커패시터는 단지 클록 신호의 각 기간의 절반 기간동안 충전하도록 허용된다. 회로는 추가 게이트(27)를 포함한다. 전압이 시간 측정이 기대되는 전체 시간 기간 동안 게이트(27)에 인가된다. 커패시터는 규칙적 인 간격으로 리셋될 수 있다. 전압이 게이트(27)에 인가될 때, 클록 신호가 게이트(22)에 공급되어 클록 신호의 전압이 양일 때 즉, 절반 기간 동안, 전류원(21)으로부터의 전류가 커패시터(19)에 전달되도록 허용되는 것을 야기한다. ADC가 도 6을 참조해서 설명된 바와 같이, 규칙적인 간격으로 커패시터의 전압을 샘플링하는데 사용된다. 게이트(22)에 공급된 클록 신호가 도 11에서 선(16)으로 도시된 바와 같은 잡음에 의해 영향받지 않을 때, 커패시터는 도 11의 선(24)에 따라 충전한다. 전류가 게이트를 통과할 때, 커패시터는 대략 선형적으로 충전하고 게이트가 닫힐 때 전압은 일정하게 남아 있는다. ADC로부터의 출력이 도 11에서 선(25)으로 도시되어 있다. 전압 레벨은 규칙적인 증분 스텝으로 증가한다. 그러나, 게이트(22)에 인가된 클록 신호가 도 12에서 선(17)로 도시된 바와 같은 지터의 영향을 받을 때, 커패시터의 충전은 불규칙적으로 된다. 클록 신호가 보통과 달리 큰 기간을 포함하는 경우, 게이트(22)는 기대된 것보다 더 긴 시간동안 열려 있으며 커패시터는 기대된 것보다 더 충전한다. 다른 한편, 지터가 기간을 보통과 달리 짧게 하는 경우, 커패시터는 기대된 것만큼 많이 충전하지 않을 것이다. 선(26)은 클록 신호가 지터의 영향을 받을 때의 커패시터의 샘플 전압을 도시한다. 이상적인 클록 신호(25) 에 대한 커패시터의 샘플링 전압 증가 속도는 파선으로 도시되어 있다. 선(25)와 선(26)을 비교함으로써, 이상적인 클록 신호에 따라 충전되는 커패시터의 전압 레벨과 실제 클록 신호에 따라 충전되는 커패시터의 전압 레벨 사이의 차이는 이상적인 클록 신호와 실제 클록 신호의 에지의 타이밍의 차이에 대응한다는 것이 명확하다. 따라서, 지터는 도 5의 데이터베이스 테이블(18)로부터 유도된 이상화된 클록 파형에 대응하는 데이터와, 커패시터 전압을 샘플링해서 유도된 실제 클록 파형(26)의 데이터를 비교함으로써, 도 9를 참조해서 이전에 설명된 바와 같이 추정될 수 있다.

도 13은 본 발명에 따른 디바이스(1)의 시간 측정 유닛(7)의 기능블록도이다. 이 도면은 시간 요청 제어 유닛(28), 클록 메모리 유닛(29), 클록(12), 최종 리셋 메모리 유닛(30), 커패시터 회로 유닛(20), 지터 측정 유닛(31), 내삽기 유닛(32), 데이터베이스(33), 비교기 유닛(34), 특정 메모리 유닛(35), 카운트 정정기 유닛(36) 및 시간 응답 유닛(37)을 포함한다. 일 실시예에서, 커패시터 회로 유닛(20)은 도 6의 회로를 포함한다. 또 하나의 실시예에서, 커패시터 회로 유닛은 도 10의 회로를 포함한다. 본 발명의 일 실시예에 따르면, 시간 측정이 필요하기 전의 일정 시점에, 디바이스(1)의 CPU(4)는 시간 측정을 준비하도록 요청을 시간 요청 제어 유닛(28)에 보낸다. 시간 요청 제어 유닛(28)은 카운터(14)의 판독에 대한 요청을 클록 메모리 유닛(29)에 보낸다. 동시에, 커패시터가 충전을 시작하도록 이 제어 유닛은 전압 스텝을 저 지터 회로(20)의 게이트에 인가한다. 도 6의 실시예에서, 스텝 전압은 회로의 게이트(22)에 인가되고 전류는 전압이 인가되는 한 게이트(22)를 통해 공급된다. 도 10에 도시된 커패시터 회로의 실시예에서, 스텝 전압은 게이트(27)에 인가되는데, 이 게이트는 계속해서 클록 신호가 게이트(22)를 통해 커패시터에 공급되게 한다. 클록 메모리 유닛(29)은 카운터(14)의 값을 시간 요청 제어 유닛(28)에 보낸다. 카운터 판독은 최종 리셋 메모리 유닛(30)에 세이브된다. 추후 일정 시간에 CPU는 또 하나의 요청을 시간을 요청하는 시간 요청 제어 유닛에 보낸다. 시간 요청 제어 유닛(28)은 후속해서 또 하나의 메시지를 클록 메모리 유닛(29)에 보내는데, 이 메모리 유닛은 계속해서 카운터(14)의 최종 전류값을 세이브해서 이 값을 시간 요청 제어 유닛에 반환한다. 시간 요청 제어 유닛은 새로운 판독으로부터 최종 리셋 메모리 유닛의 카운트 판독을 공제해서 커패시터의 최종 리셋과 클록의 현재 카운트 사이의 카운트 수를 계산한다.

커패시터의 최종 리셋 이후의 이렇게 계산된 사이클 수는 지터-측정 유닛(31)에 전달된다. 지터-측정 유닛은 계산된 카운트 값을 기초로 해서 즉, 도 5에 도시된 테이블에 대응하는 데이터를 사용해서 커패시터 전압의 기대값을 발견하기 위해 요청을 내삽기 유닛(32)에 보낸다. 내삽기 유닛은 (이상화된 클록 파형을 기초로 해서) 커패시터 전압의 기대값을 발견하기 위해 데이터베이스 내의 룩업 테이블에서 값을 찾아 이 값을 내삽한다. 커패시터의 기대값은 비교기 유닛(34)에 전달된다. 동시에, ADC로부터의 출력을 레코드하는 측정 메모리 유닛(35)은 지터 측정 유닛(31)에 의해 샘플 커패시터 전압의 실제 디지털 값을 비교기 유닛(34)에 보낼 것을 지시받는다. 비교기 유닛은 커패시터 전압의 실제 값과 기대값 사이의 차이를 계산해서 이 차이를 카운트 정정기 유닛(36)에 전달한다. 카운트 정정기 유닛(36)은 클록 메모리 유닛(29)으로부터 측정 시간 데이터를 수신하고, 실제 커패시터 전압 데이터와 기대 커패시터 전압 데이터 사이의 차이를 대응하는 시간 에러로 변환하고 지터에 대한 시간 데이터를 정정한다. 정정 카운트는 시간 응답 유닛(37)에 전달되는데, 이 유닛은 카운트를 시간 단위로 변환하고 시간 측정을 CPU(4)에 전달한다.

위 회로는 초당 100Hz 또는 10MHz의 클록 신호에 대해 설명되었다. 그러나, 주파수 곱셈기를 사용해서, 거의 나노초까지 이벤트 시간을 정할 수 있는 클록 신호가 발생될 수 있다. 더욱이, 클록 신호가 이상적인 클록 신호를 앞서는지 또는 지연되는지가 발견될 수 있도록 클록 신호 내의 에러가 매 100ns마다 결정될 수 있다. 따라서, 다수의 기간에 걸쳐 지터로 인한 평균 시간 차이가 발견될 수 있으며 시간 데이터가 정정될 수 있다. 그 결과, 무선 네트워크 내에서의 노드 사이의 거리가 더 정확하게 결정될 수 있다. 커패시터 판독 빈도수가 더 높을수록, 지터로 인한 추정 에러의 정확도가 더 높아진다. 더욱이, 클록 신호 내의 지터가 메시지의 정확한 송신 시간 또는 수신 시간에 반드시 측정될 필요가 없을 수 있다. 지터는 시간이 정해질 이벤트 전 또는 후의 다수의 이벤트에서 측정되어야 하며, 지터에 대한 평균의, 대략적인 값이 계산될 수 있다.

커패시터는 비교적 지터에 영향받지 않는 임의의 다른 적절한 디바이스로 대체될 수 있다는 것이 당업자에게 분명하다. 더욱이, 본 발명은 도면에 도시된 회로 및 디바이스에 제한되지 않는다. 추가적으로, 본 발명은 범위 응답 또는 범위 요청의 시간을 정확히 결정하는 것 이외의 다른 목적을 위해 사용될 수 있다. 예컨대, 디바이스 내에서의 디지털 처리, 디바이스 사이의 클록 동기화, 또는 시간 슬롯의 매스터 슬레이브 네트워크 내에서의 슬레이브 디바이스로의 정확한 할당과 같은 내부 프로세스가 본 발명이 사용될 수 있는 모든 상황예이다.

나아가, 무선 네트워크 내에서의 모든 디바이스가 위에서 설명된 바와 같은 시간 정정 장치를 구비할 필요는 없다. 예컨대, 매스터/슬레이브 네트워크에서, 슬 레이브 노드는 보통 더 작고 더 싸며 따라서 외부 온도, 기계적 진동 및 배터리 전압에 의해 더 영향받아 클록 내에서 증가된 지터를 야기한다. 더욱이, 클록은 더 낮은 품질일 수 있다. 이때 슬레이브 노드에서 본 발명에 따른 시간 측정 유닛을 구비하는 것이 바람직할 수 있다.

대안적으로, 시간 측정 유닛의 비용 및 처리 전력이 이슈인 경우에, 본 발명에 따른 하나의 시간 측정 유닛이 매스터 노드에 배치되어 있을 수 있으며 슬레이브 노드는 반복적으로 매스터 노드에 대해 동기화할 수 있다.

청구항이 특정 특징 조합에 대해 본 출원에서 작성되었으나, 본 발명의 개시 범위는 임의의 청구항에 현재 청구된 바와 동일한 발명에 대한 것이든 아니든 그리고 본 발명이 완화시키는 바와 동일한 기술적인 문제점 중 임의의 것 또는 모두를 완화시키든 아니든, 명시적으로 또는 묵시적으로 본 명세서에 개시된 임의의 신규한 특징 또는 임의의 신규한 특징 조합 또는 이들의 일반화를 또한 포함한다는 것이 이해되어야 한다. 본 출원인은 이로써 본 출원 또는 이 출원으로부터 유도된 임의의 추가적인 출원의 계속 중에 이러한 특징 및/또는 이러한 특징의 조합에 대해 새로운 청구항이 작성될 수 있다는 것을 알린다.

본 발명은 클록 신호 내의 지터를 정정하는 방법 및 디바이스에 이용가능하다.

Claims

지터의 영향을 받은 클록 신호(17)를 기초로 해서 시간 측정의 정확도를 개선하는 방법으로서,

클록 신호 내의 제1 이벤트에서의 시간 종속적인 기준 변수의 측정값과 상기 제1 이벤트와 연관된 측정 시간 데이터에서의 상기 변수의 기대값 사이의 차이를 결정하는 단계, 및

상기 차이에 따라 상기 시간 측정을 정정하는 단계

를 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제1 항에 있어서,

상기 시간 측정은 상기 제1 이벤트에 대응하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제1 항 또는 제2 항에 있어서,

시간 종속적인 기준 변수는 충전 커패시터(19) 양단의 전압인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제3 항에 있어서,

제1 이벤트 이전의 일정 시간에 커패시터(19)의 충전을 개시하는 단계를 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제1 항 내지 제4 항 중 어느 한 항에 있어서,

상기 제1 이벤트는 클록 신호의 상승 또는 하강 에지인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제1 항 내지 제5 항 중 어느 한 항에 있어서,

기준 변수의 값을 판독하기 위해 ADC(23)를 사용하는 단계를 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제6 항에 있어서,

클록 신호(17)를 ADC(23)에 공급하는 단계를 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제1 항 내지 제7 항 중 어느 한 항에 있어서,

상기 시간 측정에서의 에러는 상기 차이와 정비례하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제8 항에 있어서,

룩-업 테이블(18)에 저장된 데이터에 대한 기대값을 기초로 하는 단계를 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제9 항에 있어서,

룩업 테이블(18) 내의 데이터는 제1 이벤트 이전의 일정 시간에 레코딩된, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제10 항에 있어서,

룩업 테이블(18) 내의 데이터는 실험실 조건(laboratory condition)에서 레코딩된, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
제1 항 내지 제11 항 중 어느 한 항에 있어서,

클록 신호(17) 내의 제1 이벤트를 포함하는 복수의 이벤트에서의 상기 시간 종속적인 기준 변수의 측정값과 상기 복수의 이벤트와 연관된 측정 시간 데이터에서의 상기 변수의 기대값 사이의 차이를 결정하는 단계, 및

상기 차이의 평균에 따라 상기 시간 측정을 정정하는 단계를 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 방법.
저 전력 무선 네트워크 내에서의 두 개의 노드(A, B) 사이의 거리를 결정하는 방법으로서,

상기 노드 사이의 이동 시간을 측정하기 위해 제1 항 내지 제12 항 중 어느 한 항에 따른 방법을 사용하는 단계를 포함하는, 저 전력 무선 네트워크 내에서의 두 개의 노드(A, B) 사이의 거리를 결정하는 방법.
지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치로서,

상기 클록 신호(17)를 위한 소스(13),

국부화된 지터에 비교적 영향을 받지 않는 기준 디바이스(19),

클록 신호 내의 제1 이벤트에서의 상기 디바이스와 연관된 시간 종속적인 기준 변수의 측정값과 상기 제1 이벤트와 연관된 측정 시간 데이터에서의 상기 변수의 기대값 사이의 차이를 결정하는 수단(34), 및

상기 차이에 따라 상기 시간 측정을 정정하는 수단(36)

을 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항에 있어서,

제1 이벤트는 클록 신호(17)의 상승 에지 또는 하강 에지인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 또는 제15 항에 있어서,

기준 디바이스(19)는 커패시터인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제16 항에 있어서,

시간-종속적인 기준 변수는 커패시터가 충전하고 있는 동안의 커패시터 양단의 전압인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 내지 제17 항 중 어느 한 항에 있어서,

커패시터에 연결된 안정적인 전류원(21)을 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 내지 제18 항 중 어느 한 항에 있어서,

커패시터(19)를 리셋하는 수단을 더 포함하는, 지터의 영향을 받은 클록 신 호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 내지 제19 항 중 어느 한 항에 있어서,

최종 리셋 이후에 클록 신호의 사이클 수를 저장하는 메모리(30)를 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 내지 제20 항 중 어느 한 항에 있어서,

상기 시간 종속적인 기준 변수의 값을 판독하는 수단(23)을 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제21 항에 있어서,

상기 값을 판독하는 수단(23)은 A/D 변환기(ADC)를 포함하고 클록 신호(17)는 ADC의 입력 중 하나에 공급되는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 내지 제22 항 중 어느 한 항에 있어서,

상기 기준 변수의 기대값을 결정하는 수단(32)을 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제14 항 내지 제23 항 중 어느 한 항에 있어서,

기준 변수의 기대값에 대한 데이터를 저장하는 메모리(6, 33)를 더 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제24 항에 있어서,

상기 데이터는 충전이 개시된 후에 다수의 클록 사이클에서의 커패시터(19)의 기대값을 포함하는 룩업 테이블(18) 형태인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
제24 항에 있어서,

데이터는 기준 변수와 시간 사이의 관계를 반영하는 방정식 형태인, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치.
무선 네트워크에서 동작하도록 구성된 짧은 범위의 트랜시버(A, B)로서,

제14 항 내지 제26 항 중 어느 한 항에 따른 장치를 포함하는, 무선 네트워크에서 동작하도록 구성된 짧은 범위의 트랜시버.
지터의 영향을 받은 클록 신호(17)를 기초로 해서 시간 측정의 정확도를 개선하는 장치(7)와 사용될 컴퓨터 판독가능 매체로서,

클록 신호 내의 제1 이벤트에서의 시간 종속적인 기준 변수의 측정값과 상기 제1 이벤트와 연관된 측정 시간 데이터에서의 상기 변수의 기대값 사이의 차이를 결정하는 인스트럭션,

상기 차이에 따라 상기 시간 측정을 정정하는 인스트럭션

을 포함하는, 지터의 영향을 받은 클록 신호를 기초로 해서 시간 측정의 정확도를 개선하는 장치와 사용될 컴퓨터 판독가능 매체.