CN105680977A - 同步FlexRay时钟的方法及系统 - Google Patents
同步FlexRay时钟的方法及系统 Download PDFInfo
- Publication number
- CN105680977A CN105680977A CN201610239754.1A CN201610239754A CN105680977A CN 105680977 A CN105680977 A CN 105680977A CN 201610239754 A CN201610239754 A CN 201610239754A CN 105680977 A CN105680977 A CN 105680977A
- Authority
- CN
- China
- Prior art keywords
- data
- deviation
- value
- flexray
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 15
- 238000004891 communication Methods 0.000 claims abstract description 14
- 238000012937 correction Methods 0.000 claims description 56
- 238000003780 insertion Methods 0.000 claims description 17
- 230000037431 insertion Effects 0.000 claims description 17
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000000205 computational method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种同步FlexRay时钟的方法及系统，其中存储器用于存储FlexRay时钟的偏差数据；时钟同步进程模块用于读取所述偏差数据，并计算校正值；宏时隙产生逻辑电路用于根据所述校正值，对FlexRay时钟进行校正。通过上述方式，本发明的硬件时钟同步算法简单易操作、对存储要求低，速度快，易于集成，可以在中低端FPGA芯片中实现，也可集成到专用的FlexRay通信控制器芯片中。
Description
技术领域
本发明涉及信息应用技术领域，尤其是涉及一种同步FlexRay时钟的方法及系统。
背景技术
随着车辆技术的发和人们对车辆安全性，可操控性，和舒适性要求的越来越高，车辆中加入了越来越多的车载电子控制单元，使得车辆总线的数据传输量激增，同时由于控制精度要求越来越高，对车辆总线数据传输的时序要求也越来越苛刻，原有的CAN总线逐渐不能满足要求。
新一代车载通信网络FlexRay具备通信容量大，能确定性传输，可靠性高，容错能力强等优点，从而得到广泛支持，并于2010年被纳入国际标准，成为ISO10681。目前，FlexRay正处在快速成长推广期间，汽车产业链的各大生产厂家正围绕FlexRay进行了大量研究，FlexRay相对于原有车载网络CAN总线的重要性能之一是FlexRay能够提供一个高精度的同步时钟，使得车辆各功能模块精确协作，这依赖于FlexRay的时钟同步功能及时将节点本地时钟同步到网络时钟。
但目前FlexRay时钟同步的实现成本较高、占用资源大，且运算速度慢，不易集成到目前的车载通信网络FlexRay协议中，应用局限性大。
发明内容
本发明所要解决的技术问题是：提供一种快速的硬件时钟同步算法，对存储要求低，速度快，易于集成，可以在中低端FPGA芯片中实现，也可集成到专用的FlexRay通信控制器芯片中。
为了解决上述技术问题，本发明采用的技术方案为：提供一种同步FlexRay时钟的方法，包括：
测量FlexRay时钟的偏差数据，并存储；
读取所述偏差数据，并计算校正值；
根据所述校正值，对FlexRay时钟进行校正。
为解决上述问题，本发明还提供一种同步FlexRay时钟的系统，包括：
存储器，用于存储FlexRay时钟的偏差数据；
时钟同步进程模块，用于读取所述偏差数据，并计算校正值；
宏时隙产生逻辑电路，用于根据所述校正值，对FlexRay时钟进行校正。
本发明的有益效果在于：区别于现有技术，本发明通过测量并存储FlexRay时钟的偏差数据并计算校正值后，对FlexRay时钟进行校正。通过上述方式，本发明的硬件时钟同步算法简单易操作、对存储要求低，速度快，易于集成，可以在中低端FPGA芯片中实现，也可集成到专用的FlexRay通信控制器芯片中。
附图说明
图1为本发明方法实施例一的流程示意图；
图2为本发明具体实施例中的系统框图；
图3为本发明具体实施例中的偏差测量框图；
图4为本发明具体实施例中的校正值计算逻辑框图；
图5为本发明具体实施例中的快速容错中值算法实现框图；
图6为本发明具体实施例中的宏时隙产生逻辑实现框图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：通过计算FlexRay时钟的偏差数据的校正，实现对FlexRay时钟的校正。
请参照图1，本发明实施例一提供一种同步FlexRay时钟的方法，包括：
S1：测量FlexRay时钟的偏差数据，并存储；
S2：读取所述偏差数据，并计算校正值；
S3：根据所述校正值，对FlexRay时钟进行校正。
其中，步骤S1具体为：
微时隙时基计数器产生基本时钟信号，接收介质访问控制模块的活动点信号，并记录时间点；
估计主时间参考点，并计算同步帧时间偏差，获得FlexRay时钟的偏差数据；
偏差测量逻辑模块发送所述偏差数据到偏差存储电路；
偏差存储电路接收所述偏差数据，并存入存储器中。
在存储后，步骤S2具体为：
从存储器中读取所述偏差数据，发送至校正值计算电路；
校正值计算电路采用快速容错中值算法进行偏移校正值计算和速率校正值计算，获得校正值。
在获得校正值后，步骤S3具体为：
校正值计算电路发送校正值到校正电路中；
校正电路校正宏时隙的长度，并控制宏时隙计数，使本地时钟与FlexRay总线时钟同步。
例如，首先晶振分频产生uT脉冲32位uT时基对uT脉冲进行计数，并在FlexRay的调度周期开始时，对uT时基清零，当FlexRay总线MAC检测到活动点时，活动点捕获模块记录32位uT时基计数值，得到对应的时间戳，作为同步帧发送方发送的起始时间；
FlexRay解码模块接收到所述同步帧时，输出第二时间参考点信号，第二时间参考点信号捕获模块记录这时的uT时基计数，并送入主时间参考点估计模块，并通过传输延时补偿后，得到发送节点的发送时间；
发送节点的发送时间扣除同步帧发送方发送的起始时间，获得偏差数据；
发送所述偏差数据到偏差存储电路的写入控制逻辑电路，并写入存储器。
然后，偏差存储电路的读出控制逻辑电路从存储器中读出所述偏差数据，并发送至校正值计算电路中；其中：
在偏移校正中，所述校正值计算电路包括容错中值实现模块，容错中值实现模块包括高位数据存储模块、低位数据存储模块以及中值运算模块；
高位数据存储模块由高位寄存器组、数据插入模块以及数据比较器组成；高位寄存器组包括高位高值、高位中值和高位低值三个寄存器，其中的数据按非递增排序，每次运算前三个寄存器清零；
当有偏差数据输入时，数据比较器将偏差数据与高位中值比较，具体地：
当偏差数据≥高位中值时，将偏差数据与高位高值比较，如果偏差数据≥高位高值，则数据插入模块将高位寄存器中的数据整体下移，偏差数据存入高位高值；否则，数据插入模块将高位中值下移到高位低值，偏差数据取代高位中值；
当偏差数据<高位中值时，将偏差数据与高位低值比较，如果偏差数据≥高位低值，则数据插入模块将偏差数据取代高位低值，否则，不做处理；
低位数据存储模块由低位寄存器组、数据插入模块以及数据比较器组成；低位寄存器组包括低位高值，低位中值，低位低值三个寄存器，其中的数据按非递减排序，每次运算前三个寄存器清零；
当有偏差数据输入时，数据比较器将偏差数据与低位中值比较，具体地：
当偏差数据≤低位中值时，将偏差数据与低位低值比较，如果偏差数据≤低位低值，则数据插入模块将低位寄存器中的数据整体上移，偏差数据存入低位低值；否则，数据插入模块将低位中值上移到低位高值，偏差数据取代低位中值；
当偏差数据>低位中值时，将偏差数据与低位高值比较，如果偏差数据≤低位高值，则数据插入模块将偏差数据取代低位高值，否则，不做处理；
当偏差数据输入完毕后，中值运算模块将高位寄存器组中的高位低值与低位寄存器组中的低位高值进行加运算，然后取平均值，即得到校正值；
在速率校正中，将奇数同步帧的偏差值与偶数同步帧的偏差值相减，得到的差作为偏差数据，在输入到数据比较器中进行比较。
其中，应当理解的是，在对FlexRay时钟进行校正之前，需要设定校正相位时间、每个通信周期的初始uT脉冲数、每个通信周期的宏时隙数；并在通信周期开始时，uT计数器和宏时隙计数器清零。
最后，对FlexRay时钟进行校正中，在通信周期内，校正时钟相位及非时钟相位。
本发明实施例一的有益效果在于：
区别于现有技术，本发明采用了一种快速的硬件时钟同步算法，对存储要求低，速度快，易于集成，可以在中低端FPGA芯片中实现，也可集成到专用的FlexRay通信控制器芯片中。
对应地，本发明实施例二提供一种同步FlexRay时钟的系统，包括：
存储器，用于存储FlexRay时钟的偏差数据；
时钟同步进程模块，用于读取所述偏差数据，并计算校正值；
宏时隙产生逻辑电路，用于根据所述校正值，对FlexRay时钟进行校正。
其中，所述时钟同步进程模块包括偏差测量逻辑电路、偏差存储电路及校正值计算电路；宏时隙产生逻辑电路包括宏时隙计数器及宏时隙长度校正逻辑电路。
为方便理解本发明所述技术方案，以下结合附图1～5，通过一个具体的实施例进行说明。
本发明所要解决的技术问题在于实现FexRay协议所规定的时钟同步功能。本发明采用以下技术方案解决上述技术问题：
本FlexRay时钟同步的实现方法，该方法包括5个步骤：
1)实现方法的如图2所示，系统由时钟同步进程(CSP，ClockSynchronizationProcess)和宏时隙产生(MTG，MacrotickGeneration)逻辑以及存储器组成；
2)偏差测量逻辑如图3所示，利用由微时隙(uT，Microtick)时基计数器产生基本时钟信号，接收FlexRay的介质访问控制(MAC，MediaAccessControl)模块的活动点(actionpoint)信号并记录时间点，并估计主时间参考点(1stTRP，primarytimereferencepoint)，然后计算同步帧时间偏差，送往偏差存储电路
3)偏差存储电路接收偏差测量逻辑送来的同步帧偏差数据，将其存入存储器，在FlexRay的校正值计算时，从存储器读出偏差数据，送入校正值计算电路；
4)校正值计算如图4所示，校正值计算由偏移校正值计算和速率校正值计算组成，从偏差存储电路读出偏差数据后，送入本发明的快速容错中值算法模块进行校正值的计算，并将校正值送往MTG逻辑进行时钟校正.
5)MTG逻辑如图5所示，校正电路接收校正值计算电路送来的校正值，校正宏时隙(MT)的长度，并控制宏时隙计数，从而实现相位偏移校正和速率校正，使本地时钟与FlexRay总线时钟同步。
本发明的优点在于：提出了一种在可以实现FlexRay时钟同步方法，且该方法具有所需资源少，同步运算速度快，易于集成的优点。
本发明可以在专用集成电路或FPGA中实现的FlexRay时钟同步的实现方法，在该方法中，首先在FlexRay协议所定义的偏差测量相位由偏差测量模块测量并计算出同步帧的偏差值，并将其存入专用的偏差存储器，在校正值计算时，校正值计算逻辑采用本发明中的快速容错中值算法计算出偏移校正和速率校正所需的校正值，最后有宏时隙产生(MTG)逻辑依据计算的校正值对FlexRay帧偏移位置和速率进行校正，从而使本地时钟与FlexRay总线时钟同步。
图2是本发明FlexRay时钟同步的系统框图，其中详细展示了FlexRay时钟同步实现方法的三个部分及其关系。
第一个部分为同步帧偏差存储器，可由普通随机访问存储器构成，在FPGA上实现时，可以由FPGA的嵌入式存储器实现。第二部分为协议所规定的时钟同步进程(CSP)实现方法，由偏差测量逻辑，偏差存储电路，和校正值计算组成。第三部分为宏时隙产生(MTG)逻辑，用于实现协议所规定的要求实时更新宏时隙MT长度，从而实现帧起始偏移位置和帧长度的调整，完成偏移校正与速率校正。
图3是本发明的时钟偏差测量框图，其详细展示了FlexRay同步帧的时钟偏差测量方法，即：
uT时脉冲由晶振分频产生，32位uT时基对uT脉冲进行计数，每个FlexRay的调度周期开始时对uT时基清零，当FlexRay的总线解码器检测到活动点(actionpoint)时，actionpoint捕获模块立即记录uT时基计数值，得到对应的时间戳tactionpoint，作为认定的应该的同步帧发送方发送的起始位置。FlexRay解码模块接收到同步帧时，输出第二时间参考点(2ndTRP)信号，2ndTRP捕获模块便记录这时的uT时基计数为t2ndTRP并送入1stTRP估计模块，再加上传输延时补偿(即图3中的偏移补偿参数)后，得到t1stTRP。这个即接收节点认为的发送节点的发送时间，两者相减得到偏差deviation，即有deviation＝t1stTRP-tactionpoint为两个节点对时钟的认知差别。然后经写入控制模块按顺序写入存储器。
图4是本发明的校正值计算逻辑框图，其详细展示了校正值计算的实现方法，即：
校正值计算由偏移校正值计算，速率校正值计构成。校正值计算采用了一种快速容错中值算法如图5所示，偏移校正和速率校正实现方法如下：
1)偏移校正
由读出控制逻辑将偏差值从存储器中读出，送往本发明中的容错中值算法实现模块进行偏移校正值计算，容错中值实现方法如图5所示。
图5为本发明的快速容错中值算法实现框图，其详细展示了一种快速的容错中值算法的实现方法，即：
容错中值实现方法模块分成3个子模块，即高位数据存储模块、低位数据存储模块以及中值运算模块。高位数据存储模块由高位寄存器组、数据插入模块以及数据比较器组成。高位寄存器组由H2、H1和H0三个寄存器构成，其中的数据按非递增排序，每次运算前三个寄存器清零。当有数据输入时，比较器首先将输入数据deviation与H1比较：(1)当deviation≥H1时，将deviation与H2比较，如果deviation≥H2，数据插入逻辑将高位寄存器中的数据整体往下移，deviation存入H2，否则，数据插入逻辑将原来H1下移到H0，deviation取代H1；(2)当deviation<H1时，将deviation与H0比较，如果deviation≥H0，数据插入逻辑将deviation取代H0，否则，不做处理。
类似的，低位寄存器组由L2，L1，L0三个寄存器构成，其中的数据按非递减排序，每次运算前，三个寄存器清零。当有数据输入时，比较器首先将输入数据deviation与L1比较：(1)当deviation≤L1时，将deviation与L0比较，如果deviation≤L0，数据插入逻辑将低位寄存器中的数据整体往上移，deviation存入L0，否则，数据插入逻辑将原来L1上移到L2，deviation取代L1；(2)当deviation>L1时，将deviation与L2比较，如果deviation≤L2，数据插入逻辑将deviation取代L2，否则，不做处理。
当数据输入完毕，将高位寄存器组中的H0与低位寄存器组中的L2送入中值算法模块，在中值算法模块中，这两个值首先进行加运算，然后取平均值即得到滤波校正结果。此算法中，不需存储所有数据，高位寄存器组合低位寄存器组只要存3个最高和3个最低的数据，在做数据比较时，高位存储和低位存储都只需比较两次，不需一次性整体排序。
如果有n个数据需要排序，则需比较次数为n(n-1)/2，采用本算法，无论是高位还是低位，每个数据输入只需比较2次，由于高位和低位比较可并发运行，故一共只需2n次即可，大大提高了运算速度。
2)速率校正
由读出控制逻辑将偏差值从存储器中读出，首先将奇数同步帧的偏差值与偶数同步帧的偏差值相减，得到的差再送往本发明中的容错中值算法实现模块进行速率校正值计算，剩余步骤与1)中的容错中值算法相同，此处不再赘述。
图6是本发明的宏时隙产生逻辑实现框图。其详细展示了FlexRay的宏时隙的调整和时钟校正实现方法，即：
运行前，需要设定的主要参数有pOffsetCorrectionStart，表示校正相位时间，pMicroPerCycle表示每个FCC的初始uT数，gMacroPerCycle为每个FCC的MT数。FCC开始时，uT计数器和MT计数器清零。
1)在非校正相位，模块的运行参数为FCC所包含的uT数，即由系统设定的初始参数pMicroPerCycle和FCC长度校正参数zRateCorr在A1(第一加法器)相加，得到校正后的值，经数据选择器MUX1，即pMicroPerperiod，在每MT结束时，在A2(第二加法器)与上一MT剩余值zMicroDistribution相加，得到新的MT的值zMicroDistributionNext，数据选择器MUX2的输出zMacroPerPeriod在非校正相位选择gMacroPerCycle，并送往减法器B1，在每个uT，由zMicroDistributionNext减去一次gMacroPerCycle，当zMicroDistribution≤0时标志一个MT结束，MT加计数，即vMacrotick加1，当一个FCC的MT数计数满时，FFC计数加1，是否处于校正由区间确定模块检测当前MT值确定，当vMacrotick<pOffsetCorrectionStart，这时区间确定模块输出zPhase＝0，使得各数据选择器MUX1和MUX2选择非校正相位参数。
2)在校正相位，区间确定模块输出zPhase＝0，使得各数据选择器MUX1和MUX2选择校正相位参数，校正相位，校正相位uT值计算模块的计算方法为pMacroPerCor＝gMacroPerCycle-pOffsetCorrectionStart作为数据选择器MUX2的输入，其余工作过程与非校正相位相同。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种同步FlexRay时钟的方法，其特征在于，包括：
测量FlexRay时钟的偏差数据，并存储；
读取所述偏差数据，并计算校正值；
根据所述校正值，对FlexRay时钟进行校正。
2.根据权利要求1所述同步FlexRay时钟的方法，其特征在于，测量FlexRay时钟的偏差数据，并存储的步骤具体为：
微时隙时基计数器产生基本时钟信号，接收介质访问控制模块的活动点信号，并记录时间点；
估计主时间参考点，并计算同步帧时间偏差，获得FlexRay时钟的偏差数据；
偏差测量逻辑模块发送所述偏差数据到偏差存储电路；
偏差存储电路接收所述偏差数据，并存入存储器中。
3.根据权利要求2所述同步FlexRay时钟的方法，其特征在于，读取所述偏差数据，并计算校正值的步骤具体为：
从存储器中读取所述偏差数据，发送至校正值计算电路；
校正值计算电路采用快速容错中值算法进行偏移校正值计算和速率校正值计算，获得校正值。
4.根据权利要求3所述同步FlexRay时钟的方法，其特征在于，根据所述校正值，对FlexRay时钟进行校正的步骤具体为：
校正值计算电路发送校正值到校正电路中；
校正电路校正宏时隙的长度，并控制宏时隙计数，使本地时钟与FlexRay总线时钟同步。
5.根据权利要求1或2所述同步FlexRay时钟的方法，其特征在于：
晶振分频产生uT脉冲32位uT时基对uT脉冲进行计数，并在FlexRay的调度周期开始时，对uT时基清零，当FlexRay总线MAC检测到活动点时，活动点捕获模块记录32位uT时基计数值，得到对应的时间戳，作为同步帧发送方发送的起始时间；
FlexRay解码模块接收到所述同步帧时，输出第二时间参考点信号，第二时间参考点信号捕获模块记录这时的uT时基计数，并送入主时间参考点估计模块，并通过传输延时补偿后，得到发送节点的发送时间；
发送节点的发送时间扣除同步帧发送方发送的起始时间，获得偏差数据；
发送所述偏差数据到偏差存储电路的写入控制逻辑电路，并写入存储器。
6.根据权利要求1或3所述同步FlexRay时钟的方法，其特征在于：
偏差存储电路的读出控制逻辑电路从存储器中读出所述偏差数据，并发送至校正值计算电路中；其中：
在偏移校正中，所述校正值计算电路包括容错中值实现模块，容错中值实现模块包括高位数据存储模块、低位数据存储模块以及中值运算模块；
高位数据存储模块由高位寄存器组、数据插入模块以及数据比较器组成；高位寄存器组包括高位高值、高位中值和高位低值三个寄存器，其中的数据按非递增排序，每次运算前三个寄存器清零；
当有偏差数据输入时，数据比较器将偏差数据与高位中值比较，具体地：
当偏差数据≥高位中值时，将偏差数据与高位高值比较，如果偏差数据≥高位高值，则数据插入模块将高位寄存器中的数据整体下移，偏差数据存入高位高值；否则，数据插入模块将高位中值下移到高位低值，偏差数据取代高位中值；
当偏差数据<高位中值时，将偏差数据与高位低值比较，如果偏差数据≥高位低值，则数据插入模块将偏差数据取代高位低值，否则，不做处理；
低位数据存储模块由低位寄存器组、数据插入模块以及数据比较器组成；低位寄存器组包括低位高值，低位中值，低位低值三个寄存器，其中的数据按非递减排序，每次运算前三个寄存器清零；
当有偏差数据输入时，数据比较器将偏差数据与低位中值比较，具体地：
当偏差数据≤低位中值时，将偏差数据与低位低值比较，如果偏差数据≤低位低值，则数据插入模块将低位寄存器中的数据整体上移，偏差数据存入低位低值；否则，数据插入模块将低位中值上移到低位高值，偏差数据取代低位中值；
当偏差数据>低位中值时，将偏差数据与低位高值比较，如果偏差数据≤低位高值，则数据插入模块将偏差数据取代低位高值，否则，不做处理；
当偏差数据输入完毕后，中值运算模块将高位寄存器组中的高位低值与低位寄存器组中的低位高值进行加运算，然后取平均值，即得到校正值；
在速率校正中，将奇数同步帧的偏差值与偶数同步帧的偏差值相减，得到的差作为偏差数据，在输入到数据比较器中进行比较。
7.根据权利要求1或4所述同步FlexRay时钟的方法，其特征在于，在对FlexRay时钟进行校正之前，设定校正相位时间、每个通信周期的初始uT脉冲数、每个通信周期的宏时隙数；并在通信周期开始时，uT计数器和宏时隙计数器清零。
8.根据权利要求1或4所述同步FlexRay时钟的方法，其特征在于，对FlexRay时钟进行校正中，在通信周期内，校正时钟相位及非时钟相位。
9.一种同步FlexRay时钟的系统，其特征在于，包括：
存储器，用于存储FlexRay时钟的偏差数据；
时钟同步进程模块，用于读取所述偏差数据，并计算校正值；
宏时隙产生逻辑电路，用于根据所述校正值，对FlexRay时钟进行校正。
10.根据权利要求9所述同步FlexRay时钟的系统，其特征在于，所述时钟同步进程模块包括偏差测量逻辑电路、偏差存储电路及校正值计算电路；宏时隙产生逻辑电路包括宏时隙计数器及宏时隙长度校正逻辑电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610239754.1A CN105680977B (zh) | 2016-04-18 | 2016-04-18 | 同步FlexRay时钟的方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610239754.1A CN105680977B (zh) | 2016-04-18 | 2016-04-18 | 同步FlexRay时钟的方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105680977A true CN105680977A (zh) | 2016-06-15 |
| CN105680977B CN105680977B (zh) | 2018-07-17 |
Family
ID=56309195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610239754.1A Active CN105680977B (zh) | 2016-04-18 | 2016-04-18 | 同步FlexRay时钟的方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105680977B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289929A (zh) * | 2019-06-12 | 2019-09-27 | 上海理工大学 | 一种网络同步方法 |
| CN110953682A (zh) * | 2019-12-17 | 2020-04-03 | 珠海格力电器股份有限公司 | 空调系统及其gprs模块的时间校正方法 |
| CN113992472A (zh) * | 2021-10-29 | 2022-01-28 | 西安微电子技术研究所 | 一种FlexRay总线IP核的工作方法及系统 |
| CN114666179A (zh) * | 2021-10-29 | 2022-06-24 | 西安微电子技术研究所 | 一种FlexRay总线纠偏值的工作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010611A1 (en) * | 2001-07-26 | 2003-02-06 | Motorola, Inc. | Clock synchronization in a distributed system |
| CN1792052A (zh) * | 2003-05-20 | 2006-06-21 | 皇家飞利浦电子股份有限公司 | 时间触发的通信系统以及用于同步双信道网络的方法 |
| CN101053216A (zh) * | 2004-09-02 | 2007-10-10 | 皇家飞利浦电子股份有限公司 | 使用两个通信控制器的分布式通信系统及其操作方法 |
| CN101512944A (zh) * | 2006-09-06 | 2009-08-19 | Nxp股份有限公司 | 网络和时间触发网络中集群时钟同步的方法 |
-
2016
- 2016-04-18 CN CN201610239754.1A patent/CN105680977B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010611A1 (en) * | 2001-07-26 | 2003-02-06 | Motorola, Inc. | Clock synchronization in a distributed system |
| CN1792052A (zh) * | 2003-05-20 | 2006-06-21 | 皇家飞利浦电子股份有限公司 | 时间触发的通信系统以及用于同步双信道网络的方法 |
| CN101053216A (zh) * | 2004-09-02 | 2007-10-10 | 皇家飞利浦电子股份有限公司 | 使用两个通信控制器的分布式通信系统及其操作方法 |
| CN101512944A (zh) * | 2006-09-06 | 2009-08-19 | Nxp股份有限公司 | 网络和时间触发网络中集群时钟同步的方法 |
Non-Patent Citations (3)
| Title |
|---|
| 季霆: "FlexRay的时间测量和时钟同步方法研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
| 龚志鹏: "基于FlexRay 静态段快速最优调度算法", 《电子与信息学报》 * |
| 龚志鹏等: "基于AUTOSAＲ的FlexＲay动态段调度", 《电子学报》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289929A (zh) * | 2019-06-12 | 2019-09-27 | 上海理工大学 | 一种网络同步方法 |
| CN110289929B (zh) * | 2019-06-12 | 2021-06-08 | 上海理工大学 | 一种网络同步方法 |
| CN110953682A (zh) * | 2019-12-17 | 2020-04-03 | 珠海格力电器股份有限公司 | 空调系统及其gprs模块的时间校正方法 |
| CN110953682B (zh) * | 2019-12-17 | 2021-05-11 | 珠海格力电器股份有限公司 | 空调系统及其gprs模块的时间校正方法 |
| CN113992472A (zh) * | 2021-10-29 | 2022-01-28 | 西安微电子技术研究所 | 一种FlexRay总线IP核的工作方法及系统 |
| CN114666179A (zh) * | 2021-10-29 | 2022-06-24 | 西安微电子技术研究所 | 一种FlexRay总线纠偏值的工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105680977B (zh) | 2018-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110932815B (zh) | 一种时间同步方法、装置、网络设备及存储介质 | |
| CN105680977A (zh) | 同步FlexRay时钟的方法及系统 | |
| US8447004B2 (en) | Estimation and compensation of clock variation in received signal | |
| CN105743598B (zh) | 一种工业以太网时钟同步方法及系统 | |
| CN106603183B (zh) | 一种时间戳过滤方法及装置 | |
| US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
| CN102998970B (zh) | 一种基于crio平台的高精度对时同步方法 | |
| CN106160914B (zh) | 一种基于干扰观测反馈控制技术的ieee1588时钟同步方法 | |
| CN102594741B (zh) | 通信电路以及采样调整方法 | |
| CN105549379A (zh) | 一种基于高精度时间基准触发的同步测量装置及方法 | |
| CN105306159A (zh) | 一种时钟的时间戳补偿方法及装置 | |
| US8224606B2 (en) | Measuring clock jitter | |
| US20120087402A1 (en) | In-system method for measurement of clock recovery and oscillator drift | |
| CN113014350A (zh) | 一种基于pmc接口的仿真设备间时间同步方法 | |
| WO2014155706A1 (ja) | 信号処理装置 | |
| CN115801175A (zh) | 时间频率同步方法、系统、存储介质及电子设备 | |
| CN107181553A (zh) | 一种伺服驱动器内部进行精确时间同步的方法 | |
| WO2013163793A1 (en) | Automatic time and frequency synchronization over an asynchronous network | |
| CN103684358A (zh) | 采样脉冲生成方法和装置 | |
| CN207123716U (zh) | 一种脉冲信号时差测量装置 | |
| CN105026938A (zh) | 信号处理装置 | |
| CN114520703B (zh) | 用于工业网络设备间时间同步的时钟漂移补偿方法及电路 | |
| CN110618604B (zh) | 一种利用ntp辅助作源提高守时精度的方法及装置 | |
| CN110289929B (zh) | 一种网络同步方法 | |
| RU2639956C1 (ru) | Способ и устройство для передачи данных при несинхронизированных переходах между областями с разными тактовыми частотами |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 411100 No.88 Fuxing East Road, Xiangtan City, Hunan Province Patentee after: HUNAN INSTITUTE OF ENGINEERING Country or region after: China Patentee after: Fujian University of Science and Technology Address before: 411100 No.88 Fuxing East Road, Xiangtan City, Hunan Province Patentee before: HUNAN INSTITUTE OF ENGINEERING Country or region before: China Patentee before: FUJIAN University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20240521 Address after: Building C2, No. 7 Incubation Base, No. 9 Shuangyong Road, Yuetang District, Xiangtan City, Hunan Province, 411102 Patentee after: HUNAN XINCHENG ELECTRICITY EQUIPMENT Co.,Ltd. Country or region after: China Address before: 411100 No.88 Fuxing East Road, Xiangtan City, Hunan Province Patentee before: HUNAN INSTITUTE OF ENGINEERING Country or region before: China Patentee before: Fujian University of Science and Technology |