KR20070028252A - 반도체 기판상의 유기물층 형성방법 - Google Patents
반도체 기판상의 유기물층 형성방법 Download PDFInfo
- Publication number
- KR20070028252A KR20070028252A KR1020060085665A KR20060085665A KR20070028252A KR 20070028252 A KR20070028252 A KR 20070028252A KR 1020060085665 A KR1020060085665 A KR 1020060085665A KR 20060085665 A KR20060085665 A KR 20060085665A KR 20070028252 A KR20070028252 A KR 20070028252A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- organic material
- surface treatment
- treatment solution
- solution
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 89
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000012044 organic layer Substances 0.000 title abstract 3
- 239000011368 organic material Substances 0.000 claims abstract description 53
- 238000001035 drying Methods 0.000 claims abstract description 7
- 229910000077 silane Inorganic materials 0.000 claims abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000004381 surface treatment Methods 0.000 claims description 35
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- -1 heptadeca fluorodecyl Chemical group 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000012545 processing Methods 0.000 abstract description 6
- 150000004756 silanes Chemical class 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical class CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 abstract description 2
- 150000001343 alkyl silanes Chemical class 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- PMQIWLWDLURJOE-UHFFFAOYSA-N triethoxy(1,1,2,2,3,3,4,4,5,5,6,6,7,7,10,10,10-heptadecafluorodecyl)silane Chemical class CCO[Si](OCC)(OCC)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)CCC(F)(F)F PMQIWLWDLURJOE-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000015654 memory Effects 0.000 description 7
- 239000002033 PVDF binder Substances 0.000 description 5
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 5
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- OVZXZCHMYYOSKH-UHFFFAOYSA-N fluoro-tris(1,1,2,2,2-pentafluoroethoxy)silane Chemical class FC(F)(F)C(F)(F)O[Si](F)(OC(F)(F)C(F)(F)F)OC(F)(F)C(F)(F)F OVZXZCHMYYOSKH-UHFFFAOYSA-N 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- ZQBVUULQVWCGDQ-UHFFFAOYSA-N propan-1-ol;propan-2-ol Chemical compound CCCO.CC(C)O ZQBVUULQVWCGDQ-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 실리콘이나 GaAs 등의 반도체 기판상에 유기물질을 도포 또는 적층하는 방법에 관한 것이다. 본 발명에 있어서는 경면처리된 반도체 기판을 실란(Silanes)이나, KOH, 또는 H2SO4와 H2O2의 혼합액에 담근다. 이와 같이 하게 되면 반도체 기판의 표면에 H-기나 OH-기가 생성되어 반도체 기판과 유기물간에 반델발스결합 또는 수소결합이 이루어짐으로써 반도체 기판상에 유기물이 용이하게 적층된다.
반도체 기판, 유기물, 적층, 증착, 반델발스결합, 수소결합
Description
도 1은 본 발명의 일실시예에 따른 반도체 기판상의 유기물층 형성방법을 설명하기 위한 플로우챠트.
본 발명은 실리콘이나 GaAs 등의 반도체 기판상에 유기물질을 도포 또는 적층하는 방법에 관한 것이다.
일반적으로 반도체장치의 경우에는 실리콘 등의 반도체 기판상에 금속이나 무기물로 이루어진 각종 전극, 배선층 및 절연층을 형성하여 제조하게 된다. 그러나, 최근에 이르러 반도체 장치를 환경친화적이고 그 가격이 저렴한 유기물을 이용하여 제조하고자 하는 시도가 이루어지고 있다.
일례로서, 본 발명자 및 출원인이 출원한 바 있는 대한민국 특허출원 제10-2005-0039167호(명칭: 유기물을 이용한 메모리장치 및 그 제조방법)에는 강유전 특성을 갖는 유기물을 이용하여 메모리장치를 제조하는 기술에 대하여 개시되어 있다.
그러나, 일반적으로 반도체 기판은 그 표면이 소수성을 갖기 때문에 유기물이 용이하게 부착되지 않는 특성을 갖는다. 따라서, 유기물을 이용하여 반도체장치를 제조하는데 큰 어려움이 있다는 문제가 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 반도체 기판상에 유기물을 용이하게 도포 또는 적층할 수 있도록 해주는 반도체 기판상의 유기물층 형성방법을 제공함에 그 목적이 있다.
상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 반도체 기판상의 유기물층 형성방법은 반도체 기판상에 유기물을 적층하는 방법에 있어서, 반도체 기판을 표면처리용액에 담그는 단계와, 반도체 기판상의 표면처리용액을 건조시키는 단계 및, 반도체 기판상에 유기물을 도포하는 단계를 포함하여 구성되고, 상기 표면처리용액은 반도체 기판의 표면에 유기물이 반델발스결합 또는 수소결합되도록 하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 반도체 기판의 표면에 H-기를 생성하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 반도체 기판의 표면에 OH-기를 생성하는 것을 특징으로 한다.
또한, 본 발명의 제2 관점에 따른 반도체 기판상의 유기물층 형성방법은 반도체 기판상에 유기물을 적층하는 방법에 있어서, 반도체 기판을 표면처리용액에 담그는 단계와, 반도체 기판상의 표면처리용액을 건조시키는 단계 및, 반도체 기판상에 유기물을 도포하는 단계를 포함하여 구성되고, 상기 표면처리용액은 반도체 기판의 표면에 H-기를 생성하는 것을 특징으로 한다.
또한, 본 발명의 제3 관점에 따른 반도체 기판상의 유기물층 형성방법은 반도체 기판상에 유기물을 적층하는 방법에 있어서, 반도체 기판을 표면처리용액에 담그는 단계와, 반도체 기판상의 표면처리용액을 건조시키는 단계 및, 반도체 기판상에 유기물을 도포하는 단계를 포함하여 구성되고, 상기 표면처리용액은 반도체 기판의 표면에 OH-기를 생성하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 실란(Silianes), 아키-실란(Aki-Silianes), 아릴-실란(Aryl-Silianes), 불화 알킬-실란(Fluorinated Alkyl-Silianes), 페르플루오르 트리에톡시 실란(perfluorinated triethoxy Siliane), 헵타데카 블루오르데실 트리에톡시 실란(heptadeca fluorodecyl triethoxy Siliane) 용액 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 상기 표면처리용액은 2-프로패놀(propanol) 용액에 KOH를 포화시킨 용액인 것을 특징으로 한다.
또한, 상기 표면처리용액은 H2SO4와 H2O2 를 혼합한 용액인 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 설명한다.
일반적으로 반도체 장치를 제조하는 경우에는 실리콘이나 GaAs 등의 반도체 기판을 사용하게 된다. 이들 반도체 기판은 통상 잉곳(ingot)으로부터 소정 두께로 반도체 기판을 절단한 후, 그 절단된 반도체 기판을 경면가공하여 사용하게 된다. 그런데, 이와 같이 반도체 기판을 경면가공하는 단계에서 반도체 기판상의 댕글링 본드가 절단되어 제거됨으로써 반도체 기판에 대한 유기물의 결합력이 현저히 저하되게 된다. 즉, 유기물 등의 재질이 반도체 기판상에 부착 및 적층되지 않는 문제가 발생하게 된다.
본 발명자가 출원한 대한민국 특허출원 제10-2005-0039167호는 강유전체 메모리에 대한 것이다. 이 특허출원은 강유전체 메모리의 제조를 위한 강유전성 물질로서 유기물, 바람직하게는 β상을 갖는 PVDF를 이용하도록 한 것이다. 일반적으로 경면처리된 반도체 기판상에 PVDF 등의 유기물층을 형성하는 경우 상술한 바와 같이 반도체 기판과 유기물과의 낮은 결합력에 의해 일정 두께 이하의 박막을 형성할 수 없다. 즉, 유기물층의 막두께가 필연적으로 두꺼워지게 된다. 강유전체 메모리는 강유전층의 분극특성을 이용하여 비휘발성 메모리를 구현하도록 한 것이다. 그런데, 이와 같이 반도체 기판상에 적층되는 유기물층의 두께가 두꺼워지게 되면 해당 유기물층의 분극특성을 얻기 위해 유기물층에 고전압을 인가하여야 한다. 즉, 메모리 장치의 구동을 위해 고전압이 요구되는 문제가 발생하게 된다.
따라서, 일정 이하의 저전압에서 동작할 수 있는 유기물 강유전체 메모리를 구현하기 위해서는 필수적으로 강유전성 유기물층의 막두께를 일정 이하, 바람직하게는 1㎛ 이하의 박막으로 형성하는 것이 요구된다.
본 발명자가 연구한 바에 따르면, 일반적으로 유기물을 반도체 기판과 결합 시키는데에는 반델발스결합이나 수소결합이 매우 유용한 수단이 될 수 있음이 확인되었다. 그리고, 상기한 반델발스결합이나 수소결합을 위해서는 반도체 기판의 표면에 H-기나 OH-기를 형성하는 것이 바람직하다.
본 발명자는 반도체 기판상에 H-기 및 OH-기를 생성하기 위해 다양한 실험을 하였는데, 그 결과 H-기나 OH-기의 생성에는 예컨대 실란(Silanes)이나, KOH, 또는 H2SO4와 H2O2 의 혼합액을 이용할 수 있음이 확인되었다. 보다 구체적으로, H-기의 생성에는 실란(Silianes), 아키-실란(Aki-Silianes), 아릴-실란(Aryl-Silianes), 불화 알킬-실란(Fluorinated Alkyl-Silianes), 페르플루오르 트리에톡시 실란(perfluorinated triethoxy Siliane), 헵타데카 블루오르데실 트리에톡시 실란(heptadeca fluorodecyl triethoxy Siliane) 용액 등을 이용하는 것이 가능하고, OH-기의 생성에는 2-프로패놀(propanol) 용액에 KOH를 포화시킨 용액이나, H2SO4와 H2O2 를 소정 비율로 혼합한 용액을 이용할 수 있다. 물론, 이러한 표면처리용액으로서는 상기한 용액 이외에 반도체 기판에 H-기나 OH-기를 생성할 수 있는 어떠한 것을 사용할 수 있다.
이어, 상기한 표면처리용액을 이용하여 예컨대 실리콘 기판상에 유기물을 증착하는 과정을 설명한다.
우선, 유기물을 도포할 실리콘 기판을 준비한다(ST1 단계). 이때, 실리콘 기판에는 필요에 따라 소스 및 드레인 영역이 미리 형성되어 있을 수 있다. 이어, 실리콘 기판을 상술한 표면처리용액에 소정 시간동안 담금으로써, 실리콘 기판의 표 면에 H-기나 OH-기를 형성한다(ST2 단계). 이어, 예컨대 질소를 사용하는 에어건(air gun)을 이용하여 실리콘 기판을 건조시킨 후(ST3 단계), 실리콘 기판상에 유기물을 적층하여 유기물층을 형성한다. 이때, 유기물의 적층에는 일반적인 증착방법이나 스퍼터링법 또는 스핀코팅법을 이용할 수 있다. 그리고, 상기한 유기물을 도포한 후에는 예컨대 포토레지스트를 이용한 에칭을 실행하여 소정의 유기물층을 형성하게 된다.
상술한 실시예에 있어서는 실리콘 기판의 표면에 H-기나 OH-기를 형성함으로 인하여 실리콘 기판과 유기물의 결합력이 현저히 증가된다. 따라서, 상기한 방법을 통해 실리콘 기판상에 유기물, 예컨대 β상을 갖는 PVDF층을 형성하게 되면, 통상적인 증착방법, 스퍼터링법, 스핀코팅법 등을 통해서도 두께 1㎛ 이하의 PVDF 박막을 형성할 수 있다.
상술한 바와 같이 유기물 강유전체층의 막두께는 비휘발성 메모리의 동작전압을 결정하는 중요한 요소가 된다. 본 발명자가 1㎛ 이하의 막두께를 갖는 PVDF 박막을 실리콘 기판상에 형성한 후, 해당 강유전체층이 분극특성을 나타내는 전압을 측정해 본 결과 대략 -1~1 사이의 전압에서 분극특성이 나타남을 확인하였다. 이는 결국 -1~1의 저전압에서 동작하는 비휘발성 메모리를 구현할 수 있다는 것을 의미한다.
이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 상기한 실시예는 본 발명의 하나의 바람직한 예를 나타낸 것이고, 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
예를 들어, 상술한 실시에에서는 반도체 기판상에 H-기나 OH-기를 형성하기 위하여 실란(Silanes)이나, KOH, 또는 H2SO4와 H2O2 의 혼합액을 이용하는 것에 대하여 설명하였다. 그러나, 본 발명은 반도체 기판과 유기물간에 반델발스결합이나 수소결합을 도모할 수 있는 어떠한 표면처리용액도 사용가능하다.
또한, 반도체 기판상에 유기물층을 적층시키는 방법으로서도 증착, 스퍼터링법, 스핀코팅법 이외에 현재 이용가능한 모든 적층방법을 사용할 수 있다.
또한, 본 발명이 적용되는 반도체 기판으로서도 일반적인 실리콘 기판이나 GaAs 기판에 한정되지 않고, 반도체장치를 제조하는데 이용되는 다른 어떠한 기판에 대하여 본 발명을 적용할 수 있다.
이상으로 설명한 바와 같이 본 발명에 의하면, 반도체 기판상에 유기물을 용이하게 도포 또는 적층할 수 있도록 함으로써, 향후 유기물 반도체를 용이하게 제조할 수 있는 기술적 기반을 제공할 수 있게 된다.
Claims (11)
- 반도체 기판상에 유기물을 적층하는 방법에 있어서,반도체 기판을 표면처리용액에 담그는 단계와,반도체 기판상의 표면처리용액을 건조시키는 단계 및,반도체 기판상에 유기물을 도포하는 단계를 포함하여 구성되고,상기 표면처리용액은 반도체 기판의 표면에 유기물이 반델발스결합 또는 수소결합되도록 하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제1항에 있어서,상기 표면처리용액은 반도체 기판의 표면에 H-기를 생성하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제2항에 있어서,상기 표면처리용액은 실란(Silianes), 아키-실란(Aki-Silianes), 아릴-실란(Aryl-Silianes), 불화 알킬-실란(Fluorinated Alkyl-Silianes), 페르플루오르 트리에톡시 실란(perfluorinated triethoxy Siliane), 헵타데카 블루오르데실 트리에톡시 실란(heptadeca fluorodecyl triethoxy Siliane) 용액 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제1항에 있어서,상기 표면처리용액은 반도체 기판의 표면에 OH-기를 생성하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제4항에 있어서,상기 표면처리용액은 2-프로패놀(propanol) 용액에 KOH를 포화시킨 용액인 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제4항에 있어서,상기 표면처리용액은 H2SO4와 H2O2 를 혼합한 용액액인 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 반도체 기판상에 유기물을 적층하는 방법에 있어서,반도체 기판을 표면처리용액에 담그는 단계와,반도체 기판상의 표면처리용액을 건조시키는 단계 및,반도체 기판상에 유기물을 도포하는 단계를 포함하여 구성되고,상기 표면처리용액은 반도체 기판의 표면에 H-기를 생성하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제7항에 있어서,상기 표면처리용액은 실란(Silianes), 아키-실란(Aki-Silianes), 아릴-실란(Aryl-Silianes), 불화 알킬-실란(Fluorinated Alkyl-Silianes), 페르플루오르 트리에톡시 실란(perfluorinated triethoxy Siliane), 헵타데카 블루오르데실 트리에톡시 실란(heptadeca fluorodecyl triethoxy Siliane) 용액 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 반도체 기판상에 유기물을 적층하는 방법에 있어서,반도체 기판을 표면처리용액에 담그는 단계와,반도체 기판상의 표면처리용액을 건조시키는 단계 및,반도체 기판상에 유기물을 도포하는 단계를 포함하여 구성되고,상기 표면처리용액은 반도체 기판의 표면에 OH-기를 생성하는 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제9항에 있어서,상기 표면처리용액은 2-프로패놀(propanol) 용액에 KOH를 포화시킨 용액인 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
- 제9항에 있어서,상기 표면처리용액은 H2SO4와 H2O2 를 혼합한 용액인 것을 특징으로 하는 반도체 기판상의 유기물층 형성방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2006/003552 WO2007029971A1 (en) | 2005-09-07 | 2006-09-07 | Method of forming organic layer on semiconductor substrate |
US11/721,608 US20080113520A1 (en) | 2005-09-07 | 2006-09-07 | Method of Forming Organic Layer on Semiconductor Substrate |
JP2008529919A JP2009507391A (ja) | 2005-09-07 | 2006-09-07 | 半導体基板上の有機物層形成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050083205 | 2005-09-07 | ||
KR1020050083205 | 2005-09-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070028252A true KR20070028252A (ko) | 2007-03-12 |
Family
ID=38101106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060085665A KR20070028252A (ko) | 2005-09-07 | 2006-09-06 | 반도체 기판상의 유기물층 형성방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009507391A (ko) |
KR (1) | KR20070028252A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160119903A (ko) * | 2015-04-06 | 2016-10-17 | 연세대학교 산학협력단 | 탄소 박막 소자 및 이의 제조 방법 |
-
2006
- 2006-09-06 KR KR1020060085665A patent/KR20070028252A/ko not_active Application Discontinuation
- 2006-09-07 JP JP2008529919A patent/JP2009507391A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160119903A (ko) * | 2015-04-06 | 2016-10-17 | 연세대학교 산학협력단 | 탄소 박막 소자 및 이의 제조 방법 |
US10309009B2 (en) | 2015-04-06 | 2019-06-04 | Industry-Academic Cooperation Foundation, Yonsei University | Carbon thin-film device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2009507391A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6368924B1 (en) | Amorphous carbon layer for improved adhesion of photoresist and method of fabrication | |
DE102008051494B4 (de) | Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht | |
US8563076B2 (en) | Substrate structure and method of forming the same | |
WO2003023877A2 (en) | Surface modifying layers for organic thin film transistors | |
JP5430094B2 (ja) | フッ素重合体上の接着層を含むデバイス、およびそのようなデバイスの製造方法 | |
JP4837326B2 (ja) | ナノ構造化電極 | |
US8120082B2 (en) | Ferroelectric memory device and method for manufacturing the same | |
TW201222667A (en) | Methods of forming hydrophobic silicon dioxide layer and forming organic thin film transistor | |
US20200411794A1 (en) | Organic light emitting diode display device and method of fabricating same | |
US7439179B2 (en) | Healing detrimental bonds in deposited materials | |
TW201724171A (zh) | 製造二氧化矽層的方法、二氧化矽層以及電子裝置 | |
KR20070028252A (ko) | 반도체 기판상의 유기물층 형성방법 | |
WO2014173146A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
KR101652134B1 (ko) | 루테늄의 무전해 증착을 위한 도금액 | |
TW201721812A (zh) | 複合阻障層及其製造方法 | |
Ehara et al. | Planar Interconnection Technology for LSI Fabrication Utilizing Lift‐off Process | |
CN105070683B (zh) | 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 | |
US20080113520A1 (en) | Method of Forming Organic Layer on Semiconductor Substrate | |
JP2010027869A (ja) | 薄膜トランジスタ及びその製造方法並びに導電性パターン及びその形成方法 | |
CN100456462C (zh) | 具有增强光刻胶黏性的无定形碳层的器件及其制造方法 | |
KR100828967B1 (ko) | 유기 트랜지스터 및 그 제조 방법 | |
US8105914B2 (en) | Method of fabricating organic memory device | |
KR100639886B1 (ko) | 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법 | |
TW471098B (en) | Method in making a storage node of stack capacitor upon silicon substrate | |
Roozeboom et al. | Silicon Compatible Emerging Materials, Processes, and Technologies for Advanced CMOS and Post-CMOS Applications 9 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E601 | Decision to refuse application |