KR20070018622A - 칩 부품 고착력 강화를 위한 이중 구조를 갖는 ｆｐｃｂ - Google Patents

Abstract

칩 부품을 실장 하는 경우 그 고착 강도를 향상시키도록 된 이중 구조를 갖는 FPCB가 제공된다.

본 발명은, 상부에 장착되는 칩 부품의 고착 강도를 향상시키기 위한 FPCB에 있어서, 기본 회로패턴이 형성되는 제1 동박 층; 상기 제1 동박 층의 하부에 형성되는 제1 PI층; 상기 제1 PI층 하부에 형성되는 보강판; 상기 제1 동박 층 위에 형성되는 제2 PI층; 상기 제2 PI층의 상부에 형성된 제2 동박 층; 및 상기 제1 및 제2 동박 층과 제2 PI층을 관통하여 형성되고 내부에는 금속 충전물이 형성되어 제1 및 제2 동박 층을 전기적으로 연결하고, 제1 및 제2 동박 층을 구조적으로 연결하는 다수의 비아 홀;을 포함하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다.

본 발명에 의하면 칩 부품이 동박 층의 박리 없이 FPCB에 견고히 장착되어 그 고착강도가 일반 PCB에 동등한 정도로 높게 이루어짐으로써 FPCB의 구조적인 개선을 통하여 FPCB의 활용도 및 그 성능을 향상시키도록 개선된 효과가 얻어진다.

칩 부품 고착 강도, FPCB, PI층, 동박 층, 비아 홀, 층 박리

Description

칩 부품 고착력 강화를 위한 이중 구조를 갖는 ＦＰＣＢ{A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon}

제 1도는 종래의 기술에 따른 FPCB 구조를 도시한 종단면도.

제 2도는 종래의 기술에 따른 FPCB에 칩 부품이 표면 실장(SMT)으로 장착된 상태를 도시한 설명도.

제 3도는 종래의 기술에 따른 FPCB에 칩 부품이 표면 실장(SMT)으로 장착되는 경우 동박 층과 PI층의 박리 현상을 확대하여 나타낸 단면도.

제 4도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB 구조를 도시한 종단면도.

제 5도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB에 칩 부품이 표면 실장(SMT)으로 장착된 상태를 도시한 설명도.

제 6도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB에 칩 부품이 표면 실장(SMT)으로 장착되는 경우, 동박 층이 PI층에 안정된 상태로 유지되는 상태를 도시한 설명도.

제 7도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB가 일반 PCB에 연결된 상태를 도시한 구성도.

<도면의 주요부분에 대한 부호의 설명>

1.... 본 발명의 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB

10.... 제1 동박 층 15.... 제1 PI층

17.... 보강판 20.... 제2 PI층

30.... 제2 동박 층 40.... 비아 홀

42.... 금속 충전물 60.... 칩 부품

62.... 칩 부품 장착 패드 64.... 솔더 볼

66.... Ni/Au 도금 층 70.... 표피 층(Cover-lay)

100.... 종래의 FPCB 110.... 칩 부품(chip component)

112.... 패드(PAD) 120.... 동박 층

130.... 표피 층(Cover-lay) 140.... PI층

145.... 보강 층 147.... 도금 층

150.... 일반 PCB S.... 박리 부분

본 발명은 상부에 칩 부품을 실장하는 경우 그 고착 강도를 향상시키도록 된 FPCB에 관한 것으로, 보다 상세히는 기본 회로 패턴의 제1 동박 층 위에 제2 PI층과 제2 동박 층을 구비하고, 비아 홀(Via hole)들을 통해 구조적으로 보강시킴으로 써 상부에 칩 부품을 고착시키는 강도를 현저히 향상시키도록 개선된 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB에 관한 것이다.

일반적으로, 플렉시블 피씨비(Flexible PCB, 이하 FPCB라고 함)는 전자 산업의 경박단소화와 고밀도화 추세에 따라 기술의 고속화, 집적화에 대응할 수 있도록 부품의 소형화와 제품의 경량화를 가능하게 한다. 그리고, 그 재료 자체가 갖는 가요성(flexibility) 특성을 통한 설계 디자인으로 제품 설계에 있어서 유연성을 제공하기 때문에 앞으로도 전자기기에서는 많은 수요가 예상되는 제품이다.

보통의 PCB는 그 구조상 가요 성이 없는 견고한(Rigid) 구조를 갖추고, 유리 에폭시(Glass Epoxy) 등을 사용하는 것과는 달리, FPCB는 연성재료인 폴리이미드(Polyimide, 이하 PI라고 함)를 내층 코어(Inner Core)로 사용하여 가요 성을 갖도록 한 것이며, 일반 PCB와는 다른 원자재 구성을 보이고 있다.

상기에서 내층 코어로 사용되는 PI 재료는 현재 여러 메이커(Maker)에서 각각 Aplical, Kapton, Upilex 라는 상품명으로 생산되고 있다.

이와 같은 PI층을 구비한 FPCB는 내열성 및 가요 성이 우수하고, 상기와 같은 PI층 위에 동박 층(Copper Foil Layer)이 부착된 형태로 기본 회로 패턴을 형성하고, 상기 PI 층과 동박 층 사이의 접착제 유무에 따라 2 층과 3 층으로 구분되며, 열가소성 폴리이미드(TPI: Thermoplastic Polyimide)를 접착제로 사용하는 경우는 일반적으로 2 층으로 구현된다.

그리고, 그 표면에는 표피 층(Cover-lay)이 형성되며, 이는 PI 필름으로 이루어지는 것으로서 그 내부의 동박 층에 패턴 회로가 형성된 후, 그 노출된 회로를 보호하기 위해 그 표면에 점착되고, 이러한 PI 재질의 표피 층은 에폭시 접착제로 상기 동박 층위에 부착된다

또한, 종래의 FPCB(100)는 도 1에 도시된 바와 같이, 주로 핸드폰 부품의 키 패드(KEY PAD)나 버튼(BUTTON) 등에 사용되어 왔으며, 그 외에도 다양한 구조의 전자제품의 응용에 사용되고 있다. 이와 같은 구조의 FPCB(100)는 그 위에 칩 부품(chip component)(110) 등을 장착하기 위한 패드(PAD)(112)를 부착함에 있어서, 단일의 동박 층(120)이 회로 패턴을 형성하고, 칩 부품(110)이 장착되는 부분은 그 표피 층(Cover-lay)(130)을 부분적으로 절개 또는 개방시켜 사용하거나, 전체 표피 층(130) 자체를 개방시킨 상태에서 칩 부품(110)을 실장 하여 전기제품을 전체적으로 구성하는 형태를 지니고 있다.

그리고, 상기 동박 층(120)의 하부로는 PI층(140)이 형성되며, 그 하부로는 보강 층(145)이 형성된 구조를 갖추며, 상기 동박 층(120)의 상부로는 선택적으로 Ni/Au등의 재료로 이루어진 도금 층(147)이 형성된다. 그렇지만, 상기와 같은 종래의 FPCB(100)가 가지는 응용 범위가 매우 낮으며, 전자기기의 키 패드(Key Pad)나 버튼 타입(Button Type)으로 사용되는 경우와 같이 그 응용도가 낮다.

또한, 사용공간의 제약이 따르는 부분에 있어서는 불안정한 요소들이 많이 존재한다. 예를 들면, 일반 PCB(150) 상에 전기적으로 연결되는 FPCB(100)는 그 장 착부위와 상기 FPBC(100) 상의 칩 부품(110) 배치 위치에서 예정된 것과는 다른 변경 또는 변화가 발생하게 되면 적절하게 적용하기 어렵다. 이는 종래의 FPCB(100)는 내부에 구비된 동박 층(120)에 형성된 회로 패턴이 정해진 위치에만 칩 부품(110) 또는 일반 PCB(150)와의 전기적인 연결이 이루질 수 있기 때문이다.

뿐만 아니라, 이와 같은 종래의 FPCB(100)는 칩 부품(110)의 장착과정에서 이중으로 휘어져서 내부 동박 층(120)의 회로패턴이 쉽게 절개되거나, 단락되는 등의 연결 부위에서의 취약함으로 인해서 그 사용이 어려운 점이 있다.

예를 들면, 도 2에 도시된 바와 같이 종래의 FPCB(100) 위에 칩 부품(110) 등을 표면 실장(SMT)으로 장착하고자 하는 경우, 종래의 FPCB(100)는 휘어져서 동박 층(120)에 형성된 내부 패턴이 절개되거나 단락될 수 있다. 즉, 칩 부품(110)을 표면 실장하기 위해서는 표피 층(130)을 부분적으로 또는 전체적으로 절개 또는 개방시킨 다음, 그 부분에 표면 실장으로 솔더 볼(Solder Ball)(160)을 형성하고, 그 위에 칩 부품(110)을 부착시킨다.

그렇지만, 이러한 과정에서 솔더 볼(160)은 대략 260℃로 가열되어 용융상태로 유지되다가 상온으로 냉각되어 상기 칩 부품(110)과 동박 층(120)을 연결하는 급격한 열 변화를 겪게 된다. 이와 같은 과정에서 상기 솔더 볼(160)은 도 3에서 화살표로 도시한 바와 같은 방향으로 급격한 재료 수축현상을 일으키며, 그러한 수축 현상으로 동박 층(120)을 그 하부의 PI 층(140)으로부터 당긴다.

이와 같은 경우, 상기 PI층(140)은 그 하부에 보다 두꺼운 고분자 재료로 이루어진 보강 층(145)이 부착 지지 되고 있어서, 상기와 같은 재료 수축에 따른 당김 현상으로 인하여 상기 동박 층(120)은 상기 PI층(140)으로부터 부분적으로 떨어지는 박리 부분(S)을 발생시킨다. 이와 같이 동박 층(120)이 PI층(140)으로부터 떨어지면, 이러한 동박 층(120)에 장착된 칩 부품(110) 등은 외부 충격에 매우 약하고, 쉽게 FPCB(100)로부터 구조적으로 단락되어 전기적인 고장을 초래한다.

따라서, 상기와 같은 종래의 FPCB(100)는 그 활용도 측면에서 제한적인 것이고, 구조적인 측면에서 개선의 여지가 많은 것이었다.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 그 목적은 FPCB 상에 표면 실장을 통하여 칩 부품(chip component) 등이 장착되는 경우, 동박 층의 박리 없이 FPCB에 견고히 장착되어 그 고착강도가 일반 PCB에 동등한 정도로 높게 이루어짐으로써 FPCB의 구조적인 개선을 통하여 FPCB의 활용도 및 그 성능을 향상시키도록 개선된 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공함에 있다.

그리고, 본 발명은 FPCB의 상부에 다양한 여러 종류의 칩 부품을 장착할 수 있도록 하여 다양하게 칩 부품을 탑재할 수 있고, 위치적인 제약이 거의 없이 다양한 각도에서 원하는 위치에 칩 부품들을 장착할 수 있도록 개선된 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 상부에 장착되는 칩 부품의 고착 강도를 향상시키기 위한 FPCB에 있어서,

기본 회로패턴이 형성되는 제1 동박 층;

상기 제1 동박 층의 하부에 형성되는 제1 PI층;

상기 제1 PI층 하부에 형성되는 보강판;

상기 제1 동박 층 위에 형성되는 제2 PI층;

상기 제2 PI층의 상부에 형성된 제2 동박 층; 및

상기 제1 및 제2 동박 층과 제2 PI층을 관통하여 형성되고 내부에는 금속 충전물이 형성되어 제1 및 제2 동박 층을 전기적으로 연결하고, 제1 및 제2 동박 층을 구조적으로 연결하는 다수의 비아 홀;을 포함함은 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다.

그리고, 본 발명은 바람직하게는, 상기 금속 충전물은 상기 제2 동박 층을 도금처리하는 Ni/Au 도금 재료로 이루어지는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다.

또한, 본 발명은 바람직하게는, 상기 금속 충전물은 솔더로 이루어짐을 특징 으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다.

그리고, 본 발명은 바람직하게는, 상기 솔더는 제2 동박 층의 상부에 칩을 장착하기 위한 표면 실장공정 중에 충전되는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다.

또한, 본 발명은 바람직하게는, 상기 제2 동박 층의 상부에는 PI 재료로 이루어진 표피 층(Cover lay)이 형성됨을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다.

이하, 본 발명의 바람직한 실시 예를 첨부도면에 따라 보다 상세히 설명하기로 한다.

본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 장착되는 칩 부품 부분의 취약한 고착강도를 향상시켜 그 응용범위를 확대시킬 수 있다.

본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 도 4에 도시된 바와 같이, 기본 회로패턴이 형성되는 제1 동박 층(10)을 구비하고, 상기 제1 동박 층(10)의 하부에 형성되는 제1 PI층(15)을 형성하며, 상기 제1 PI층(15)의 하부에는 보강판(17)을 형성한다.

즉, 종래의 FPCB 형성 방법으로 제품을 구성하는 것에 더하여 상기 제1 동박 층(10)의 위에는 제2 PI층(20)을 형성하고, 상기 제2 PI층(20)의 상부에는 제2 동박 층(30)을 형성한다.

본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 상기와 같이 중첩된 구조를 형성할 때, 기본적인 패턴, 즉 종래의 동박 층에 형성되는 회로 패턴을 상기 제1 동박 층(10) 부분에 설계하고, 제2 동박 층(30)에는 보강용 패턴을 형성시킨다.

그리고, 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 상기 제1 및 제2 동박 층(10)(30)과 제2 PI층(20)을 관통하여 형성되고 내부에는 금속 충전물(42)이 형성되어 제1 및 제2 동박 층(10)(30)을 전기적으로 연결하고, 제1 및 제2 동박 층(10)(30)을 구조적으로 연결하는 다수의 비아 홀(40)들을 포함한다.

즉, 내부에 형성된 제1 동박 층(10)의 패턴과 그 상부에 형성되는 제2 동박 층(30)의 패턴을 일정 크기의 다수의 비아 홀(VIA hole)(40)들로 연결한다. 이와 같은 비아 홀(40)들은 그 형성 과정에서 제2 PI층(20)을 관통하여 형성된다.

그리고, 상기와 같은 비아 홀(40)들은 제1 동박 층(10)의 패턴과 제2 동박 층(30)의 패턴을 전기적으로 연결하기 위해 상기 비아 홀(40)들을 무 전해 도금 처리한다. 그리고, 이와 같이 전기적으로 제1 동박 층(10)의 패턴과 제2 동박 층(30)의 패턴이 연결된 상태에서 상기 제2 동박 층(30)에 칩 부품(60) 등을 표면 실장하 게 되면, 그 표면 실장 과정에서 칩 부품(60)의 장착과 동시에 솔더(Solder)가 상기 비아 홀(40)들을 채우게 되어 제1 동박 층(10)과 제2 동박 층(30)은 구조적으로 연결되고, 구조적인 강도가 크게 증대된다.

한편, 상기에서 금속 충전물(42)은 솔더(Solder)로 이루어질 수 있지만, 상기 제2 동박 층(30)을 도금처리하는 Ni/Au 도금 재료로 이루어져도 동일하게 칩 부품(60)의 고착력을 구조적으로 강화할 수 있다.

또한, 본 발명은 상기 제2 동박 층(30)의 상부에 PI 재료로 이루어진 표피 층(Cover lay)(70)이 선택적으로 형성될 수 있음은 물론이다..

미설명 부호(62)는 칩 부품을 장착하기 위한 패드이고,(64)는 솔더 볼이며, (66)는 제2 동판 층에 도금되는 Ni/Au 도금 층이고, (80)은 본 발명의 FPCB가 전자기기의 PCB(150)에 장착되는 부분이다.

상기와 같이 구성된 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 도 5에 도시된 바와 같이, 제2 동박 층(30)에 원하는 칩 부품(60) 등을 표면 실장 한다. 이와 같은 경우, 칩 부품(60)들이 장착되는 제2 동박 층(30)의 솔더 볼(64)은 대략 260℃로 가열되어 용융상태로 유지되다가 상온으로 냉각되어 상기 칩 부품(60)과 제2 동박 층(30)의 패턴을 연결시키는 급격한 열 변화를 겪게 된다.

이와 같은 과정에서 상기 솔더 볼(64)은 도 6에서 화살표로 도시한 바와 같은 급격한 재료 수축현상을 일으키며, 그러한 수축 현상으로 제2 동박 층(30)을 당긴다.

이와 같은 경우, 상기 제2 동박 층(30)은 비아 홀(40)들을 통하여 제1 동박 층(10)에 구조적으로 연결되어 있으므로, 제2 동박 층(30)에 가해지는 솔더 볼(64)의 수축 응력은 비아 홀(40)에 충전된 금속 충전물(42)을 통하여 제1 동박 층(10)으로 전달되고, 제1 동박 층(10)과 제2 동박 층(30)의 사이에 배치된 제2 PI층(20)을 통해서도 분산된다.

따라서, 제2 동박 층(30)은 그 하부의 제2 PI층(20)으로부터 박리 되지 않고 구조적으로 안정된 상태로 고정된다. 즉 상기와 같이 제2 동박 층(30)에 장착된 칩 부품(60)들은 그 고착 강도가 견고한 상태로 유지되어 외부 충격에 매우 강하고 쉽게 단락되지 않음으로써 전기적인 고장을 초래하지 않는다.

이와 같이 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 이를 바탕으로, 도 7에 도시된 바와 같이 좌·우 측면 또는 상·하측면의 제한적인 공간에 칩 부품(60) 등이 장착되어야 하는 경우에도 구조적으로 안정되게 다양한 위치에 장착할 수 있음으로써 칩 배치의 자유도를 크게 향상시킬 수 있고, 본 발명의 FPCB(1)가 장착되는 전기제품의 고유한 특성을 구현할 수 있다. 따라서, 본 발명은 FPCB의 활용도 및 성능을 대폭 향상시킬 수 있는 것이다.

상기와 같이 본 발명에 의하면, FPCB 상에 표면 실장을 통하여 칩(chip) 등이 장착되는 경우, 동박 층의 박리 없이 FPCB에 견고히 장착되어 그 고착강도가 일반 PCB에 동등한 정도로 높게 이루어짐으로써 FPCB의 구조적인 개선을 통하여 FPCB의 활용도 및 그 성능을 향상시키도록 개선된 효과가 얻어지는 것이다.

또한, 본 발명은 FPCB의 기본적인 회로 패턴이 제1 동박 층에 형성되고, 제2 동박 층을 통하여 칩 부품의 장착이 이루어지므로, FPCB의 상부에 다양한 여러 종류의 칩 부품을 장착하여 사용할 수 있다. 즉 제1 동박 층의 작은 공간을 활용하여 제2 동박 층이 전기적으로 연결되어 또 하나의 칩 부품 장착공간으로 활용되므로 다양하게 칩 부품을 탑재할 수 있고, 위치적인 제약이 거의 없이 다양한 각도에서 원하는 위치에 장착할 수 있다.

그리고, 본 발명에 의하면, 칩 부품이 장착되는 제2 동박 층은 구조적으로 비아 홀들을 통하여 제1 동박 층에 연결되어 구조적인 강도가 강화되므로 표면 실장 공정에서 사용되는 온도에서 칩 부품의 고착력이 현저히 크게 향상된다. 따라서, FPCB의 제작 온도변화에 대한 신뢰성이 보장되어 다양한 제품의 전자기기에 활용될 수 있다.

또한, 본 발명에 의하면 FPCB의 공간 활용뿐만 아니라 이를 사용함으로써 전 자 기기의 메인 PCB 자체의 면적도 크게 확보되어 이 부분의 활용성도 높아지게 된다.

상기에서 본 발명은 특정한 실시 예에 관하여 도시되고 설명되었지만, 이는 단지 예시적으로 본 발명을 설명하기 위하여 기재된 것이며, 본 발명을 이와 같은 특정 구조로 제한하려는 것은 아니다. 당 업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.

Claims (5)

1. 상부에 장착되는 칩 부품의 고착 강도를 향상시키기 위한 FPCB에 있어서,

   기본 회로패턴이 형성되는 제1 동박 층;

   상기 제1 동박 층의 하부에 형성되는 제1 PI층;

   상기 제1 PI층 하부에 형성되는 보강판;

   상기 제1 동박 층 위에 형성되는 제2 PI층;

   상기 제2 PI층의 상부에 형성된 제2 동박 층; 및

   상기 제1 및 제2 동박 층과 제2 PI층을 관통하여 형성되고 내부에는 금속 충전물이 형성되어 제1 및 제2 동박 층을 전기적으로 연결하고, 제1 및 제2 동박 층을 구조적으로 연결하는 다수의 비아 홀;을 포함함은 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.
2. 제1항에 있어서, 상기 금속 충전물은 상기 제2 동박 층을 도금처리하는 Ni/Au 도금 재료로 이루어지는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.
3. 제1항에 있어서, 상기 금속 충전물은 솔더로 이루어짐을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.
4. 제3항에 있어서, 상기 솔더는 제2 동박 층의 상부에 칩을 장착하기 위한 표면 실장공정 중에 충전되는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.
5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 제2 동박 층의 상부에는 PI 재료로 이루어진 표피 층(Cover lay)이 형성됨을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.

Images