KR20070014054A - 3족 질화물계 디바이스용 규소-탄소-게르마늄(ＳｉＣＧｅ)기판 - Google Patents

3족 질화물계 디바이스용 규소-탄소-게르마늄(ＳｉＣＧｅ)기판 Download PDF

Info

Publication number
KR20070014054A
KR20070014054A KR1020060069842A KR20060069842A KR20070014054A KR 20070014054 A KR20070014054 A KR 20070014054A KR 1020060069842 A KR1020060069842 A KR 1020060069842A KR 20060069842 A KR20060069842 A KR 20060069842A KR 20070014054 A KR20070014054 A KR 20070014054A
Authority
KR
South Korea
Prior art keywords
silicon
carbon
layer
substrate
germanium
Prior art date
Application number
KR1020060069842A
Other languages
English (en)
Inventor
버지니아 엠 로빈즈
Original Assignee
아바고 테크놀로지스 이씨비유 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 이씨비유 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 이씨비유 아이피 (싱가포르) 피티이 리미티드
Publication of KR20070014054A publication Critical patent/KR20070014054A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 규소-탄소 층, 및 상기 규소-탄소 층 상의 규소-탄소-게르마늄 층을 포함하되, 상기 규소-탄소 층 및 상기 규소-탄소-게르마늄 층이 3족 질화물 재료 시스템으로 형성된 디바이스용 기판을 형성하는, 3족 질화물 재료 시스템으로 형성되는 전자 디바이스용 기판에 관한 것이다.

Description

3족 질화물계 디바이스용 규소-탄소-게르마늄(ＳｉＣＧｅ) 기판{SILICON CARBON GERMANIUM (ＳｉＣＧｅ) SUBSTRATE FOR A GROUP III NITRIDE-BASED DEVICE}
도 1은 본 발명의 실시양태에 따라 규소-탄소-게르마늄 기판 상에 형성된 광전자 디바이스를 도시하는 개략도이다.
도 2는 도 1의 기판 상에 형성된 예시적 질화갈륨계 레이저의 개략도이다.
도 3은 본 발명에 따라 기판 상에 디바이스를 형성하기 위한 예시적 방법을 도시하는 흐름도이다.
도면의 주요 부분에 대한 부호의 설명
100: 광전자 디바이스
102: 제 1 기판 층
104: 제 2 기판 층
106: 질화갈륨 층
110: 기판
202: 도전성 완충 층
204: n형 질화갈륨 층
206: n형 클래딩(cladding) 층
208,212: 도파관 층
210: 활성 영역
214: p형 클래딩 층
216: p형 질화갈륨 층
218: n형 접촉부
222: p형 접촉부
탄화규소(SiC)는 다양한 전자 및 광학 디바이스용 기판으로서 사용된다. 다수의 전자 및 광학 디바이스는 일반적으로 3족 질화물로 지칭되는 하나 이상의 3족 원소와 질소로 구성된 층으로 형성된다. 3족 질화물들 중 하나는 질화갈륨이다. 일반적으로 질화갈륨 재료 시스템을 사용하여 형성된 디바이스로는 예컨대 트랜지스터 및 발광 디바이스가 포함된다. 질화갈륨 재료 시스템은 질소와 알루미늄, 붕소, 갈륨 및 인듐의 다양한 조합을 사용하여 형성된 합금을 포함한다. 이는 질화알루미늄(AlN), 질화갈륨(GaN), 갈륨 인듐 질화물(GaInN) 등과 같은 다양한 2원 종점(endpoint)과 3원 종점을 포함한다. 탄화규소는 전도성이기 때문에 질화갈륨 재료 시스템을 사용하여 형성되는 디바이스를 위한 바람직한 기판 재료이다. 그러 나, 질화갈륨 재료 시스템을 사용하여 형성된 재료의 결정 구조와 유사한 결정 구조를 갖지만, 탄화규소의 격자 상수는 질화갈륨 재료 시스템을 사용하여 형성된 재료의 격자 상수보다 작다. 질화갈륨 재료 시스템을 사용하여 형성된 재료와 탄화규소 사이의 격자 비매칭(mismatch)는, 질화갈륨 재료가 임계 두께보다 두껍게 성장되는 경우 질화갈륨 재료 내에 전위(dislocation) 결함이 형성되게 한다. 이러한 전위는 질화갈륨계 디바이스의 성능과 신뢰도를 저하시킨다.
불행하게도, 질화갈륨 재료 시스템을 사용하여 형성된 재료의 격자 상수와 유사한 격자 상수를 갖고 적당한 전기 특성을 나타내는 기판은 아직 개발되지 않았다. 그러므로, 질화갈륨 재료 시스템으로 탄화규소 기판 상에 형성된 디바이스의 개발은, 결함 밀도를 감축시키기 위해 "ELOG"로 지칭되는 에피택셜 측방향 과성장(epitaxial lateral overgrowth)과 같은 정교한 성장 설계의 개발이 요구되었다. 설령 ELOG와 같은 기술을 사용하여 성장시킨 후에도, 탄화규소 상에 성장시킨 질화갈륨에서의 결함 밀도는 여전히 ∼106/㎝-2이다. 질화갈륨계 재료를 사용하여 형성된 재료와 매칭되는 더욱 더 근접한 격자인 기판은, 전위 결함 밀도가 더욱 낮고 디바이스 성능이 개선된 질화갈륨계 재료를 성장시킬 수 있을 것이다.
본 발명에 따른 실시양태는, 규소-탄소 층 및 상기 규소-탄소 층에 규소-탄소-게르마늄 층을 포함하되, 상기 규소-탄소 층 및 상기 규소-탄소-게르마늄 층이 3족 질화물 재료 시스템으로 형성된 디바이스용 기판을 형성하는, 3족 질화물 재료 시스템으로 형성되는 전자 디바이스용 기판을 제공한다.
본 발명에 따른 실시양태는 또한 3족 질화물 재료 시스템으로 형성되는 전자 디바이스용 규소-탄소-게르마늄 기판의 형성 방법을 포함한다. 상기 방법은 규소-탄소 층을 형성하는 단계; 상기 규소-탄소 층 상에 규소-탄소-게르마늄 층을 형성하는 단계; 상기 규소-탄소-게르마늄 층 상에 직접적으로 3족 질화물 재료 시스템으로 전자 디바이스를 형성하는 단계를 포함한다.
본 발명은 하기 도면을 참고하면 더욱 잘 이해될 수 있다. 도면에 있는 구성요소는 반드시 일정한 축척으로 도시된 것이 아니며, 그 대신 본 발명의 원리를 명확히 설명하는 것에 중점을 두고 있다. 더욱이, 도면에서 동일한 참조 부호는 여러 도면 전체에 걸쳐 상응하는 부분을 지칭한다.
기판과 질화갈륨계 재료 사이의 격자 비매칭을 감소시키기 위한 하나의 방법은 탄화규소 기판에 게르마늄을 첨가하는 것이다. 탄화규소 기판에 게르마늄을 첨가하는 것은 기판의 격자 상수를 증가시킬 것이다. SiC:Ge 합금의 개발은 기술적인 도전이며, 현재까지는 단지 소량의 게르마늄이 탄화규소 결정 내에 혼입되었다. X-선 회절 데이터에서는, SiC:Ge의 격자 상수가 사실상 탄화규소에 비해 증가된다. 탄화규소 헤테로구조 디바이스를 형성하기 위해, SiC:Ge의 박층이 전자 디바이스 내에 혼입되었다. 그러나, 3족 질화물, 특히 질화갈륨 재료 시스템을 사용하여 형 성된 디바이스에 더욱 근접하게 격자 매칭된 기판을 형성하기 위한 게르마늄의 사용이 지금까지는 실현되지 않았다.
3족 질화물계 디바이스용 규소-탄소-게르마늄 기판의 실시양태가 질화갈륨계 디바이스용 기판을 형성하는 것에 관하여 기술될지라도, 질화갈륨계 디바이스의 층의 격자 상수와 유사한 격자 상수를 갖는 다른 재료도 또한 규소-탄소-게르마늄 기판 상에 형성될 수 있다.
도 1은 본 발명의 실시양태에 따른 규소-탄소-게르마늄 기판 상에 형성된 광전자 디바이스를 도시하는 개략도이다. 광전자 디바이스(100)는 예컨대 레이저 또는 발광 다이오드와 같은 발광 디바이스일 수 있거나, 또는 3족 질화물, 특히 질화갈륨 재료 시스템을 사용하여 형성된 다른 임의의 전자 디바이스일 수 있다. 전자 디바이스(100)는 규소 및 탄소로 구성된 제 1 기판 층(102)을 포함한다. 하나의 실시양태에서, 제 1 기판 층(102)은 탄화규소(SiC)로 구성된다. 제 1 기판 층(102)은 3.086 Å의 면내(in-plane)(a-축) 격자 상수를 갖는다. 규소-탄소-게르마늄의 제 2 기판 층(104)은 제 1 기판 층(102) 상에 형성된다. 하나의 실시양태에서, 제 2 기판 층(104)은 (Si0.5-xC0.5-y)Gex+y(여기서, 0≤x≤0.5 및 0≤y≤0.5이다)의 조성을 갖는 탄화규소-게르마늄(SiC:Ge)이다.
특정 실시양태에서, 제 2 기판 층(104)의 조성은 (Si0.5-xC0.5-y)Gex+y이며, 여기서 게르마늄 함량은 약 5%에서부터 약 40%까지 변한다. x 및 y의 값들은 후속 디바이스 층들에 대한 바람직한 격자 상수를 제공하도록 선택된다. 하나의 실시양태 에서, 제 2 기판 층(104)은 Si0.35C0.5Ge0.15의 조성을 갖는다. 그러나, 제 2 기판 층(104)은 Si0.45C0.5Ge0.05 내지 Si0.10C0.5Ge0.4의 범위를 갖고 Si0.45C0.5Ge0.05 및 Si0.10C0.5Ge0.4를 포함하는 조성을 가질 수 있다. 규소, 탄소 및 게르마늄의 결합 길이 때문에, 게르마늄은 규소를 대신하기 쉽지만, 게르마늄의 일부가 또한 탄소를 대신할 수 있다. 질화갈륨 디바이스가 후속적으로 제 2 기판 층(104) 상에 성장되면, 제 2 기판 층(104)은 3.19Å의 면내 격자 상수를 얻기 위한 (Si0.5-xC0.5-y)Gex+y의 조성으로 형성되어야 한다. 질화알루미늄 디바이스가 후속적으로 제 2 기판 층(104) 상에 성장되면, 제 2 기판 층(104)은 3.11Å의 면내 격자 상수를 얻기 위한 (Si0.5-xC0.5-y)Gex+y의 조성으로 형성되어야 한다.
제 1 기판 층(102) 및 제 2 기판 층(104)은 기판(110)을 포함한다. 제 2 기판 층(104)은 질화갈륨 재료 시스템으로 형성된 다른 재료와 질화갈륨의 격자 상수를 근접하게 접근시키는(approximate) 격자 상수를 갖는다. 하나의 실시양태에서, 질화갈륨 재료 시스템을 사용하여 형성된 광전자 디바이스는 기판(110) 상에 및 직접적으로 제 2 기판 층(104) 상에 형성된다. 이는 제 2 기판 층(104) 상에 층(106)으로 형성된 질화갈륨 디바이스로서 설명된다. 전형적인 디바이스는 붕소, 알루미늄, 갈륨, 인듐 및 질소의 가변 조성을 갖는 다수의 층으로 구성될 것이다. 이 예에서, 질화갈륨 층(106)은 제 2 기판 층(104)의 격자 상수에 근접하게 매칭하는 3.19Å의 격자 상수를 갖는다. 층(104,106)의 재료들 사이의 근접한 격자 매칭 는, 층(106)(및 도시되지 않은 후속 층들)의 질화갈륨 재료가 탄화규소 층(102)에 상기 질화갈륨 층(106)이 직접적으로 성장되는 두께보다 두껍게 무전위(dislocation-free) 성장되도록 허용한다. 이는 기판(110) 상에 높은 광학 품질을 갖는 질화갈륨계 디바이스가 형성되도록 허용한다.
전위 시작 전에 층(106)이 제 2 기판 층(104) 상에 형성될 수 있는 두께는, 탄화규소 층(102) 상에 직접적으로 형성될 수 있는 두께보다 크다. 이와 같이, 높은 광학 품질을 갖는 질화갈륨계 디바이스가 형성될 수 있다. 약 5 내지 약 40% 게르마늄을 함유하는 제 2 기판 층(104) 사이의 격자 비매칭은 제 1 기판 층(102)과 층(106)의 질화갈륨 재료 사이의 비매칭보다 현저하게 낮다. 제 2 기판 층(104)과 층(106)의 질화갈륨 재료 사이의 격자 매칭는, 층(106)의 재료가 제 1 기판 층(102) 상에 층(106)이 직접적으로 성장되는 경우보다 현저하게 두껍게 전위의 형성 없이 성장되도록 허용한다.
도 2는 도 1의 기판 상에 형성된 예시적 질화갈륨계 층 구조의 개략도이다. 도전성 완충 층(202)은 기판(110) 상에 형성된다. 하나의 실시양태에서, 도전성 완충 층(202)은 비교적 낮은 성장 온도에서 질화갈륨으로 형성될 수 있다. 질화갈륨의 n형 층(204)은 완충 층(202) 상에 형성된다. 하나의 실시양태에서, 질화갈륨 층(204)의 두께는 약 1㎛이다. n형 클래딩 층(206)은 질화갈륨 층(204) 상에 알루미늄 갈륨 질화물로 형성된다. 클래딩 층(206)은 약 0.4㎛의 두께를 갖고, AlxGa1-xN(여기서, x는 0.12이다)을 사용하여 형성된다. 도파관 층(208)은 클래딩 층(206) 상에 형성된다. 도파관 층(208)은 약 0.1㎛의 두께를 갖고, AlxGa1-xN(여기서, x는 0.06이다)을 사용하여 형성된다. 인듐 갈륨 질화물 퀀툼 웰(quantum well) 층과 질화갈륨 차단 층의 교호 층들을 포함하는 활성 영역(212)은 도파관 층(208) 상에 형성된다. 활성 영역은 하나 이상의 퀀툼 웰을 함유할 수 있고, 이 예에서 8개의 퀀툼 웰을 포함한다.
도파관 층(212)은 활성 영역(210) 상에 형성된다. 도파관 층(212)은 약 0.1㎛의 두께를 갖고, AlxGa1-xN(여기서, x는 0.06이다)을 사용하여 형성된다. p형 클래딩 층(214)은 도파관 층(212) 상에 알루미늄 갈륨 질화물로 형성된다. 클래딩 층(214)은 약 0.4㎛의 두께를 갖고, AlxGa1-xN(여기서, x는 0.12이다)을 사용하여 형성된다. p형 질화갈륨 층(216)은 클래딩 층(214) 상에 형성된다. 하나의 실시양태에서, 질화갈륨 층(216)은 약 0.1㎛의 두께를 갖는다. n형 접촉부(218)는 기판(110) 상에 형성되고 p형 접촉부(222)는 p형 질화갈륨 층(216) 상에 형성된다.
도 3은 본 발명에 따라 기판 상에 디바이스를 형성하기 위한 예시적 방법을 도시하는 흐름도이다. 블록(302)에서, 규소-탄소의 제 1 기판 층(102)이 형성된다. 구체적인 실시양태에서, 제 1 기판 층(102)은 탄화규소(SiC)이다. 블록(304)에서, 규소-탄소-게르마늄의 제 2 기판 층(104)이 형성된다. 예시적인 실시양태에서, 제 2 기판 층(104)은 (Si0.5-xC0.5-y)Gex+y(여기서, 0≤x≤0.5 및 0≤y≤0.5)의 조성 및 3.19Å의 격자 상수를 갖는 탄화규소 게르마늄(SiC:Ge)이다. 제 1 기판 층(102) 및 제 2 기판 층(104)이 기판(110)을 형성한다. 블록(306)에서, 3족 질화 물 및 특히 질화갈륨계 디바이스가 기판(110) 상에 형성되고, 특히 제 2 기판 층(104) 상에 직접적으로 형성된다. 질화갈륨계 디바이스의 층들의 격자 상수는 제 2 기판 층(104)의 SiC:Ge 재료의 격자 상수에 근접하게 매칭된다. 제 2 기판 층(104)의 SiC:Ge 재료와 질화갈륨계 디바이스의 재료 사이의 격자 매칭은 높은 광학 품질의 질화갈륨계 광전자 디바이스가 기판(110) 상에 형성되도록 허용한다.
상기 개시내용은 예시적인 실시양태를 사용하여 본 발명을 상세하게 기술한 것이다. 그러나, 첨부된 특허청구범위에 의해 규정된 본 발명은 기술된 구체적인 실시양태에 국한되지 않는 것으로 이해된다.
본 발명에 따르면, 전위 결함 밀도가 더욱 낮고 디바이스 성능이 개선된 질화갈륨계 디바이스용 규소-탄소-게르마늄 기판이 형성된다.

Claims (20)

  1. 3족 질화물 재료 시스템으로 형성되는 전자 디바이스용 규소-탄소-게르마늄 기판을 형성하는 방법으로서,
    규소-탄소 층을 형성하는 단계;
    상기 규소-탄소 층 상에 규소-탄소-게르마늄 층을 형성하는 단계; 및
    상기 규소-탄소-게르마늄 층 상에 직접적으로 3족 질화물을 포함하는 전자 디바이스를 형성하는 단계를 포함하는 규소-탄소-게르마늄 기판의 형성 방법.
  2. 제 1 항에 있어서,
    상기 규소-탄소-게르마늄이 (Si0.5-xC0.5-y)Gex+y(여기서, 0≤x≤0.5 및 0≤y≤0.5이다)의 조성을 갖는 규소-탄소-게르마늄 기판의 형성 방법.
  3. 제 2 항에 있어서,
    상기 규소-탄소-게르마늄이 Si0.35C0.5Ge0.15의 조성을 갖는 규소-탄소-게르마늄 기판의 형성 방법.
  4. 제 2 항에 있어서,
    상기 규소-탄소-게르마늄 층이, 규소-탄소가 질화갈륨에 매칭하는 것보다 더욱 근 접하게 질화갈륨에 격자 매칭되는 규소-탄소-게르마늄 기판의 형성 방법.
  5. 제 2 항에 있어서,
    상기 규소-탄소-게르마늄 층이 3.09Å의 격자 상수를 갖도록 형성되는 규소-탄소-게르마늄 기판의 형성 방법.
  6. 제 2 항에 있어서,
    상기 규소-탄소-게르마늄 층이 3.11Å의 격자 상수를 갖도록 형성되는 규소-탄소-게르마늄 기판의 형성 방법.
  7. 제 2 항에 있어서,
    상기 규소-탄소-게르마늄이 (Si0.5-xC0.5-y)Gex+y(여기서, 0.1≤x≤0.40 및 0.0≤y≤0.40이다)의 조성을 갖는 규소-탄소-게르마늄 기판의 형성 방법.
  8. 3족 질화물 재료 시스템으로 형성되는 전자 디바이스용 기판으로서,
    규소-탄소 층, 및 상기 규소-탄소 층 상의 규소-탄소-게르마늄 층을 포함하되, 상기 규소-탄소 층 및 규소-탄소-게르마늄 층이 3족 질화물 재료 시스템으로 형성된 디바이스용 기판을 형성하는 전자 디바이스용 기판.
  9. 제 8 항에 있어서,
    상기 규소-탄소-게르마늄 층 상에 직접적으로 형성된 질화갈륨 재료 시스템으로 형성되는 전자 디바이스를 추가로 포함하는 전자 디바이스용 기판.
  10. 제 9 항에 있어서,
    상기 전자 디바이스가 광전자 디바이스인 전자 디바이스용 기판.
  11. 제 9 항에 있어서,
    상기 규소-탄소-게르마늄 층이 (Si0.5-xC0.5-y)Gex+y(여기서, 0≤x≤0.5 및 0≤y≤0.5이다)를 포함하는 전자 디바이스용 기판.
  12. 제 11 항에 있어서,
    상기 규소-탄소-게르마늄 층이 Si0.35C0.5Ge0.15를 포함하는 전자 디바이스용 기판.
  13. 제 11 항에 있어서,
    상기 규소-탄소-게르마늄 층이, 규소-탄소 층이 질화갈륨에 매칭하는 것보다 더욱 근접하게 질화갈륨에 격자 매칭되는 전자 디바이스용 기판.
  14. 제 11 항에 있어서,
    상기 규소-탄소-게르마늄 층의 격자 상수가 3.09Å인 전자 디바이스용 기판.
  15. 제 11 항에 있어서,
    상기 규소-탄소-게르마늄 층의 격자 상수가 3.11Å인 전자 디바이스용 기판.
  16. 3족 질화물 재료 시스템으로 형성되는 전자 디바이스용 규소-탄소-게르마늄 기판으로서,
    규소-탄소 층;
    상기 규소-탄소 층 상에 위치되고, (Si0.5-xC0.5-y)Gex+y(여기서, 0≤x≤0.5 및 0≤y≤0.5이다)를 포함하는 규소-탄소-게르마늄 층; 및
    상기 규소-탄소-게르마늄 층 상에 직접적으로 위치되고 갈륨 및 질소를 포함하는 전자 디바이스
    를 포함하는 규소-탄소-게르마늄 기판.
  17. 제 16 항에 있어서,
    상기 규소-탄소-게르마늄이 Si0.45C0.5Ge0.05 내지 Si0.10C0.5Ge0.4의 조성을 갖는 규소-탄소-게르마늄 기판.
  18. 제 17 항에 있어서,
    상기 규소-탄소-게르마늄 층이, 규소-탄소가 질화갈륨에 격자 매칭하는 것보다 더욱 근접하게 질화갈륨에 격자 매칭되는 규소-탄소-게르마늄 기판.
  19. 제 16 항에 있어서,
    상기 규소-탄소-게르마늄 층이 3.09Å의 격자 상수를 갖도록 형성되는 규소-탄소-게르마늄 기판.
  20. 제 16 항에 있어서,
    상기 규소-탄소-게르마늄 층이 3.11Å의 격자 상수를 갖도록 형성되는 규소-탄소-게르마늄 기판.
KR1020060069842A 2005-07-26 2006-07-25 3족 질화물계 디바이스용 규소-탄소-게르마늄(ＳｉＣＧｅ)기판 KR20070014054A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/189,286 US20070023761A1 (en) 2005-07-26 2005-07-26 Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
US11/189,286 2005-07-26

Publications (1)

Publication Number Publication Date
KR20070014054A true KR20070014054A (ko) 2007-01-31

Family

ID=37137522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069842A KR20070014054A (ko) 2005-07-26 2006-07-25 3족 질화물계 디바이스용 규소-탄소-게르마늄(ＳｉＣＧｅ)기판

Country Status (6)

Country Link
US (1) US20070023761A1 (ko)
EP (1) EP1748497A3 (ko)
JP (1) JP2007036255A (ko)
KR (1) KR20070014054A (ko)
CN (1) CN1905132B (ko)
TW (1) TW200742099A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399692B2 (en) * 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
CN102449785A (zh) * 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法
JP2011166129A (ja) * 2010-01-15 2011-08-25 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス及び半導体基板の製造方法
US10507469B2 (en) * 2013-01-18 2019-12-17 Kurt M. Schie Wood chipper
CN103646858A (zh) * 2013-12-03 2014-03-19 中国电子科技集团公司第十三研究所 采用SiGeC缓冲层在Si衬底上生长GaN的方法
CN105568385A (zh) * 2016-01-22 2016-05-11 山东大学 一种掺锗SiC体单晶材料的生长方法
CN111856626B (zh) * 2020-07-22 2021-11-26 中国建筑材料科学研究总院有限公司 硅掺杂碳化锗膜、光学薄膜及其制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
JP3822318B2 (ja) * 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers

Also Published As

Publication number Publication date
TW200742099A (en) 2007-11-01
CN1905132A (zh) 2007-01-31
EP1748497A3 (en) 2008-05-14
CN1905132B (zh) 2010-09-29
JP2007036255A (ja) 2007-02-08
US20070023761A1 (en) 2007-02-01
EP1748497A2 (en) 2007-01-31

Similar Documents

Publication Publication Date Title
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US6194742B1 (en) Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
US20070278622A1 (en) Gallium Nitride Device Substrate Contaning A Lattice Parameter Altering Element
US20020008245A1 (en) Semiconductor devices with selectively doped iii-v nitride layers
KR100449074B1 (ko) 반도체의 제조 방법 및 반도체 발광 소자
KR20070014054A (ko) 3족 질화물계 디바이스용 규소-탄소-게르마늄(ＳｉＣＧｅ)기판
US6534791B1 (en) Epitaxial aluminium-gallium nitride semiconductor substrate
US7393213B2 (en) Method for material growth of GaN-based nitride layer
JP3954335B2 (ja) Ｉｉｉ族窒化物多層膜
JP4530234B2 (ja) 半導体発光素子
KR20070014711A (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
KR19990083174A (ko) 질화물계 화합물 반도체의 성장방법
US6774410B2 (en) Epitaxial growth of nitride semiconductor device
KR100504180B1 (ko) 질화물 화합물 반도체의 결정성장 방법
KR100508141B1 (ko) 질화물막의 제조방법
JP4583523B2 (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP4586094B2 (ja) 半導体発光素子
EP1138062A1 (en) Epitaxial aluminum-gallium-nitride semiconductor substrate
KR100466574B1 (ko) GaN 기반 질화막의 형성방법
KR20040040901A (ko) 열분해된 버퍼층을 이용한 질화갈륨 기판 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid