KR20070009173A - 씨모스 이미지 센서 및 그 제조방법 - Google Patents

씨모스 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20070009173A
KR20070009173A KR1020050064255A KR20050064255A KR20070009173A KR 20070009173 A KR20070009173 A KR 20070009173A KR 1020050064255 A KR1020050064255 A KR 1020050064255A KR 20050064255 A KR20050064255 A KR 20050064255A KR 20070009173 A KR20070009173 A KR 20070009173A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
layer
image sensor
cmos image
photodiode
Prior art date
Application number
KR1020050064255A
Other languages
English (en)
Other versions
KR100672730B1 (ko
Inventor
한창훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050064255A priority Critical patent/KR100672730B1/ko
Priority to US11/486,489 priority patent/US7560674B2/en
Priority to CNB2006100994050A priority patent/CN100466283C/zh
Publication of KR20070009173A publication Critical patent/KR20070009173A/ko
Application granted granted Critical
Publication of KR100672730B1 publication Critical patent/KR100672730B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 청색광의 투과율이 낮은 것을 보상하여 색 재현성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것으로서, 일정한 간격을 갖는 제 1, 제 2, 제 3 포토다이오드 및 다수개의 트랜지스터가 형성된 반도체 기판과, 상기 제 2 포토다이오드가 노출되도록 개구부를 갖고 상기 반도체 기판의 전면에 형성되는 확산 저지막과, 상기 확산 저지막을 포함한 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 층간 절연막상에 상기 제 1, 제 2, 제 3 포토다이오드와 각각 대응되게 형성되는 적색, 청색, 녹색 칼라 필터층과, 상기 각 칼라 필터층상에 각 칼라 필터층과 각각 대응되게 형성되는 다수개의 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
포토다이오드, 확산 저지막, 청색 칼라 필터

Description

씨모스 이미지 센서 및 그 제조방법{CMOS image sensor and method for manufacturing the same}
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도
도 4a는 일반적인 씨모스 이미지 센서에서 입사되는 빛의 파장에 따른 침투깊이와 흡수 계수를 나타낸 도면
도 4b는 일반적인 씨모스 이미지 센서의 포토 다이오드 영역에 입사되는 빛의 침투깊이를 백분율로 나타낸 도면
도 5는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도
도 6a 내지 도 6f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판 201 : 에피층
202 : 소자 격리막 203 : 게이트 절연막
204 : 게이트 전극 205a,25b,205c : n-형 확산 영역
206 : 절연막 측벽 207 : 고농도 n+형 확산 영역
208 : 확산 저지용 질화막 209 : 감광막
210 : 개구부 211 : 층간 절연막
212 : 금속배선 213 : 제 1 평탄화층
214 : 칼라 필터층 215 : 제 2 평탄화층
216 : 마이크로렌즈
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로서, 특히 이미지 센서의 해상도를 향상하도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수 직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 엠프(Sense Amp)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구 성된다. 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 셀렉트 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 소자 격리영역과 액티브 영역(포토다이오드 영역 및 트랜지스터 영역)으로 정의된 p++형 반도체 기판(100)상에 p-형 에피층(101)이 성장되고, 상기 반도체 기판(100)의 소자 격리영역에 녹색광, 적색광, 청색광의 입력영역간 분리를 위한 필드 산화막(102)이 형성되며, 상기 반도체 기판(100)의 포토 다이오드 영역에 n-형 확산 영역(103)이 형성된다.
이어, 상기 반도체 기판(100)의 트랜지스터 영역에는 게이트 절연막(104)을 개재하여 게이트 전극(105)들이 형성되고, 상기 게이트 전극(105)의 양측면에 절연막 측벽(106)이 형성되며, 상기 게이트 전극(105)을 포함한 반도체 기판(100)의 전면에 확산 저지막(108)이 형성된다.
그리고 상기 확산 저지막(108)상에 층간 절연막(109)이 형성되고, 상기 층간 절연막(109)상에는 일정한 간격을 갖고 각종 금속배선(110)들이 형성되어 있다.
또한, 상기 금속배선(110)을 포함한 반도체 기판(100)의 전면에 제 1 평탄화층(111)이 형성되고, 상기 제 1 평탄화층(111)상에 상기 각 n-형 확산 영역(103)과 대응되게 적색(R), 녹색(G), 청색(B)의 칼라 필터층(112)이 형성된다.
또한, 상기 각 칼라필터층(112)을 포함한 반도체 기판(100)의 전면에 제 2 평탄화층(113)이 형성되고, 상기 제 2 평탄화층(113)상에 상기 각 칼라필터층(112)과 대응되게 마이크로렌즈(114)가 형성된다.
여기서, 미설명한 도면부호 107은 트랜지스터의 소오스 및 드레인 불순물 영 역이다.
도 4a는 일반적인 씨모스 이미지 센서에서 입사되는 빛의 파장에 따른 침투깊이와 흡수 계수를 나타낸 도면이고, 도 4b는 일반적인 씨모스 이미지 센서의 포토 다이오드 영역에 입사되는 빛의 침투깊이를 백분율로 나타낸 도면이다.
도 4a에서와 같이, 적색광(Red) 파장의 경우 그 침투 깊이는 거의 10㎛까지로 보통의 RGB를 이용한 색 재현성에 있어 다른 색의 빛에 비해 매우 커서 이를 각각의 색을 1:1로 재현하는데 어려움이 따른다.
결국 이미지 센서에서 칼라 재현시 각 색상의 비율이 1:1:1의 이상적인 비율을 가질 수 없게 되어 색 재현성이 감소하게 되는 문제점이 발생한다.
또한, 도 4b에서와 같이, 700㎚의 파장을 갖는 적색광(R)의 주요 침투 지역은 반도체 기판 아래의 4000Å에서 15000Å정도의 깊이에서 이루어지는 반면에, 청색(B)이나 녹색(G)의 경우 4000Å미만의 깊이에서 이루어진다.
즉, R, G, B의 침투 깊이의 양은 R이 60% 이상을 차지하고, G가 20 ~ 40%을 차지하며, B가 20% 이하를 차지함을 알 수 있다.
상기와 같이 구성된 종래의 씨모스 이미지 센서는, 상기 층간 절연막(109)을 형성하기 전에 질화막으로 이루어진 확산 저지막(108)을 형성함으로써 스케일 다운시 포토다이오드 영역이 줄어들어 다이나믹 레인지가 줄어들게 되고 특히 청색광의 투과율이 낮아 칼라 재현시 이상적인 비율을 가질 수가 없어 색 재현성이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 청색광의 투과율이 낮은 것을 보상하여 색 재현성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 일정한 간격을 갖는 제 1, 제 2, 제 3 포토다이오드 및 다수개의 트랜지스터가 형성된 반도체 기판과, 상기 제 2 포토다이오드가 노출되도록 개구부를 갖고 상기 반도체 기판의 전면에 형성되는 확산 저지막과, 상기 확산 저지막을 포함한 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 층간 절연막상에 상기 제 1, 제 2, 제 3 포토다이오드와 각각 대응되게 형성되는 적색, 청색, 녹색 칼라 필터층과, 상기 각 칼라 필터층상에 각 칼라 필터층과 각각 대응되게 형성되는 다수개의 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 반도체 기판에 일정한 간격을 갖는 제 1, 제 2, 제 3 포토다이오드 및 각종 트랜지스터를 형성하는 단계와, 상기 반도체 기판의 전면에 확산 저지막을 형성하는 단계와, 상기 제 2 포토다이오드의 표면이 소정부분 노출되도록 상기 확산 저지막을 선택적으로 제거하는 단계와, 상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 상기 제 1, 제 2, 제 3 포토다이오드와 각각 대응되도록 적색, 청색, 녹색 칼라 필터들을 형성하는 단계와, 상기 각 칼라 필터들 상에 각 칼라 필터와 각각 대응되는 다수개의 마이크로렌즈를 형성 하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 5는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 5에서와 같이, 소자 격리영역과 포토다이오드 영역 및 트랜지스터 영역으인 액티브 영역으로 정의된 p++형 반도체 기판(200)상에 p-형 에피층(201)이 형성되어 있고, 상기 반도체 기판(200)의 소자 격리영역에 녹색광, 적색광, 청색광의 입력영역간 분리를 위한 소자 격리막(202)이 형성되며, 상기 반도체 기판(200)의 포토 다이오드 영역에 n-형 확산 영역(205a,205b,205c)이 형성된다.
이어, 상기 반도체 기판(200)의 트랜지스터 영역에는 게이트 절연막(203)을 개재하여 게이트 전극(204)들이 형성되고, 상기 게이트 전극(204)의 양측면에 절연막 측벽(206)이 형성되며, 상기 n-형 확산 영역(205b)의 표면이 소정부분 노출되도록 개구부(210)를 갖고 상기 게이트 전극(204)을 포함한 반도체 기판(200)의 전면에 확산 저지막(208)이 형성된다.
그리고 상기 확산 저지막(208)상에 층간 절연막(211)이 형성되고, 상기 층간 절연막(211)상에는 일정한 간격을 갖고 각종 금속배선(212)들이 형성되어 있다.
또한, 상기 금속배선(212)을 포함한 반도체 기판(200)의 전면에 제 1 평탄화층(213)이 형성되고, 상기 제 1 평탄화층(213)상에 상기 각 n-형 확산 영역 (205a,205b,205c)과 각각 대응되게 적색(R), 청색(B), 녹색(G)의 칼라 필터층(214)이 형성된다.
또한, 상기 각 칼라필터층(214)을 포함한 반도체 기판(200)의 전면에 제 2 평탄화층(215)이 형성되고, 상기 제 2 평탄화층(215)상에 상기 각 칼라필터층(214)과 대응되게 마이크로렌즈(216)가 형성된다.
여기서, 미설명한 도면부호 207은 트랜지스터의 소오스 및 드레인 불순물 영역이다.
본 발명의 씨모스 이미지 센서에서 상기 청색(B) 칼라 필터층의 상부에는 확산 저지용 질화막(208)이 선택적으로 제거되어 개구부(210)가 형성되어 있기 때문에 마이크로렌즈(216)를 통해 입사되는 광이 청색(B) 칼라 필터층을 통해 포토 다이오드 영역에 직접 입사시킬 수가 있다.
도 6a 내지 도 6f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 6a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(201)을 형성한다.
여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
그리고, 상기 반도체 기판(200)을 포토다이오드 영역 및 트랜지스터 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다.
그 후, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(204) 을 형성한다.
여기서, 상기 게이트 절연막(203)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다.
한편, 상기 게이트 전극(204) 및 반도체 기판(200)의 표면에 열산화 공정을 실시하여 열산화막(도시되지 않음)을 형성할 수도 있다.
또한, 상기 게이트 전극(204)의 폭은 종래의 게이트 전극폭보다 크게 하여 상기 열산화막의 두께 증가량을 반영할 수도 있다.
이어, 상기 반도체 기판(200)의 포토다이오드 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 n-형 확산 영역(205a,205b,205c)을 형성한다.
이어, 상기 반도체 기판(200)의 전면에 절연막을 형성한 후 에치백하여 상기 게이트 전극(204)의 양측면에 절연막 측벽(206)을 형성한다.
그리고 상기 반도체 기판(200)의 트랜지스터 영역에 고농도 제 2 도전형(n+ 형) 불순물 이온을 주입하여 고농도 n+형 확산 영역(207)을 형성한다.
도 6b에 도시한 바와 같이, 상기 반도체 기판(200)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(205a,205b,205c), 고농도 n+형 확산 영역(207) 내의 불순물 이온을 확산시킨다.
한편, 상기 고농도 n+형 확산 영역(207)을 형성하기 전에 상기 n-형 확산 영역(205a,205b,205c)보다 낮은 이온 주입에너지를 통해 상기 트랜지스터 영역에 n-형 확산 영역(도시되지 않음)을 형성할 수도 있다.
이어, 상기 반도체 기판(200)의 전면에 확산 저지용 질화막(208)을 형성한다.
여기서, 상기 질화막(208)은 약 100 ~ 600Å의 두께로 형성하는데, 상기 질화막(208)의 두께 범위는 확산 저지를 위한 최소 두께와 반사 효과를 고려한 두께이면 무방하다.
도 6c에 도시한 바와 같이, 상기 확산 저지용 질화막(208)상에 감광막(209)을 도포한 후, 노광 및 현상 공정으로 상기 n-형 확산 영역(205b) 상부가 오픈되도록 상기 감광막(209)을 패터닝한다.
이어, 상기 패터닝된 감광막(209)을 마스크로 이용하여 상기 n-형 확산 영역(205b) 상부에 형성된 확산 저지용 질화막(208)을 선택적으로 제거하여 개구부 (210)를 형성한다.
여기서, 상기 확산 저지용 질화막(208)은 등방성 식각을 이용하여 선택적으로 제거한다.
도 6d에 도시한 바와 같이, 상기 감광막(209)을 제거하고, 상기 개구부(210)를 포함한 반도체 기판(200)의 전면에 층간 절연막(211)을 형성한다.
여기서, 상기 층간 절연막(211)은 사일렌 계열의 층간 절연막을 형성하여 그 속에 포함되어 있는 다량의 수소 이온으로 인하여 반도체 기판(200)의 댕글린 본드를 회복시킴으로써 암전류를 효과적으로 줄일 수도 있다.
이어, 상기 층간 절연막(211)상에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 식각하여 각종 금속배선(212)들을 형성한다.
도 6e에 도시한 바와 같이, 상기 금속배선(212)을 포함한 반도체 기판(200)의 전면에 제 1 평탄화층(213)을 형성하고, 상기 제 1 평탄화층(213)상에 상기 각 n-형 확산 영역(205a,205b,205c)과 대응되게 적색(R), 청색(B), 녹색(G))의 칼라 필터층(214)을 형성한다.
여기서, 상기 각 칼라 필터층(214)은 상기 제 1 평탄화층(213)상에 가염성 레지스트를 사용하여 도포한 후, 노광 및 현상 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 칼라 필터층들을 형성한다.
또한, 상기 각 칼라 필터층(214)은 1 ~ 5㎛의 두께를 갖도록 해당 감광성 물질을 도포하고 별도의 마스크를 사용한 사진 식각 공정으로 패터닝하여 각각의 파 장대별로 빛을 필터링하는 칼라 필터층을 단일층으로 형성한다.
도 6f에 도시한 바와 같이, 상기 각 칼라필터층(214)을 포함한 반도체 기판(200)의 전면에 제 2 평탄화층(215)을 형성한다.
여기서, 상기 제 2 평탄화층(215)은 상기 각 칼라 필터층(214)을 포함한 반도체 기판(200)의 전면에 신뢰성(reliability) 및 패키지(package)시 EMC, 외부로부터의 수분이나 중금속 침투를 방지하기 위하여 실리콘 나이트라이드(silicon nitride)막을 증착하여 형성한다.
한편, 이미지 센서는 광학적인 투과가 매우 중요하기 때문에 상기 제 2 평탄화층(215)의 두께에 의한 박막들의 간섭 현상을 배제하기 위하여 1000 ~ 6000Å의 두께로 형성한다.
이어, 상기 제 2 평탄화층(215)을 포함한 반도체 기판(200)의 전면에 상기 n-형 확산 영역(205a,205b,205c)에 광을 효율 좋게 집속하기 위하여 마이크로렌즈용 포토레지스트를 도포한다.
이어, 노광 및 현상 공정으로 상기 포토레지스트를 선택적으로 패터닝하여 마이크로렌즈 패턴을 형성한다.
여기서, 상기 포토레지스트가 포지티브 레지스트(positive resist)인 경우 포토레지스트의 흡수체인 기폭제(initiator)의 포토 액티브 컴파운드(photo active compound)를 분해하여야만 투과율이 향상되기 때문에 전면 노광(flood exposure)으로 상기 마이크로렌즈 패턴내에 잔존하는 포토 액티브 컴파운드를 분해한다.
한편, 상기와 같이 마이크로렌즈 패턴에 전면 노광을 통해 이후 투과율을 높이고 포토 산(photo acid)을 발생시켜 마이크로렌즈의 유동성(flow ability)을 높인다.
그리고 상기 마이크로렌즈 패턴이 형성된 반도체 기판(200)을 핫 플레이트(hot plate)(도시되지 않음) 상부에 올려놓은 상태에서 300 ~ 700℃의 온도로 열처리하여 상기 마이크로렌즈 패턴을 리플로우하여 반구형의 마이크로렌즈(216)를 형성한다.
이어, 상기 열처리로 리플로우된 마이크로렌즈(216)를 쿨링(cooling) 처리한다. 여기서, 상기 쿨링 처리는 쿨 플레이트에 반도체 기판(200)을 올려놓은 상태에서 행해진다.
일반적으로 씨모스 이미지 센서에서는 암전류(dark current)의 증가로 인하여 소자의 성능 저하와 전하 저장능력 저하와 같은 문제점을 갖는다.
즉, 상기 암전류는 광이 포토 다이오드에 입사되지 않는 상태에서 상기 포토 다이오드에서 다른 영역으로 이동하는 전자에 의해 생성된다.
상기 암전류는 저조도(low illumination) 환경에서 씨모스 이미지 센서의 성능 저하와 전하저장 능력 저하와 같은 심각한 문제를 야기할 수 있다.
따라서, 종래의 씨모스 이미지 센서는 상기 암전류, 특히 실리콘 기판의 표면 인접부에서 발생하는 암전류를 감소시키기 위해 상기 포토 다이오드의 표면에 P°형 확산 영역을 형성하였다.
그러나 본 발명의 씨모스 이미지 센서의 제조에 있어서, 상기 층간 절연막 (211)은 P-타입 도펀트(dopant)를 함유한 BSG, PSG 또는 BPSG를 이용하여 상기 P-타입 도펀트의 아웃-디퓨전(out diffusion)을 이용함으로써 청색광층의 실리콘 계면에 P+ 타입층을 형성하여 암전류의 원인이 되는 전자와 재결합을 유도하여 암전류를 줄일 수 있다.
즉, 종래에는 암전류를 줄이기 위해 모든 포토 다이오드 영역에 일괄적으로 P형 확산 영역을 형성하였지만, 본 발명에서는 확산 저지용 질화막을 선택적으로 제거하여 개구부를 형성하고 층간 절연막으로 P-타입 도펀트를 함유한 절연막을 사용함으로써 청색광에 해당하는 포토 다이오드 영역에만 P형 확산층을 형성한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 청색광의 포토다이오드 영역에 남아있는 확산 저지용 질화막을 선택적으로 제거함으로써 질화막에 의한 빛의 반사를 방사하여 청색광의 투과율을 향상시키어 청색 : 녹색 : 적색간의 색 재현성을 1:1:1로 맞출 수가 있어 색 재현성을 향상시킬 수 있다.
둘째, 색 재현성을 향상시킴으로써 이미지 센서의 해상도를 향상시킬 수 있다.
셋째, 암전류의 발생을 줄이기 위해 형성되는 포토다이오드 영역에 형성되는 P-타입층을 자유롭게 설정할 수 있다.

Claims (11)

  1. 일정한 간격을 갖는 제 1, 제 2, 제 3 포토다이오드 및 다수개의 트랜지스터가 형성된 반도체 기판과,
    상기 제 2 포토다이오드가 노출되도록 개구부를 갖고 상기 반도체 기판의 전면에 형성되는 확산 저지막과,
    상기 확산 저지막을 포함한 반도체 기판의 전면에 형성되는 층간 절연막과,
    상기 층간 절연막상에 상기 제 1, 제 2, 제 3 포토다이오드와 각각 대응되게 형성되는 적색, 청색, 녹색 칼라 필터층과,
    상기 칼라필터층상에 각각의 칼라 필터와 대응되게 형성되는 다수개의 마이크로렌즈를 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
  2. 제 1 항에 있어서, 상기 식각 저지막은 질화막인 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서, 상기 층간 절연막은 PSG, BSG, BPSG 중에서 어느 하나인 것을 특징으로 하는 씨모스 이미지 센서.
  4. 제 1 항에 있어서, 상기 노출되는 제 2 포토다이오드는 청색 필터에 대응되는 것을 특징으로 하는 씨모스 이미지 센서.
  5. 제 1 항에 있어서, 상기 노출되는 제 2 포토다이오드는 녹색 칼라 필터에 대응되는 것을 특징으로 하는 씨모스 이미지 센서.
  6. 반도체 기판에 일정한 간격을 갖는 제 1, 제 2, 제 3 포토다이오드 및 각종 트랜지스터를 형성하는 단계;
    상기 반도체 기판의 전면에 확산 저지막을 형성하는 단계;
    상기 제 2 포토다이오드의 표면이 소정부분 노출되도록 상기 확산 저지막을 선택적으로 제거하는 단계;
    상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막상에 상기 제 1, 제 2, 제 3 포토다이오드와 각각 대응되도록 적색, 청색, 녹색 칼라 필터들을 형성하는 단계;
    상기 각 칼라 필터들 상에 상기 각 칼라 필터와 각각 대응되는 다수개의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  7. 제 6 항에 있어서, 상기 층간 절연막은 PSG, BSG, BPSG 중에서 어느 하나로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  8. 제 6 항에 있어서, 상기 확산 저지막은 등방성 식각으로 제거하는 것을 특징 으로 하는 씨모스 이미지 센서의 제조방법.
  9. 제 6 항에 있어서, 상기 확산 저지막은 100 ~ 600Å의 두께로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  10. 제 6 항에 있어서, 상기 노출되는 제 2 포토다이오드는 청색 필터에 대응하게 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  11. 제 6 항에 있어서, 상기 노출되는 제 2 포토다이오드는 녹색 칼라 필터에 대하게 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
KR1020050064255A 2005-07-15 2005-07-15 씨모스 이미지 센서 및 그 제조방법 KR100672730B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050064255A KR100672730B1 (ko) 2005-07-15 2005-07-15 씨모스 이미지 센서 및 그 제조방법
US11/486,489 US7560674B2 (en) 2005-07-15 2006-07-13 CMOS image sensor and method for manufacturing the same
CNB2006100994050A CN100466283C (zh) 2005-07-15 2006-07-14 Cmos图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064255A KR100672730B1 (ko) 2005-07-15 2005-07-15 씨모스 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070009173A true KR20070009173A (ko) 2007-01-18
KR100672730B1 KR100672730B1 (ko) 2007-01-24

Family

ID=37609736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064255A KR100672730B1 (ko) 2005-07-15 2005-07-15 씨모스 이미지 센서 및 그 제조방법

Country Status (3)

Country Link
US (1) US7560674B2 (ko)
KR (1) KR100672730B1 (ko)
CN (1) CN100466283C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879631B2 (en) * 2006-10-24 2011-02-01 Hong Jim T Systems and methods for on-die light sensing with low leakage
US20090065820A1 (en) * 2007-09-06 2009-03-12 Lu-Yang Kao Method and structure for simultaneously fabricating selective film and spacer
KR101152389B1 (ko) * 2007-09-13 2012-06-05 삼성전자주식회사 이미지 센서와 그 제조 방법
US7888215B2 (en) * 2008-06-04 2011-02-15 Omnivision Technologies, Inc. CMOS image sensor with high full-well-capacity
US8728853B2 (en) 2009-04-24 2014-05-20 Renesas Electronics Corporation Solid-state image sensing device and method of manufacturing the same
US8883524B2 (en) * 2013-03-14 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for CMOS sensors
US9923003B2 (en) * 2015-06-30 2018-03-20 Microsoft Technology Licensing, Llc CMOS image sensor with a reduced likelihood of an induced electric field in the epitaxial layer
US10672807B1 (en) * 2018-12-21 2020-06-02 Qualcomm Incorporated Photo detectors
JP7446785B2 (ja) * 2019-11-18 2024-03-11 株式会社ジャパンディスプレイ 検出装置及び表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091093A (en) * 1999-06-01 2000-07-18 Intel Corporation Photodiode having transparent insulating film around gate islands above p-n junction
JP4117672B2 (ja) * 2002-05-01 2008-07-16 ソニー株式会社 固体撮像素子及び固体撮像装置、並びにこれらの製造方法
JP4123060B2 (ja) 2003-06-11 2008-07-23 ソニー株式会社 固体撮像素子及びその製造方法
KR100598038B1 (ko) * 2004-02-25 2006-07-07 삼성전자주식회사 다층 반사 방지막을 포함하는 고체 촬상 소자 및 그 다층반사 방지막의 제조 방법
KR100652379B1 (ko) * 2004-09-11 2006-12-01 삼성전자주식회사 Cmos 이미지 센서 및 그 제조 방법
US7193289B2 (en) * 2004-11-30 2007-03-20 International Business Machines Corporation Damascene copper wiring image sensor
US7141836B1 (en) * 2005-05-31 2006-11-28 International Business Machines Corporation Pixel sensor having doped isolation structure sidewall

Also Published As

Publication number Publication date
US20070012863A1 (en) 2007-01-18
CN1897290A (zh) 2007-01-17
US7560674B2 (en) 2009-07-14
KR100672730B1 (ko) 2007-01-24
CN100466283C (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
KR100710207B1 (ko) 씨모스 이미지 센서의 제조방법
KR100720503B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100778856B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672730B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US7453110B2 (en) CMOS image sensor and method for manufacturing the same
KR100698082B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100710204B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20070069833A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100672695B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100731095B1 (ko) 씨모스 이미지센서의 제조방법
US7598135B2 (en) Method for fabricating CMOS image sensor
KR100640977B1 (ko) 씨모스 이미지 센서의 제조방법
KR100698090B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100769124B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100843969B1 (ko) 씨모스 이미지 센서의 제조방법
KR100731093B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100815936B1 (ko) 씨모스 이미지 센서의 제조방법
KR100731118B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100769137B1 (ko) 씨모스 이미지 센서의 제조방법
KR100720467B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100640976B1 (ko) 씨모스 이미지 센서의 제조방법
KR100720523B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100720492B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20070035649A (ko) 씨모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee