KR100815936B1 - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100815936B1 KR100815936B1 KR1020050088191A KR20050088191A KR100815936B1 KR 100815936 B1 KR100815936 B1 KR 100815936B1 KR 1020050088191 A KR1020050088191 A KR 1020050088191A KR 20050088191 A KR20050088191 A KR 20050088191A KR 100815936 B1 KR100815936 B1 KR 100815936B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- forming
- silicon nitride
- insulating film
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 59
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 53
- 238000009792 diffusion process Methods 0.000 description 18
- 238000002955 isolation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 마이크로렌즈부터 포토다이오드까지의 초점 길이를 줄임과 동시에 빛의 투과율을 향상시키어 이미지 센서의 해상도를 향상시키도록 한 씨모스 이미지 센서의 제조방법에 관한 것으로서, 반도체 기판에 일정한 간격을 갖는 다수개의 포토다이오드 및 각종 트랜지스터를 형성하는 단계와, 상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 표면으로부터 소정두께만큼 제거하여 상기 층간 절연막의 두께를 줄이는 단계와, 상기 층간 절연막상에 실리콘 질화막을 형성하는 단계와, 상기 실리콘 질화막의 표면으로부터 소정두께만큼 제거하여 상기 실리콘 질화막의 두께를 줄이는 단계와, 상기 실리콘 질화막상에 상기 각 포토다이오드와 각각 대응되도록 다수개의 칼라 필터층을 형성하는 단계와, 상기 각 칼라 필터층을 포함한 반도체 기판의 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층상에 상기 각 칼라 필터층과 대응되는 다수개의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
포토다이오드, 층간 절연막, 실리콘 질화막, 마이크로렌즈
Description
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도
도 4a 내지 도 4i는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판 201 : 에피층
202 : 소자 격리막 203 : 게이트 절연막
204 : 게이트 전극 205a,25b,205c : n-형 확산 영역
206 : 절연막 측벽 207 : 고농도 n+형 확산 영역
208 : 확산 저지용 질화막 209 : 제 1 층간 절연막
210 : 금속배선 211 : 제 2 층간 절연막
212 : 실리콘 질화막 213 : 칼라 필터층
214 : 평탄화층 215 : 마이크로렌즈
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로서, 특히 포토다이오드에 입사되는 빛의 투과율을 향상시키도록 한 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이다.
한편, 씨모스 이미지센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다.
상기 CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스 트랜지 스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있으며, DSC(Digital Still Camera), PC 카메라, 모빌카메라 등의 많은 응용부분에 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다. 상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다.
그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다.
또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로 (도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다.
따라서, 상기 제 1 nMOS 트랜지스터(T1)는 리셋 트랜지스터(Rx)로 칭하고, 제 2 nMOS 트랜지스터(T2)는 드라이브 트랜지스터(Dx), 제 3 nMOS 트랜지스터(T3)는 선택 트랜지스터(Sx)로 칭한다.
일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구 비하여 외부의 구동회로에 연결된다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 소자 격리영역과 액티브 영역(포토다이오드 영역 및 트랜지스터 영역)으로 정의된 p++형 반도체 기판(100)상에 p-형 에피층(101)이 성장되고, 상기 반도체 기판(100)의 소자 격리영역에 녹색광, 적색광, 청색광의 입력영역간 분리를 위한 필드 산화막(102)이 형성되며, 상기 반도체 기판(100)의 포토 다이오드 영역에 n-형 확산 영역(103)이 형성된다.
이어, 상기 반도체 기판(100)의 트랜지스터 영역에는 게이트 절연막(104)을 개재하여 게이트 전극(105)들이 형성되고, 상기 게이트 전극(105)의 양측면에 절연막 측벽(106)이 형성되며, 상기 게이트 전극(105)을 포함한 반도체 기판(100)의 전면에 확산 저지막(107)이 형성된다.
그리고 상기 확산 저지막(107)상에 제 1 층간 절연막(108)이 형성되고, 상기 제 1 층간 절연막(108)상에는 일정한 간격을 갖고 각종 금속배선(109)들이 형성되어 있다.
또한, 상기 금속배선(109)을 포함한 반도체 기판(100)의 전면에 제 2 층간 절연막(110)이 약 4000Å의 두께로 형성되고, 상기 제 2 층간 절연막(110)상에 실리콘 질화막(111)이 약 3000Å의 두께로 형성되며, 상기 실리콘 질화막(111)상에 상기 각 n-형 확산 영역(103)과 대응되게 적색(R), 녹색(G), 청색(B)의 칼라 필터층(112)이 형성된다.
또한, 상기 각 칼라필터층(112)을 포함한 반도체 기판(100)의 전면에 평탄화 층(113)이 형성되고, 상기 평탄화층(113)상에 상기 각 칼라필터층(112)과 대응되게 마이크로렌즈(114)가 형성된다.
여기서, 미설명한 도면부호 115는 트랜지스터의 소오스 및 드레인 불순물 영역이다.
그러나 상기와 같은 종래의 씨모스 이미지 센서는 다음과 같은 문제점이 있었다.
즉, 약 4000Å의 두께를 갖는 제 2 층간 절연막과 약 3000 두께를 갖는 제 1 평탄화층 때문에 마이크로렌즈를 통해 포토다이오드로 입사되는 빛의 투과율이 저하되고 초점 길이(focal length)가 길어져 이미지 센서의 해상도를 저하시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 마이크로렌즈부터 포토다이오드까지의 초점 길이를 줄임과 동시에 빛의 투과율을 향상시키어 이미지 센서의 해상도를 향상시키도록 한 씨모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 반도체 기판에 일정한 간격을 갖는 다수개의 포토다이오드 및 각종 트랜지스터를 형성하는 단계와, 상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 표면으로부터 소정두께만큼 제거하여 상기 층간 절연막의 두께를 줄이는 단계와, 상기 층간 절연막상에 실리콘 질화막을 형성하는 단계 와, 상기 실리콘 질화막의 표면으로부터 소정두께만큼 제거하여 상기 실리콘 질화막의 두께를 줄이는 단계와, 상기 실리콘 질화막상에 상기 각 포토다이오드와 각각 대응되도록 다수개의 칼라 필터층을 형성하는 단계와, 상기 각 칼라 필터층을 포함한 반도체 기판의 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층상에 상기 각 칼라 필터층과 대응되는 다수개의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4a 내지 도 4i는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(201)을 형성한다.
여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
그리고, 상기 반도체 기판(200)을 포토다이오드 영역 및 트랜지스터 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다.
그 후, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(204) 을 형성한다.
여기서, 상기 게이트 절연막(203)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다.
한편, 상기 게이트 전극(204) 및 반도체 기판(200)의 표면에 열산화 공정을 실시하여 열산화막(도시되지 않음)을 형성할 수도 있다.
또한, 상기 게이트 전극(204)의 폭은 종래의 게이트 전극폭보다 크게 하여 상기 열산화막의 두께 증가량을 반영할 수도 있다.
이어, 상기 반도체 기판(200)의 포토다이오드 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 n-형 확산 영역(205a,205b,205c)을 형성한다.
이어, 상기 반도체 기판(200)의 전면에 절연막을 형성한 후 에치백하여 상기 게이트 전극(204)의 양측면에 절연막 측벽(206)을 형성한다.
그리고 상기 반도체 기판(200)의 트랜지스터 영역에 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 고농도 n+형 확산 영역(207)을 형성한다.
도 4b에 도시한 바와 같이, 상기 반도체 기판(200)에 열처리 공정(예를 들 면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(205a,205b,205c), 고농도 n+형 확산 영역(207) 내의 불순물 이온을 확산시킨다.
한편, 상기 고농도 n+형 확산 영역(207)을 형성하기 전에 상기 n-형 확산 영역(205a,205b,205c)보다 낮은 이온 주입에너지를 통해 상기 트랜지스터 영역에 n-형 확산 영역(도시되지 않음)을 형성할 수도 있다.
이어, 상기 반도체 기판(200)의 전면에 확산 저지용 질화막(208)을 형성한다.
도 4c에 도시한 바와 같이, 상기 확산 저지용 질화막(208)을 포함한 반도체 기판(200)의 전면에 제 1 층간 절연막(209)을 형성한다.
여기서, 상기 제 1 층간 절연막(209)은 사일렌 계열의 절연막으로 형성하여 그 속에 포함되어 있는 다량의 수소 이온으로 인하여 반도체 기판(200)의 댕글린 본드를 회복시킴으로써 암전류를 효과적으로 줄일 수도 있다.
이어, 상기 제 1 층간 절연막(209)상에 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 금속막을 선택적으로 식각하여 각종 금속배선(210)들을 형성한다.
도 4d에 도시한 바와 같이, 상기 금속배선(210)을 포함한 반도체 기판(200)의 전면에 제 2 층간 절연막(211)을 3000 ~ 4000Å의 두께로 형성한다.
여기서, 상기 제 2 층간 절연막(211)은 USG(Undoped Silicate Glass), PSG, BSG, BPSG 중에서 어느 하나를 사용한다.
도 4e에 도시한 바와 같이, 상기 제 2 층간 절연막(211)의 전면에 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 제 2 층간 절연막(211)의 두께를 줄인다.
이어, 상기 CMP 공정이 완료된 제 2 층간 절연막(211)의 전면에 에치백(etch back) 공정을 실시하여 상기 제 2 층간 절연막(211)이 2000Å 이하의 두께를 갖도록 한다.
도 4f에 도시한 바와 같이, 상기 제 2 층간 절연막(211)상에 2000 ~ 3000Å의 두께를 갖는 실리콘 질화(SiN)막(212)을 형성한다.
도 4g에 도시한 바와 같이, 상기 실리콘 질화막(212)의 전면에 M6 소결(sinter)을 진행한다. 이때 상기 M6 소결 공정에 의해 상기 실리콘 질화막(212)에 포함되어 있는 수소(H)를 확산시키어 데미지 큐어링(damage curing)을 실시한다.
이어, 상기 실리콘 질화막(212)의 전면에 CMP 공정을 실시하여 표면으로부터 소정두께만큼 연마하여 상기 실리콘 질화막(212)의 두께를 낮춘다.
도 4h에 도시한 바와 같이, 상기 실리콘 질화막(212)상에 상기 각 n-형 확산 영역(205a,205b,205c)과 대응되게 적색(R), 청색(B), 녹색(G))의 칼라 필터층(213)을 형성한다.
여기서, 상기 각 칼라 필터층(213)은 상기 실리콘 질화막(212)상에 가염성 레지스트를 사용하여 도포한 후, 노광 및 현상 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 칼라 필터층들을 형성한다.
또한, 상기 각 칼라 필터층(213)은 1 ~ 5㎛의 두께를 갖도록 해당 감광성 물질을 도포하고 별도의 마스크를 사용한 사진 식각 공정으로 패터닝하여 각각의 파장대별로 빛을 필터링하는 칼라 필터층을 단일층으로 형성한다.
도 4i에 도시한 바와 같이, 상기 각 칼라필터층(213)을 포함한 반도체 기판(200)의 전면에 평탄화층(214)을 형성한다.
여기서, 상기 평탄화층(214)은 상기 각 칼라 필터층(213)을 포함한 반도체 기판(200)의 전면에 신뢰성(reliability) 및 패키지(package)시 EMC, 외부로부터의 수분이나 중금속 침투를 방지하기 위하여 실리콘 나이트라이드(silicon nitride)막을 증착하여 형성한다.
이어, 상기 평탄화층(214)의 전면에 CMP 또는 에치백 공정을 실시하여 상부 표면으로부터 소정두께만큼 줄일 수도 있다.
한편, 이미지 센서는 광학적인 투과가 매우 중요하기 때문에 상기 평탄화층(214)의 두께에 의한 박막들의 간섭 현상을 배제하기 위하여 1000 ~ 6000Å의 두께로 형성한다.
이어, 상기 평탄화층(214)을 포함한 반도체 기판(200)의 전면에 상기 n-형 확산 영역(205a,205b,205c)에 광을 효율 좋게 집속하기 위하여 마이크로렌즈용 포토레지스트를 도포한다.
이어, 노광 및 현상 공정으로 상기 포토레지스트를 선택적으로 패터닝하여 마이크로렌즈 패턴을 형성한다.
여기서, 상기 포토레지스트가 포지티브 레지스트(positive resist)인 경우 포토레지스트의 흡수체인 기폭제(initiator)의 포토 액티브 컴파운드(photo active compound)를 분해하여야만 투과율이 향상되기 때문에 전면 노광(flood exposure)으로 상기 마이크로렌즈 패턴내에 잔존하는 포토 액티브 컴파운드를 분해한다.
한편, 상기와 같이 마이크로렌즈 패턴에 전면 노광을 통해 이후 투과율을 높이고 포토 산(photo acid)을 발생시켜 마이크로렌즈의 유동성(flow ability)을 높인다.
그리고 상기 마이크로렌즈 패턴이 형성된 반도체 기판(200)을 핫 플레이트(hot plate)(도시되지 않음) 상부에 올려놓은 상태에서 300 ~ 700℃의 온도로 열처리하여 상기 마이크로렌즈 패턴을 리플로우하여 반구형의 마이크로렌즈(215)를 형성한다.
이어, 상기 열처리로 리플로우된 마이크로렌즈(215)를 쿨링(cooling) 처리한다. 여기서, 상기 쿨링 처리는 쿨 플레이트에 반도체 기판(200)을 올려놓은 상태에서 행해진다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 제조방법 은 다음과 같은 효과가 있다.
즉, 제 2 층간 절연막과 실리콘 질화막의 두께를 낮춤으로써 마이크로렌즈를 통해 포토다이오드로 입사되는 빛의 투과율을 향상시킴으로써 이미지 센서의 해상도를 향상시킬 수 있다.
Claims (8)
- 반도체 기판에 일정한 간격을 갖는 다수개의 포토다이오드 및 각종 트랜지스터를 형성하는 단계;상기 반도체 기판의 전면에 층간 절연막을 형성하는 단계;상기 층간 절연막의 전면에 CMP 공정과 에치백 공정을 수행하여 상기 층간 절연막의 표면으로부터 소정 두께만큼 제거함으로써 상기 층간 절연막의 두께를 줄이는 단계;상기 층간 절연막상에 실리콘 질화막을 형성하는 단계;상기 실리콘 질화막의 전면에 CMP 공정을 수행하여 상기 층간 절연막의 표면으로부터 소정 두께만큼 제거함으로써 상기 실리콘 질화막의 두께를 줄이는 단계;상기 실리콘 질화막상에 상기 각 포토다이오드와 각각 대응되도록 다수개의 칼라 필터층을 형성하는 단계;상기 각 칼라 필터층을 포함한 반도체 기판의 전면에 평탄화층을 형성하는 단계;상기 평탄화층상에 상기 각 칼라 필터층과 대응되는 다수개의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 층간 절연막은 USG, PSG, BSG, BPSG 중에서 어느 하나로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 층간 절연막은 3000 ~ 4000Å의 두께로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서, 상기 마이크로렌즈를 형성하기 전에 상기 평탄화층의 전면에 CMP 또는 에치백 공정을 통해 표면으로부터 소정두께를 제거하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 평탄화층은 1000 ~ 6000Å의 두께로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050088191A KR100815936B1 (ko) | 2005-09-22 | 2005-09-22 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050088191A KR100815936B1 (ko) | 2005-09-22 | 2005-09-22 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070033717A KR20070033717A (ko) | 2007-03-27 |
KR100815936B1 true KR100815936B1 (ko) | 2008-03-21 |
Family
ID=41626256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050088191A KR100815936B1 (ko) | 2005-09-22 | 2005-09-22 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100815936B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020045867A (ko) * | 2000-12-11 | 2002-06-20 | 박종섭 | 암전류를 감소시킬 수 있는 이미지 센서 제조 방법 |
-
2005
- 2005-09-22 KR KR1020050088191A patent/KR100815936B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020045867A (ko) * | 2000-12-11 | 2002-06-20 | 박종섭 | 암전류를 감소시킬 수 있는 이미지 센서 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070033717A (ko) | 2007-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101550067B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
KR100710207B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
CN100555647C (zh) | 图像传感器及其制造方法 | |
KR100698082B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
JP2008166725A (ja) | Cmos素子及びその製造方法 | |
KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR100672730B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
JP2006191108A (ja) | Cmosイメージセンサー及びその製造方法 | |
JP2006024934A (ja) | Cmosイメージセンサーの製造方法 | |
KR100843969B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
US7598135B2 (en) | Method for fabricating CMOS image sensor | |
KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR100720482B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
US20100167459A1 (en) | Method for fabricating cmos image sensor | |
KR100815936B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
KR100731120B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100731118B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100731093B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100720467B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100741920B1 (ko) | 씨모스(cmos) 이미지 센서의 제조 방법 | |
KR100741875B1 (ko) | Cmos 이미지 센서 및 그의 제조 방법 | |
US20070148847A1 (en) | Method of Fabricating CMOS Image Sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E801 | Decision on dismissal of amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |