KR20070001571A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
KR20070001571A
KR20070001571A KR1020050057137A KR20050057137A KR20070001571A KR 20070001571 A KR20070001571 A KR 20070001571A KR 1020050057137 A KR1020050057137 A KR 1020050057137A KR 20050057137 A KR20050057137 A KR 20050057137A KR 20070001571 A KR20070001571 A KR 20070001571A
Authority
KR
South Korea
Prior art keywords
pattern
region
recess
exposure mask
auxiliary
Prior art date
Application number
KR1020050057137A
Other languages
Korean (ko)
Inventor
공근규
정용순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057137A priority Critical patent/KR20070001571A/en
Publication of KR20070001571A publication Critical patent/KR20070001571A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

A method for manufacturing a semiconductor device is provided to prevent pattern unbalance generated between a pattern dense region and a peripheral region by forming auxiliary patterns at an outer section of a cell region of an exposure mask. An exposure mask(30) is provided with a chrome pattern(34) formed on a transparent substrate(32). The chrome pattern defines line-shaped transparent regions(36) corresponding to a recess region. A plurality of auxiliary patterns(38) are formed at an outer section of a cell region of the exposure mask. A plurality of auxiliary spaces are formed by the auxiliary patterns at an edge region of the cell region. The auxiliary patterns prevent pattern unbalance generated between a pattern dense region and a peripheral region.

Description

반도체소자의 제조방법 {Manufacturing method for semiconductor device}Manufacturing method for semiconductor device

도 1은 종래 기술에 따른 리세스 형성용 노광마스크의 평면도. 1 is a plan view of an exposure mask for forming a recess according to the prior art;

도 2 및 도 3은 종래 기술에 따른 리세스 형성용 노광마스크의 제조 공정도. 2 and 3 are manufacturing process diagrams of an exposure mask for forming a recess according to the prior art.

도 4는 종래 기술에 따라 형성된 패턴의 SEM 사진. 4 is a SEM photograph of a pattern formed according to the prior art.

도 5는 본 발명에 따른 리세스 형성용 노광마스크의 평면도. 5 is a plan view of an exposure mask for forming a recess according to the present invention;

도 6 및 도 7은 본 발명에 따른 리세스 형성용 노광마스크의 제조 공정도. 6 and 7 are manufacturing process diagrams of an exposure mask for forming a recess according to the present invention.

도 8은 본 발명에 따라 형성된 패턴의 SEM 사진. 8 is a SEM photograph of a pattern formed in accordance with the present invention.

<도면의 주요 부분에 대한 부호의 설명>         <Explanation of symbols for the main parts of the drawings>

10, 30 : 노광마스크 12, 32 : 투명기판 10, 30: exposure mask 12, 32: transparent substrate

14, 34 : 크롬 패턴 16, 36 : 투광영역14, 34: chrome pattern 16, 36: light transmitting area

20, 40 : 반도체기판 22, 42 : 감광막 패턴20, 40: semiconductor substrate 22, 42: photoresist pattern

38 : 보조패턴 44 : 보조 스페이스38: auxiliary pattern 44: auxiliary space

본 발명은 게이트전극의 일부가 반도체기판에 매립되는 리세스-게이트 구조의 반도체소자의 제조방법에 관한 것으로서, 특히 리플레쉬 특성을 향상시키기 위한 리세스-게이트 구조 셀의 리세스 공정시 사용되는 노광마스크에 보조패턴을 형성하여 감광막 패턴의 열처리시 보조 패턴으로 감광막이 흐르도록 하여 패턴 밀집지역과 주변지역간의 패턴 사이즈 차이를 방지할 수 있는 반도체소자의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a recess-gate structure semiconductor device in which a part of a gate electrode is embedded in a semiconductor substrate, and in particular, an exposure used in a recess process of a recess-gate structure cell for improving refresh characteristics. The present invention relates to a method of manufacturing a semiconductor device capable of preventing a difference in pattern size between a pattern dense area and a peripheral area by forming an auxiliary pattern on a mask so that the photoresist film flows through the auxiliary pattern during heat treatment of the photoresist pattern.

종래 평탄한 활성영역 상부에 게이트전극을 형성하는 방법은 소자의 고집적화에 따라 채널길이가 감소되고, 이온주입 농도가 증가되어 전계가 증가되므로, 접합 누설전류가 증가되어 소자의 리플레쉬 특성이 저하된다. In the conventional method of forming the gate electrode on the flat active region, the channel length is reduced and the ion implantation concentration is increased according to the high integration of the device, so that the junction leakage current is increased and the refresh characteristics of the device are deteriorated.

따라서 게이트전극의 일부를 반도체기판에 매립시키는 리세스-게이트 구조의 소자를 형성하고 있다. Therefore, a device having a recess-gate structure in which a part of the gate electrode is embedded in the semiconductor substrate is formed.

도시되어 있지는 않으나, 종래 기술에 따른 리세스-게이트 구조를 가지는 반도체소자의 제조방법을 살펴보면 다음과 같다. Although not shown, a method of manufacturing a semiconductor device having a recess-gate structure according to the related art is as follows.

먼저, Si 웨이퍼 반도체기판에서 소자분리 영역으로 예정되어 있는 부분에 얕은 트랜치 구조의 소자분리 산화막을 형성하여 활성영역을 정의하고, 상기 구조의 전표면에의 상기 반도체기판에서 게이트전극이 형성될 부분을 노출시키는 리세스 마스크를 감광막 패턴으로 형성하고, 상기 감광막 패턴에 의해 노출되어 있는 반도체기판의 활성영역을 일정 깊이 식각하여 리세스 홈을 형성한다. First, an active region is defined by forming a device isolation oxide film having a shallow trench structure in a portion of the Si wafer semiconductor substrate which is intended as an isolation region, and a portion where the gate electrode is to be formed in the semiconductor substrate on the entire surface of the structure. An exposed recess mask is formed in a photoresist pattern, and an active region of the semiconductor substrate exposed by the photoresist pattern is etched to a predetermined depth to form a recess groove.

그후, 상기 구조의 전표면에 게이트절연막을 형성하고, 상기 게이트절연막상에 상기 리세스 홈을 메우는 게이트전극을 형성한다. Thereafter, a gate insulating film is formed on the entire surface of the structure, and a gate electrode filling the recess groove is formed on the gate insulating film.

상기에서 리세스 마스크를 형성하기 위한 노광 마스크는 도 1에 도시되어 있는 바와 같이, 투명기판(12) 상에 크롬 패턴(14)에 의해 투광영역(16)이 정의되는 노광마스크(10)로서, 셀영역과 주변회로영역 또는 셀영역과 코아의 경계지역에 따라 패턴 밀도 차이를 가지도록 라인 패턴이 형성되어 있다. As shown in FIG. 1, the exposure mask for forming the recess mask is an exposure mask 10 in which the light-transmitting region 16 is defined by the chrome pattern 14 on the transparent substrate 12. The line pattern is formed to have a pattern density difference according to the cell region and the peripheral circuit region or the boundary region between the cell region and the core.

이러한 노광마스크에 의해 정상적으로 감광막 패턴이 형성되면 도 2에 도시된 것과 같은 균일한 스페이스를 가지는 감광막 패턴(22)이 반도체기판(20) 상에 형성되며, 이를 열처리하게 된다. When the photoresist pattern is normally formed by the exposure mask, a photoresist pattern 22 having a uniform space as shown in FIG. 2 is formed on the semiconductor substrate 20, and the heat treatment is performed.

상기 열처리시 셀의 외곽 패턴들이 비정상적인 흐름을 보여 도 3에서와 같이 반도체기판(20)상에 비정상적인 스페이스를 가지는 감광막 패턴(22)이 형성된다. 이는 패턴 사이의 공기의 의해 열 전도의 차이가 발생되어 감광막의 플로우 양이 차이가 나게되어 스페이스가 일정하게 형성되지 않는다. As the outer patterns of the cell show abnormal flow during the heat treatment, a photosensitive film pattern 22 having an abnormal space is formed on the semiconductor substrate 20 as shown in FIG. 3. This is caused by a difference in thermal conduction by air between the patterns, and the flow amount of the photoresist film is different so that the space is not formed uniformly.

상기와 같은 종래 기술에 따른 리세스-게이트 구조를 가지는 반도체소자의 제조방법은 리세스 홈을 형성하기 위한 리세스 마스크를 감광막 패턴으로 형성하고, 열처리하여 리세스 마스크를 완성한 후, 이를 이용하여 리세스 홈을 형성하는데, 열처리시 감광막의 일부가 비정상적인 흐름을 보여 셀의 중앙 부분과 에지 부분 사이의 임계크기 차이가 발생하여 도 4에서와 같이 불규칙한 패턴이 형성되어 소자의 균일성을 떨어뜨리고, 불량 발생의 원인이 되어 공정 수율 및 소자 동작의 신뢰성을 떨어뜨리는 문제점이 있다. In the method of manufacturing a semiconductor device having a recess-gate structure according to the related art as described above, a recess mask for forming a recess groove is formed in a photoresist pattern, and heat treatment is performed to complete the recess mask. When the heat treatment is performed, a portion of the photoresist film shows abnormal flow during the heat treatment, and a difference in threshold size occurs between the center portion and the edge portion of the cell, resulting in an irregular pattern as shown in FIG. 4, resulting in poor uniformity of the device. There is a problem that causes the occurrence of deterioration of the process yield and the reliability of device operation.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 리세스 홈 형성 공정시 사용되는 리세스 마스크 형성을 위한 노광마스크에 보조패턴을 삽입하여 감광막 플로우 공정시 셀영역과 주변회로영역 및 셀영역과 코아 영역간의 패턴의 임계크기가 균일하게 형성할 수 있는 반도체소자의 제조방법을 제공함에 있다. The present invention is to solve the above problems, an object of the present invention is to insert the auxiliary pattern in the exposure mask for forming the recess mask used in the recess groove forming process cell region and peripheral circuit region during the photosensitive film flow process And a method for manufacturing a semiconductor device capable of uniformly forming a critical size of a pattern between a cell region and a core region.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은, Features of the semiconductor device manufacturing method according to the present invention for achieving the above object,

반도체기판상에 리세스 마스크인 감광막 패턴을 형성하되, 패턴 밀집지역과 주변지역의 사이에 보조 패턴이 형성된 노광마스크를 사용하여 노광 현상하여 감광막 패턴을 형성하는 공정과, Forming a photoresist pattern on the semiconductor substrate by exposing and developing the photoresist pattern, which is a recess mask, using an exposure mask having an auxiliary pattern formed between the pattern dense area and the peripheral area;

상기 감광막 패턴을 열처리하여 플로우 시켜 상기 보조 패턴에 의해 형성된 스페이스를 메우는 공정과, Heat-treating the photosensitive film pattern to fill the space formed by the auxiliary pattern;

상기 감광막 패턴을 사용하여 리세스 홈을 형성하는 것을 특징으로 한다. Recess grooves are formed using the photoresist pattern.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다. Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 반도체소자 제조에 사용되는 리세스 마스크용 노광마스크의 평면도로서, 상기의 노광마스크(30)는 석영 등의 투명기판(32)상에 리세스 영역에 대응되는 라인 형상의 투광영역(36)을 정의하는 크롬패턴(34)이 형성되어 있으며, 상기 노광마스크(30)의 셀영역 외곽에 별도의 보조패턴(38)이 형성되어 있다. 5 is a plan view of an exposure mask for a recess mask used in manufacturing a semiconductor device according to the present invention, wherein the exposure mask 30 has a line shape corresponding to the recess area on a transparent substrate 32 such as quartz. A chrome pattern 34 defining the light transmitting region 36 is formed, and a separate auxiliary pattern 38 is formed outside the cell region of the exposure mask 30.

상기 보조패턴(38)은 열처리시의 패턴 사이의 공기에 의해 발생하는 열전달 차이에 의해 투광영역(36)에 의한 패턴들의 스페이스 간격 차이를 보상할 수 정도의 개수를 형성한다. The auxiliary pattern 38 forms a number to compensate for the difference in space spacing between the patterns by the light transmitting region 36 due to the heat transfer difference generated by the air between the patterns during the heat treatment.

도 6은 도 5의 노광마스크(30)를 사용하여 리세스 홈 형성을 위하여 반도체기판(40)상의 감광막을 선택 노광하고 현상한 감광막 패턴(42)을 형성한 상태에서의 단면도로서, 보조패턴(38)에 의해 셀영역 에지 부분에 보조 스페이스(44)들이 형성되어 있다. FIG. 6 is a cross-sectional view of a photosensitive film pattern 42 formed by selectively exposing and developing a photoresist film on a semiconductor substrate 40 to form a recess groove by using the exposure mask 30 of FIG. 5. 38, auxiliary spaces 44 are formed at the edge of the cell region.

도 7은 도 6에서 형성된 감광막 패턴(42)과 보조패턴(44)을 열처리하여 플로우 시킨 상태의 단면도로서, 열처리에 의해 감광막이 플로우 되어 보조 스페이스(44)들이 메워져 리세스 홈 형성을 위한 마스크로의 역할을 할 수 없게 되어 후속 식각 공정에 작용하지 않게 된다. FIG. 7 is a cross-sectional view of a state in which the photoresist pattern 42 and the auxiliary pattern 44 formed in FIG. 6 are heat-flowed, and the photoresist is flowed by the heat treatment to fill the auxiliary spaces 44 to form a recess groove. It will not be able to play a role in the subsequent etching process.

실시예1) Example 1

활성영역이 정의된 반도체기판상에 난반사방지막인 DUV44를 60nm 두께로 도포하고, 205℃에서 60초 가열한 후, SL4000 감광막을 280nm 두께로 도포한다. A DUV44, an antireflection film, is applied to a semiconductor substrate having an active region defined thereon at a thickness of 60 nm, heated at 205 ° C. for 60 seconds, and then coated with a SL4000 photosensitive film at a thickness of 280 nm.

그다음 본 발명에 따른 노광마스크를 사용하여 상기의 감광막을 0.80NA KrF 노광장비로 현상하면 도 6과 같은 패턴을 얻고, 여기에 열처리하여 도 7과 같은 패턴을 얻을 수 있다. Then, when the photoresist film is developed with a 0.80NA KrF exposure apparatus using the exposure mask according to the present invention, a pattern as shown in FIG. 6 may be obtained, and heat treatment may be performed to obtain a pattern as shown in FIG. 7.

또한 이러한 패턴을 이용하여 리세스 홈 패턴을 형성하면, 도 8에서와 같은 균일한 감광막 패턴을 얻을 수 있다. In addition, when the recess groove pattern is formed using the pattern, a uniform photosensitive film pattern as shown in FIG. 8 can be obtained.

이상에서 설명한 바와 같이, 리세스-게이트 구조를 가지는 본 발명에 따른 반도체소자의 제조방법은 게이트전극의 일부를 기판에 매립하는 리세스-게이트 구조에서 리세스 홈 형성을 위한 리세스 마스크를 형성하기 위한 노광마스크의 셀영역 외곽에 보조패턴들을 형성하여 감광막의 열처리에 의한 이상 흐름을 보상할 수 있는 공간을 형성하여 셀영역과 코아영역 또는 셀영역과 주변회로영역 등과 같은 패턴 밀집지역과 주변지역 간에 발생되는 패턴 불균형을 방지하여, 지역간 패턴 임계크기가 균일하게 형성할 수 있어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다. As described above, the method of manufacturing a semiconductor device having a recess-gate structure includes forming a recess mask for forming a recess groove in a recess-gate structure in which a part of the gate electrode is embedded in a substrate. The auxiliary patterns are formed outside the cell region of the exposure mask to form a space to compensate for abnormal flow due to the heat treatment of the photoresist film. By preventing the pattern imbalance generated, it is possible to form the pattern threshold size uniformly between regions, thereby improving the process yield and the reliability of device operation.

Claims (1)

반도체기판상에 리세스 마스크인 감광막 패턴을 형성하되, 패턴 밀집지역과 주변지역의 사이에 보조 패턴이 형성된 노광마스크를 사용하여 노광 현상하여 감광막 패턴을 형성하는 공정과, Forming a photoresist pattern on the semiconductor substrate by exposing and developing the photoresist pattern, which is a recess mask, using an exposure mask having an auxiliary pattern formed between the pattern dense area and the peripheral area; 상기 감광막 패턴을 열처리하여 플로우 시켜 상기 보조 패턴에 의해 형성된 스페이스를 메우는 공정과, Heat-treating the photosensitive film pattern to fill the space formed by the auxiliary pattern; 상기 감광막 패턴을 사용하여 리세스 홈을 형성하는 것을 특징으로 하는 반도체소자의 제조방법. And forming a recess groove using the photosensitive film pattern.
KR1020050057137A 2005-06-29 2005-06-29 Manufacturing method for semiconductor device KR20070001571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057137A KR20070001571A (en) 2005-06-29 2005-06-29 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057137A KR20070001571A (en) 2005-06-29 2005-06-29 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
KR20070001571A true KR20070001571A (en) 2007-01-04

Family

ID=37868941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057137A KR20070001571A (en) 2005-06-29 2005-06-29 Manufacturing method for semiconductor device

Country Status (1)

Country Link
KR (1) KR20070001571A (en)

Similar Documents

Publication Publication Date Title
KR101219464B1 (en) Semiconductor device and Method of manufacturing the same
JP5474068B2 (en) Method for manufacturing silicon carbide semiconductor device
KR20070001571A (en) Manufacturing method for semiconductor device
CN108074812B (en) Method for manufacturing fin field effect transistor
KR100807074B1 (en) Method for fabrication a semiconductor device
KR20080046483A (en) Semiconductor device and method of forming the same
US7422955B2 (en) Method for manufacturing a semiconductor device, as well as a semiconductor substrate
KR20080098796A (en) Method for forming a pattern of semiconductor device
KR20070058747A (en) Method for forming isolation film of semiconductor device
KR100743629B1 (en) Method of manufacturing semiconductor device
KR100215871B1 (en) Method for fabricating semiconductor device
KR20080022973A (en) Method for manufacturing semiconductor device
KR100259362B1 (en) Method for manufacturing semiconductor device
KR100540332B1 (en) Method for fabricating pattern of semiconductor device
KR101096208B1 (en) Method for forming isolation patterns of semiocnductor device
KR0172552B1 (en) Semiconductor device fabrication method
KR100277892B1 (en) Manufacturing Method of Flash Memory Device
KR20060056707A (en) Method for fabricating transistor of semiconductor device
KR20040002137A (en) method for fabricating of semiconductor device
JPH04100243A (en) Semiconductor device and manufacture thereof
KR20040055160A (en) Method of manufacturing semiconductor device
KR20000003614A (en) Semiconductor device production method
KR20070070872A (en) Method for forming contact hole in semiconductor device
KR20080010128A (en) Method for manufacturing of semiconductor device
KR20100076308A (en) Method for forming patterns of a semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination