KR20070001460A

KR20070001460A - Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법

Info

Publication number: KR20070001460A
Application number: KR1020050056960A
Authority: KR
Inventors: 주호정
Original assignee: 삼성전자주식회사
Priority date: 2005-06-29
Filing date: 2005-06-29
Publication date: 2007-01-04
Also published as: US7425868B2; US20070001763A1; KR100703710B1

Abstract

DC출력 오프셋을 제거할 수 있는 트랜스컨덕터와 그 제거방법이 개시된다. 상기 트랜스컨덕터는 차동 증폭기, 감지회로, 및 궤환 전류 발생회로를 구비한다. 상기 차동 증폭기는 입력신호들의 차이 또는 입력단자들 사이의 부정합에 따라 DC출력 오프셋이 있는 출력신호들을 출력한다. 상기 감지회로는 DC출력 오프셋을 감지하고 감지결과에 따른 감지신호를 출력한다. 상기 궤환 전류 발생회로는 상기 감지신호에 응답하여 출력신호들의 레벨을 조절할 수 있는 대응되는 궤환 전류를 상기 차동 증폭기의 입력단으로 궤환한다. 따라서 트랜스컨덕터는 대응되는 궤환 전류에 응답하여 출력신호들 사이에 존재하는 DC출력 오프셋을 제거한다.

트랜스컨덕터, DC출력 오프셋

Description

ＤＣ출력 오프셋을 제거할 수 있는 장치 및 방법{Apparatus and method for cancelling DC output offset}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.

도 1은 본 발명의 실시예에 따른 트랜스컨덕터를 구비하는 송신기의 블락도를 나타낸다.

도 2는 본 발명의 실시예에 따른 트랜스컨덕터의 회로도를 나타낸다.

도 3a는 입력 DC오프셋이 없을 때의 AC출력전압 응답을 나타내고, 도 3b는 10mV 입력 DC 오프셋이 있을 때의 AC출력전압 응답을 나타낸다.

도 4a는 본 발명에 따른 트랜스컨덕터에서 감지회로와 궤환 전류발생 회로가 없고 10mV 입력 DC 오프셋이 있는 경우의 상기 트랜스컨덕터의 과도 출력 DC전압의 파형을 나타내고, 도 4b는 10mV 입력 DC 오프셋이 있는 경우 본 발명에 따른 트랜스컨덕터의 과도 출력 DC전압의 파형을 나타낸다.

본 발명은 반도체 회로에 관한 것으로, 보다 상세하게는 입력 DC 오프셋 또 는 트랜스컨덕터의 입력단자들의 부정합(mismatch)에 따라 발생되는 출력DC 오프셋을 제거할 수 있는 트랜스컨덕터와 그 제거방법에 관한 것이다.

일반적으로 믹서(mixer)를 구비하는 직접 변환 송신기(Direct conversion transmitter; 이하 DCT라 한다)에서 상기 믹서로 입력되는 신호들 사이에 DC오프셋이 발생되는 경우, 상기 DC오프셋은 캐리어 누설 억제(carrier leakage suppression) 또는 이미지 리젝션(image rejection)과 같은 특성에 상당한 영향을 미친다.

특히, 캐리어 누설은 상기 DC 오프셋에 매우 민감하므로, 상기 캐리어 누설은 ACPR(adjacent channel power rejection)과 최대 출력 전력 동적 범위(maximum output power dynamic range)를 크게 열화시킨다. 따라서 상기 DC 오프셋이 제거되면, 상기 캐리어 누설은 크게 줄어들 것이다.

그러나, DC 오프셋을 줄이기 위하여 매우 큰 커패시턴스를 갖는 커패시터가 필요하거나 또는 아날로그-디지털 변환기와 디지털-아날로그 변환기 같은 디지털 블락들을 DCT에 구현하는 경우, 이들은 상당히 큰 면적과 많은 전류소모를 필요로 하므로, 이들을 사용한다는 것은 소형, 저전력 칩을 원하는 통신 시장의 경향에는 적합하지 않다.

따라서 본 발명이 이루고자 하는 기술적인 과제는 소형, 저전력에 적합하면서 믹서의 입력 신호들로서 사용되는 신호들 사이에 존재하는 DC 오프셋을 제거할 수 있는 장치와 그 방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 트랜스컨덕터는 제어신호들에 응답하여 제1입력신호와 제2입력신호의 차이를 증폭하고, 그 결과로서 제1출력전압과 제2출력전압, 및/또는 상기 제1출력전압과 상기 제2출력전압 각각에 기초한 제1출력전류와 제2출력전류를 출력하기 위한 차동 증폭기; 상기 제1출력전압과 상기 제2출력전압사이의 DC전압 차이를 감지하고 그 감지결과에 따른 감지신호를 출력하는 감지회로; 및 상기 감지회로로부터 출력된 감지신호에 응답하여 상기 DC전압 차이를 제거하기 위한 궤환 전류를 발생하고, 발생된 궤환 전류를 상기 차동 증폭기로 궤환시키기 위한 궤환 전류 발생 회로를 구비한다.

상기 제1입력신호가 상기 차동 증폭기를 구성하는 제1트랜지스터의 게이트(또는 베이스)로 입력되고, 상기 제2입력신호가 상기 차동 증폭기를 구성하는 제2트랜지스터의 게이트(또는 베이스)로 입력되는 경우, 상기 궤환 전류는 제1동작 전류를 공급하는 제1전류원이 접속된 상기 제1트랜지스터의 소오스(또는 에미터)와 상기 제2동작 전류를 공급하는 제2전류원이 접속된 상기 제2트랜지스터의 소오스(또는 에미터)에 상보적으로 입력된다.

상기 궤환 전류가 제1궤환 전류와 제2궤환 전류를 포함하는 경우, 상기 궤환 전류 발생 회로는 상기 감지신호에 응답하여 발생된 상기 제1궤환 전류를 상기 제1트랜지스터의 소오스로 공급하기 위한 제1궤환 전류 발생회로; 및 상기 감지신호에 응답하여 발생된 상기 제2궤환 전류를 상기 제2트랜지스터의 소오스로 공급하기 위한 제2궤환 전류 발생회로를 구비한다.

상기 기술적 과제를 달성하기 위한 트랜스컨덕터는 제1입력신호를 수신하는 게이트, 제1전류원에 접속된 제1단자, 및 제2단자를 구비하는 제1트랜지스터; 제2입력신호를 수신하는 게이트, 제2전류원에 접속된 제1단자, 및 제2단자를 구비하는 제2트랜지스터; 제어신호들에 응답하여 상기 제1트랜지스터의 제2단자로 제1전류를 공급하고, 상기 제1전류에 연관된 제1출력전압을 출력하는 제1출력전압 발생회로; 상기 제어신호들에 응답하여 상기 제2트랜지스터의 제2단자로 제2전류를 공급하고, 상기 제2전류에 연관된 제2출력전압을 출력하는 제2출력전압 발생회로; 상기 제1출력전압과 상기 제2출력전압을 수신하고, 이들의 차이를 증폭하고, 증폭결과로서 적어도 하나의 신호를 출력하는 차동 연산 증폭기; 상기 차동 연산 증폭기로부터 출력된 제어신호에 응답하여 상기 제1트랜지스터의 제1단자와 상기 제2트랜지스터의 제2단자로 상보적인 궤환 전류를 공급함으로서 상기 제1전류와 상기 제2전류 중에서 적어도 하나를 조절하기 위한 궤환 전류를 발생하는 궤환 전류 발생 회로를 구비한다. 상기 트랜스컨덕터는 상기 제1출력전압과 상기 제2출력전압 각각을 제1출력전류와 제2출력전류로 변환하기 위한 변환회로를 더 구비한다.

상기 기술적 과제를 달성하기 위한 트랜스컨덕터는 제1출력전압을 출력하는 제1출력단자; 제2출력전압을 출력하는 제2출력단자; 제1입력신호를 수신하는 게이트, 제1전류원에 접속된 제1단자, 및 제2단자를 구비하는 제1트랜지스터; 제2입력신호를 수신하는 게이트, 제2전류원에 접속된 제1단자, 및 제2단자를 구비하는 제2트랜지스터; 상기 제1출력단자와 상기 제1트랜지스터의 제2단자사이에 접속되며, 제1제어신호를 수신하는 게이트를 구비하는 제3트랜지스터; 전원과 상기 제1트랜지 스터의 제2단자사이에 접속되며, 제2제어신호를 수신하는 게이트를 구비하는 제4트랜지스터; 상기 제2출력단자와 상기 제2트랜지스터의 제2단자사이에 접속되며, 상기 제1제어신호를 수신하는 게이트를 구비하는 제5트랜지스터; 상기 전원과 상기 제2트랜지스터의 제2단자사이에 접속되며, 상기 제2제어신호를 수신하는 게이트를 구비하는 제6트랜지스터; 상기 제1출력단자에 접속되는 제1입력단자, 상기 제2출력단자에 접속되는 제2입력단자, 제1출력단자, 및 제2출력단자를 구비하는 연산 증폭기; 상기 전원과 상기 제1트랜지스터의 제1단자사이에 접속되고, 상기 연산 증폭기의 제1출력단자에 접속된 게이트를 갖는 제7트랜지스터; 및 상기 전원과 상기 제2트랜지스터의 제1단자사이에 접속되고, 상기 연산 증폭기의 제2출력단자에 접속된 게이트를 갖는 제8트랜지스터를 구비한다.

상기 기술적 과제를 달성하기 위한 트랜스컨덕터의 출력단자 쌍에서 발생된 DC오프셋 전압을 제거하는 방법은 제어신호들에 응답하여 차동 증폭기의 입력단으로 입력된 입력신호들의 차이를 증폭하고, 그 증폭결과에 따른 제1출력전압과 제2출력전압 각각을 출력단자 쌍으로 출력하는 단계; 상기 출력단자 쌍으로부터 출력된 제1출력전압과 제2출력전압의 DC오프셋 전압을 감지하고, 그 감지결과를 출력하는 단계; 상기 감지 결과에 응답하여 궤환 전류를 발생하고, 발생된 궤환 전류를 상기 차동 증폭기의 입력단으로 궤환시키는 단계; 및 상기 궤환 전류에 응답하여 상기 제1출력전압과 제2출력전압 중에서 어느 하나를 조절함으로서 상기 DC오프셋 전압을 제거하는 단계를 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 실시예에 따른 트랜스컨덕터를 구비하는 송신기의 블락도를 나타낸다. 상기 송신기(10)는 WCDMA(wideband code-division multiple access)에서 사용될 수 있다.

도 1을 참조하면, 상기 송신기(10)는 다수의 트랜스컨덕터들(20 및 22), 가변이득 증폭기(24)와 다수의 믹서들(30과 32)을 구비한다. 다수의 트랜스컨덕터들(20과 22)각각은 모뎀(미 도시) 또는 베이스밴드 저역 통과 필터(baseband law pass filter; 미도시)로부터 출력된 신호들을 수신한다.

트랜스컨덕터(20)는 제어신호들(Vctrlp와 Vctrln)의 제어 하에, 입력전압들(Vinp와 Vinn)에 응답하여, 가변되는 출력전류들(Ioutp와 Ioutn) 또는 출력전압들(VIoutp와 VIoutn)을 믹서(30)로 출력한다.

상기 믹서(30)는 입력되는 캐리어 신호들(VLop와 VLon)과 트랜스컨덕터(20)로부터 출력된 출력신호들(Ioutp와 Ioutn, 또는 VIoutp와 VIoutn))을 혼합한 후, 그 결과에 따른 신호들(IMp와 IMn)을 가변이득 증폭기(24)로 출력한다. 상기 캐리어 신호들(VLop와 VLon)각각은 상기 믹서(30)의 스위칭 신호들로서 사용된다.

상기 믹서(30)가 전압들과 캐리어 신호들을 혼합(mixing)하고자하는 경우, 상기 믹서(30)는 트랜스컨덕터(20)로부터 출력된 제1출력전압(Vout1, 또는 VIoutp)과 제2출력전압(Vout2, VIoutn)을 수신한다. 또한, 상기 믹서(30)가 전류들과 캐리어 신호들을 혼합(mixing)하고자하는 경우, 상기 믹서(30)는 트랜스컨덕터(20)로부터 출력된 제1출력전류(Ioutp)와 제2출력전류(Ioutn)를 수신한다.

트랜스컨덕터(22)는 제어신호들(Vctrlp와 Vctrln)의 제어 하에, 입력전압들(QVinp와 QVinn)에 응답하여, 가변되는 출력전류(Qioutp, Qioutn)신호들을 믹서(32)로 출력한다.

상기 믹서(32)는 입력되는 캐리어 신호들(QVLop와 QVLon)과 트랜스컨덕터(20)로부터 출력된 출력전류들(QIoutp와 QIoutn)을 혼합한 후, 그 결과에 따른 신호들(QIMp와 QIMn)을 가변이득 증폭기(24)로 출력한다. 상기 캐리어 신호들(QVLop와 QVLon)각각은 상기 믹서(32)의 스위칭 신호들로서 사용된다.

여기서, 상기 입력전압들(Vinp와 Vinn)각각과 상기 입력전압들(QVinp와 QVinn)각각의 위상차, 상기 출력전류들(Ioutp와 Ioutn)각각과 상기 출력전류들(QIoutp, QIoutn)각각의 위상차, 및 상기 믹서(30)의 캐리어 신호들 각각과 믹서(32)의 캐리어 신호들 각각의 위상차는 90°인 것이 바람직하나 이에 한정되는 것은 아니다.

가변이득 증폭기(24)는 믹서들(30과 32)로부터 출력된 신호들(IMp와 IMn, QIMp와 QIMn)을 IMp와 QIMp, 그리고 IMn과 QIMn으로 합치거나 IMp와 QIMn, 그리고 IMn과 QIMp로 합친 후에 제어신호들(Vctrlp와 Vctrln)의 제어 하에 이득을 조절하여 무선 주파수 신호들(RFp, RFn)을 출력한다.

상기 가변이득 증폭기(24)는 IMp과 QIMp가 합쳐진 신호를 제1입력신호로 하고, IMn와 QIMn이 합쳐진 신호를 제2입력신호로 할 수 있고, IMp와 QIMn이 합쳐진 신호를 제1입력신호로 하고, IMn과 QIMp가 합쳐진 신호를 제2입력신호로 할 수 있으나 이에 한정되는 것은 아니다. 다수의 트랜스컨덕터들(20 및 22)각각의 구조는 도 2에 도시된 바와 같다. 따라서 이하에서는 트랜스컨덕터(20)의 구조와 동작을 상세히 설명한다.

도 2는 본 발명의 실시예에 따른 트랜스컨덕터의 회로도를 나타낸다. 도 2를 참조하면, 상기 트랜스컨덕터(20)는 제1출력전압(Vout1 또는 VIoutp)과 제2출력전압(Vout2, 또는 VIoutn)사이에 존재하는 DC출력 전압들의 전압차이, 즉 DC출력 오프셋을 제거하기 위한 구조 및 기능을 갖으며, 차동 증폭기(210), 감지회로(250), 및 궤환 전류 발생회로(270)를 구비한다.

상기 차동 증폭기(210)는 제어신호들(Vctrlp와 Vctrln)에 응답하여 제1입력신호(Vinp)와 제2입력신호(Vinn)의 차이를 증폭하고, 그 증폭 결과에 따른 제1출력전압(Vout1)과 제2출력전압(Vout2), 및/또는 상기 제1출력전압(Vout1)과 상기 제2출력전압(Vout2)각각에 기초한 제1출력전류(Ioutp)와 제2출력전류(Ioutn)를 출력한다.

믹서(30)가 전압들을 믹싱하는 경우 트랜스컨덕터(20)는 제1출력전압(Vout1)과 제2출력전압(Vout2)을 출력하고, 상기 믹서(30)가 전류들을 믹싱하는 경우 트랜스컨덕터(20)는 제1출력전류(Ioutp)와 제2출력전류(Ioutn)를 출력할 수 있다.

제1저항성 소자(231)는 전원(VDD)과 제1출력단자(233)사이에 접속되며, 상기 제1출력단자(233)는 제1출력전압(Vout1)을 출력한다. 상기 제1저항성 소자(231)는 트랜지스터로 구현될 수 있고, 이 경우 상기 트랜지스터는 전원(VDD)과 제1출력단자(233)사이에 접속되며, 게이트는 제1출력단자(233)에 접속된다.

제2저항성 소자(241)는 전원(VDD)과 제2출력단자(243)사이에 접속되며, 상기 제2출력단자(243)는 제2출력전압(Vout2)을 출력한다. 상기 제2저항성 소자(241)는 트랜지스터로 구현될 수 있고, 이 경우 상기 트랜지스터는 전원(VDD)과 제2출력단자(243)사이에 접속되며, 게이트는 제2출력단자(243)에 접속된다.

제1트랜지스터(211)는 전압-전류 변환회로로서, 제1입력신호(Vinp)를 수신하는 게이트, 제1전류원(215)에 접속된 제1단자, 및 노드(239)에 접속되는 제2단자를 구비한다. 상기 제1전류원(215)은 노드(213)와 접지전원(VSS)사이에 직렬로 접속된 트랜지스터(217)와 저항(219)을 구비하며, 바이어스 전압(Vbias)에 응답하여 일정한 전류(Io1)를 흘린다.

제2트랜지스터(221)는 전압-전류 변환회로로서, 제2입력신호(Vinn)를 수신하는 게이트, 제2전류원(225)에 접속된 제1단자, 및 노드(249)에 접속된 제2단자를 구비한다. 상기 제2전류원(225)은 노드(223)와 접지전원(VSS)사이에 직렬로 접속된 트랜지스터(227)와 저항(229)을 구비하며, 바이어스 전압(Vbias)에 응답하여 일정한 전류(Io2)를 흘린다. 상기 제1입력신호(Vinp)와 상기 제2입력신호(Vinn)는 차동 신호들 또는 상보적인 신호들인 것이 바람직하다.

제3트랜지스터(235)는 상기 제1출력단자(233)와 상기 제1트랜지스터(211)의 제2단자사이에 접속되며, 제1제어신호(Vctrlp)를 수신하는 게이트를 구비한다.

제4트랜지스터(237)는 전원(VDD)과 상기 제1트랜지스터(211)의 제2단자사이에 접속되며, 제2제어신호(Vctrln)를 수신하는 게이트를 구비한다. 트랜지스터들(235와 237)각각은 이미터가 서로 접속되어, 대응되는 제어신호들(Vctrlp와 Vctrln)에 응답하여 스위칭 된다.

제5트랜지스터(245)는 상기 제2출력단자(243)와 상기 제2트랜지스터(221)의 제2단자사이에 접속되며, 상기 제1제어신호(Vctrlp)를 수신하는 게이트를 구비하며. 제6트랜지스터(247)는 상기 전원(VDD)과 상기 제2트랜지스터(221)의 제2단자사이에 접속되며, 상기 제2제어신호(Vctrln)를 수신하는 게이트를 구비한다. 트랜지스터들(245와 247)각각은 이미터가 서로 접속되어, 대응되는 제어신호들(Vctrlp와 Vctrln)에 응답하여 스위칭 된다.

상기 감지회로(250)는 상기 제1출력전압(Vout1)과 상기 제2출력전압(Vout2)의 DC전압 차이(즉, DC출력 오프셋)를 감지하고, 그 감지결과에 따른 적어도 하나의 감지신호, 바람직하게는 상보적인 제어신호들을 대응되는 궤환 전류 발생 회로(270)로 출력한다.

상기 감지회로(250)는 상기 제1출력단자(233)에 접속되는 제1입력단자(+), 상기 제2출력단자(243)에 접속되는 제2입력단자(-), 제1출력단자(+), 및 제2출력단자(-)를 구비하는 차동 연산 증폭기로 구현될 수 있으나 이에 한정되는 것은 아니다.

궤환 전류 발생 회로(270)는 제1궤환 전류 발생회로(271)와 제2궤환 전류 발생회로(273)를 구비하며, 상기 감지회로(250)로부터 출력된 대응되는 감지신호에 응답하여 상기 DC전압 차이를 제거하기 위한 대응되는 궤환 전류(If1과 If2)를 발생하고, 발생된 대응되는 궤환 전류(If1과 If2)를 상기 차동 증폭기(210)의 입력단을 구성하는 대응되는 트랜지스터(211과 221)의 소오스(source)로 궤환시킨다.

제7트랜지스터(271)는 제1궤환 전류 발생회로로서 사용되며, 전원(VDD)과 노드(213)사이에 접속되고, 상기 감지회로(250)의 제1출력단자(+)로부터 출력된 감지신호에 응답하여 제1궤환 전류(If1)를 상기 제1트랜지스터(271)의 소오스로 공급한다.

제8트랜지스터(273)는 제2궤환 전류 발생회로로서 사용되며, 전원(VDD)과 노드(223)사이에 접속되고, 상기 감지회로(250)의 제2출력단자(-)로부터 출력된 감지신호에 응답하여 제2궤환 전류(If2)를 상기 제2트랜지스터(271)의 소오스로 공급한다. 상기 각 트랜지스터(271, 273)는 PMOS 트랜지스터로 구현된다.

상기 트랜스컨덕터(20)는 상기 제1출력전압(Vout1)과 상기 제2출력전압(Vout2)을 제1출력전류(Ioutp)와 제2출력전류(Ioutn)로 각각 변환하기 위한 변환회로(261과 263)를 더 구비한다.

트랜지스터들(231과 261)은 전류 미러(current mirror)를 구성하고, 트랜지스터들(241과 263)은 전류 미러를 구성한다. 저항(280)은 노드(213)와 노드(223)사이에 접속된다.

본 발명에 따른 트랜스컨덕터(20)의 최대 트랜스컨덕턴스(Gm)는 다음의 수학식1에 따라 결정된다.

여기서, gm은 트랜지스터(211)의 트랜스컨덕터이고, Rd는 저항(280)의 저항 값이고, m은 트랜지스터들(231과 261)의 길이대 폭의 비를 나타낸다.

도 1과 도 2를 참조하여 본 발명에 따른 트랜스컨덕터의 동작을 간단히 설명하면 다음과 같다.

제1입력신호(Vinp)와 제2입력신호(Vinn)사이에 DC입력 오프셋이 존재하거나 또는 제1트랜지스터(211)와 제2트랜지스터(221)의 부정합에 의하여 오프셋이 발생한 경우, 제1출력전압(Vout1 또는 VIoutp)과 제2출력전압(Vout2 또는 VIoutn)사이에는 DC출력 오프셋이 발생한다.

예컨대, 제1제어신호(Vctrlp)의 전압레벨이 제2제어신호(Vctrln)의 전압레벨보다 높고, 제1출력전압(Vout1)이 제2출력전압(Vout2)보다 큰 경우, 감지회로(250)의 제1출력단자(+)는 하이 전압을 출력하고, 감지회로(250)의 제2출력단자(-)는 로우 전압을 출력한다. 따라서 트랜지스터(271)는 노드(213)쪽으로 흐르는 제1궤환전류(If1)를 감소시키며, 트랜지스터(273)는 노드(223)쪽으로 흐르는 제2궤환 전류(If2)를 증가시킨다.

이때 제2전류원(225)에 흐르는 전류(Io2)는 일정하므로, 노드(223)로 공급되는 상기 제2궤환 전류(If2)가 증가함에 따라 트랜지스터(245)의 드레인에 흐르는 전류(Iref2)는 감소하고, 노드(243)의 전압(Vout2)은 증가한다. 반대로, 제1전류원 (215)에 흐르는 전류(Io1)는 일정하므로, 노드(213)로 공급되는 제1궤환전류(If1)가 감소하는 경우 트랜지스터(235)의 드레인에 흐르는 전류(Iref1)는 증가하고 노드(233)의 전압(Vout1)은 감소한다. 제1출력전압(Vout1)의 감소와 제2출력전압(Vout2)의 증가는 상기 제1출력전압(Vout1)과 제2출력전압(Vout2)이 서로 동일하게 될 때까지 계속된다.

그러나, 제1제어신호(Vctrlp)의 전압레벨이 제2제어신호(Vctrln)의 전압레벨보다 높고, 제1출력전압(Vout1)이 제2출력전압(Vout2)보다 낮은 경우, 감지회로(250)의 제1출력단자(+)는 로우 전압을 출력하고, 감지회로(250)의 제2출력단자(-)는 하이 전압을 출력한다. 따라서 트랜지스터(271)는 노드(213)쪽으로 흐르는 제1궤환 전류(If1)를 증가시키고 트랜지스터(273)는 노드(223)쪽으로 흐르는 제2궤환 전류(If2)를 감소시킨다.

이때 제1전류원(215)에 흐르는 전류(Io1)는 일정하므로, 노드(213)로 공급되는 상기 제1궤환 전류(If1)가 증가함에 따라 트랜지스터(235)의 드레인에 흐르는 전류(Iref1)는 감소하고, 노드(233)의 전압(Vout1)은 증가한다. 반대로, 제2전류원(225)에 흐르는 전류(Io2)는 일정하므로, 노드(223)로 공급되는 제2궤환 전류(If2)가 감소함에 따라 트랜지스터(245)의 드레인에 흐르는 전류(Iref2)는 증가하고 노드(243)의 전압(Vout2)은 감소한다. 제1출력전압(Vout1)의 증가와 제2출력전압(Vout2)의 감소는 상기 제1출력전압(Vout1)과 제2출력전압(Vout2)이 서로 동일하게 될 때까지 계속된다.

즉, 제1출력전압(Vout1 또는 VIoutp), 제2출력전압(Vout2 또는 VIoutn), 상 기 제1출력전압(Vout1)에 연관된 제1출력전류(Ioutp), 및 상기 제2출력전압(Vout2)에 연관된 제2출력전류(Ioutn) 중에서 적어도 하나는 대응되는 궤환 전류(If1 또는 If2)에 기초하여 조절된다.

상기 제1출력전압(Vout1)과 상기 제2출력전압(Vout2)이 서로 동일한 경우, 제1궤환 전류(If1)와 제2궤환 전류(If2)는 같다.

본 발명에 따른 트랜스컨덕터(20)의 감지회로(250)는 출력단자들(233과 243)의 DC출력 전압들의 전압차이를 감지하고, 궤환전류 발생회로(270)는 감지회로(250)의 감지결과에 기초하여 상기 전압차이를 제거하는 방향으로 궤환 전류(If1과 If2)를 공급한다.

도 2, 도 3a, 및 도 3b를 참조하면, 도 3a는 본 발명에 따른 감지회로(250)와 궤환 전류 발생회로(270)가 없는 경우 트랜지스터(261)의 드레인의 전압(VIoutp')을 나타내고, 도 3b는 본 발명에 따른 트랜스컨덕터(20)의 트랜지스터(261)의 전압(VIoutp)을 나타낸다.

도 3a와 도 3b를 참조하면, 본 발명에 따른 트랜스컨덕터(20)의 입력신호와 출력전압에 대한 전달함수의 3dB 차단 주파수는 10Khz이하이다. 그러나 10Khz이하의 3dB 차단 주파수를 구현하기 위하여 DC출력 오프셋을 제거 또는 감소시키는데 50㎲이상의 시간이 필요하다. 일반적으로 WCDMA 송신기에서 상기 송신기가 온(on)된 후에 실제 데이터가 입력되기까지는 100㎲이상의 시간이 필요하므로 DC출력 오 프셋을 제거 또는 감소하는데 걸리는 시간은 문제되지 않는다. 또한, 본 발명에 따른 DC출력 오프셋 제거 기능을 갖는 트랜스컨덕터의 소비전류는 100㎂이하로 상당히 적다.

도 4a는 본 발명에 따른 트랜스컨덕터에서 감지회로(250)와 궤환 전류발생 회로(270)가 없고 10mV 입력 DC 오프셋이 있는 경우의 상기 트랜스컨덕터(20)의 과도 출력 DC전압의 파형을 나타내고, 도 4b는 10mV 입력 DC 오프셋이 있는 경우 본 발명에 따른 트랜스컨덕터(20)의 과도 출력 DC전압의 파형을 나타낸다.

즉, 입력신호들(Vinp와 Vinn)사이에 10mV의 DC입력 오프셋 전압이 존재하는 경우, 도 4a에 도시된 트랜스컨덕터(20)의 각 트랜지스터(261, 263)의 출력신호들(VIoutp', VIoutn')사이의 DC출력 오프셋(전압)은 시간이 지나도 일정하다. 그러나, 도 4b에 도시된 바와 같이 본 발명에 따른 트랜스컨덕터(20)의 각 트랜지스터(261, 263)의 출력신호들(VIoutp, VIoutn)사이의 DC출력 오프셋(전압)은 시간이 지남에 따라 감소함을 알 수 있다.

본 발명에 따른 트랜스컨덕터(20)는 트랜스컨덕터(20)의 출력단자 쌍(233, 243)에서 발생된 DC오프셋 전압을 제거하기 위하여 제어신호들(Vctrlp, Vctrln)에 응답하여 차동 증폭기(210)의 입력단으로 입력된 입력신호들(Vinp, Vinn)의 차이를 증폭하고, 그 증폭결과에 따른 제1출력전압(Vout1)과 제2출력전압(Vout2) 각각을 출력단자 쌍(233, 243)으로 출력하고, 상기 출력단자 쌍(233, 243)으로부터 출력된 제1출력전압(Vout1)과 제2출력전압(Vout2)의 DC오프셋 전압을 감지하고, 그 감지결과를 출력하고, 상기 감지 결과에 응답하여 궤환 전류(If1, If2)를 발생하고, 발생 된 궤환 전류(If1, If2)를 상기 차동 증폭기(210)의 입력단으로 궤환시키고, 상기 궤환 전류(If1, If2)에 응답하여 상기 제1출력전압(Vout1)과 제2출력전압(Vout2) 중에서 어느 하나를 조절함으로서 상기 DC오프셋 전압을 제거한다. 상기 제1출력전압(Vout1)과 제2출력전압(Vout2)은 상보적으로 조절되는 것이 바람직하다.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 트랜스컨덕터는 입력신호들 사이의 오프셋 또는 트랜스컨덕터의 입력단자들 사이의 부정합에 따라 발생된 DC출력 오프셋을 제거 또는 상당히 줄일 수 있는 효과가 있다.

따라서 본 발명에 따른 트랜스컨덕터는 캐리어 누설 억제를 크게 향상시킬 수 있는 효과가 있다.

Claims

트랜스컨덕터에 있어서,

제어신호들에 응답하여 제1입력신호와 제2입력신호의 차이를 증폭하고, 그 결과로서 제1출력전압과 제2출력전압, 및/또는 상기 제1출력전압과 상기 제2출력전압 각각에 기초한 제1출력전류와 제2출력전류를 출력하기 위한 차동 증폭기;

상기 제1출력전압과 상기 제2출력전압사이의 DC전압 차이를 감지하고 그 감지결과에 따른 감지신호를 출력하는 감지회로; 및

상기 감지회로로부터 출력된 감지신호에 응답하여 상기 DC전압 차이를 제거하기 위한 궤환 전류를 발생하고, 발생된 궤환 전류를 상기 차동 증폭기로 궤환시키기 위한 궤환 전류 발생 회로를 구비하는 트랜스컨덕터.
제1항에 있어서, 상기 제1입력신호가 상기 차동 증폭기를 구성하는 제1트랜지스터의 게이트로 입력되고, 상기 제2입력신호가 상기 차동 증폭기를 구성하는 제2트랜지스터의 게이트로 입력되는 경우,

상기 궤환 전류는 제1동작 전류를 공급하는 제1전류원이 접속된 상기 제1트랜지스터의 소오스와 상기 제2동작 전류를 공급하는 제2전류원이 접속된 상기 제2트랜지스터의 소오스 중에서 적어도 하나로 입력되는 트랜스컨덕터.
제1항에 있어서, 상기 제1입력신호가 상기 차동 증폭기를 구성하는 제1트랜 지스터의 베이스로 입력되고, 상기 제2입력신호가 상기 차동 증폭기를 구성하는 제2트랜지스터의 베이스로 입력되는 경우,

상기 궤환 전류는 제1동작 전류를 공급하는 제1전류원이 접속된 상기 제1트랜지스터의 에미터와 상기 제2동작 전류를 공급하는 제2전류원이 접속된 상기 제2트랜지스터의 에미터 중에서 적어도 하나로 입력되는 트랜스컨덕터.
제2항에 있어서, 상기 궤환 전류가 제1궤환 전류와 제2궤환 전류를 포함하는 경우, 상기 궤환 전류 발생 회로는,

상기 감지신호에 응답하여 발생된 상기 제1궤환 전류를 상기 제1트랜지스터의 소오스로 공급하기 위한 제1궤환 전류 발생회로; 및

상기 감지신호에 응답하여 발생된 상기 제2궤환 전류를 상기 제2트랜지스터의 소오스로 공급하기 위한 제2궤환 전류 발생회로를 구비하는 트랜스컨덕터.
트랜스컨덕터에 있어서,

제어신호들에 응답하여, 입력단으로 입력된 제1입력전압과 제2입력전압의 차이를 증폭하고 그 결과로서 제1출력단자와 제2출력단자를 통하여 제1출력전압과 제2출력전압을 출력하기 위한 차동 증폭기;

상기 제1출력전압과 상기 제2출력전압의 DC전압 차이를 감지하고, 상기 전압차이를 증폭하고, 증폭결과에 따른 적어도 하나의 감지신호를 출력하는 감지회로; 및

상기 감지회로부터 출력된 적어도 하나의 감지신호에 응답하여 상기 제1출력전압과 상기 제2출력전압 중에서 적어도 하나의 전압을 조절함으로서 상기 전압 차이를 제거하기 위한 적어도 하나의 궤환 전류를 발생하고, 발생된 적어도 하나의 궤환 전류를 상기 차동 증폭기의 입력단으로 궤환시키기 위한 궤환 전류 발생 회로를 구비하는 트랜스컨덕터.
제5항에 있어서, 상기 트랜스컨덕터는 상기 제1출력전압과 상기 제2출력전압 각각을 제1출력전류와 제2출력전류로 변환하기 위한 변환회로를 더 구비하는 트랜스컨덕터.
제6항에 있어서, 상기 제1입력신호와 상기 제2입력신호는 모뎀 또는 필터로부터 출력된 신호이고, 상기 제1출력전압과 상기 제2출력전압, 또는 상기 제1출력전류와 상기 제2출력전류는 믹서로 출력되는 트랜스컨덕터.
제5항에 있어서, 상기 차동 증폭기는,

전원과 제1노드사이에 접속되고, 상기 제어신호들에 응답하여 상기 제1출력단자를 통하여 상기 제1출력전압을 출력하는 제1출력전압 발생회로;

상기 전원과 제2노드사이에 접속되고, 상기 제어신호들에 응답하여 제2출력단자를 통하여 상기 제2출력전압을 출력하는 제2출력전압 발생회로;

상기 입력단을 구성하며, 상기 제1입력신호를 수신하는 게이트, 제1전류원에 접속된 제1단자, 및 상기 제1노드에 접속된 제2단자를 구비하는 제1트랜지스터; 및

상기 입력단을 구성하며, 상기 제2입력신호를 수신하는 게이트, 제2전류원에 접속된 제1단자, 및 상기 제2노드에 접속된 제2단자를 구비하는 제2트랜지스터를 구비하며,

상기 적어도 하나의 궤환 전류는 상기 제1트랜지스터의 제1단자와 상기 제2트랜지스터의 제1단자 중에서 대응되는 제1단자로 입력되는 트랜스컨덕터.
제5항에 있어서, 상기 적어도 하나의 궤환 전류가 제1궤환 전류와 제2궤환 전류를 포함하는 경우, 상기 궤환 전류 발생 회로는,

상기 감지신호에 응답하여 발생된 상기 제1궤환 전류를 상기 제1트랜지스터의 소오스로 공급하기 위한 제1궤환 전류 발생회로; 및

상기 감지신호에 응답하여 발생된 상기 제2궤환 전류를 상기 제2트랜지스터의 소오스로 공급하기 위한 제2궤환 전류 발생회로를 구비하는 트랜스컨덕터.
트랜스컨덕터에 있어서,

제1입력신호를 수신하는 게이트, 제1전류원에 접속된 제1단자, 및 제2단자를 구비하는 제1트랜지스터;

제2입력신호를 수신하는 게이트, 제2전류원에 접속된 제1단자, 및 제2단자를 구비하는 제2트랜지스터;

제어신호들에 응답하여 상기 제1트랜지스터의 제2단자로 제1전류를 공급하 고, 상기 제1전류에 연관된 제1출력전압을 출력하는 제1출력전압 발생회로;

상기 제어신호들에 응답하여 상기 제2트랜지스터의 제2단자로 제2전류를 공급하고, 상기 제2전류에 연관된 제2출력전압을 출력하는 제2출력전압 발생회로;

상기 제1출력전압과 상기 제2출력전압을 수신하고, 이들의 차이를 증폭하고, 제어 신호를 출력하는 차동 연산 증폭기;

상기 차동 연산 증폭기로부터 출력된 제어 신호에 응답하여 상기 제1트랜지스터의 제1단자와 상기 제2트랜지스터의 제2단자로 상보적인 궤환 전류를 공급함으로서 상기 제1전류와 상기 제2전류를 조절하기 위한 궤환 전류를 발생하는 궤환 전류 발생 회로를 구비하는 트랜스컨덕터.
제10항에 있어서, 상기 트랜스컨덕터는 상기 제1출력전압과 상기 제2출력전압 각각을 제1출력전류와 제2출력전류로 변환하기 위한 변환회로를 더 구비하는 트랜스컨덕터.
트랜스컨덕터에 있어서,

제1출력전압을 출력하는 제1출력단자;

제2출력전압을 출력하는 제2출력단자;

제1입력신호를 수신하는 게이트, 제1전류원에 접속된 제1단자, 및 제2단자를 구비하는 제1트랜지스터;

제2입력신호를 수신하는 게이트, 제2전류원에 접속된 제1단자, 및 제2단자를 구비하는 제2트랜지스터;

상기 제1출력단자와 상기 제1트랜지스터의 제2단자사이에 접속되며, 제1제어신호를 수신하는 게이트를 구비하는 제3트랜지스터;

전원과 상기 제1트랜지스터의 제2단자사이에 접속되며, 제2제어신호를 수신하는 게이트를 구비하는 제4트랜지스터;

상기 제2출력단자와 상기 제2트랜지스터의 제2단자사이에 접속되며, 상기 제1제어신호를 수신하는 게이트를 구비하는 제5트랜지스터;

상기 전원과 상기 제2트랜지스터의 제2단자사이에 접속되며, 상기 제2제어신호를 수신하는 게이트를 구비하는 제6트랜지스터;

상기 제1출력단자에 접속되는 제1입력단자, 상기 제2출력단자에 접속되는 제2입력단자, 제1출력단자, 및 제2출력단자를 구비하는 연산 증폭기;

상기 전원과 상기 제1트랜지스터의 제1단자사이에 접속되고, 상기 연산 증폭기의 제1출력단자에 접속된 게이트를 갖는 제7트랜지스터; 및

상기 전원과 상기 제2트랜지스터의 제1단자사이에 접속되고, 상기 연산 증폭기의 제2출력단자에 접속된 게이트를 갖는 제8트랜지스터를 구비하는 트랜스컨덕터.
제12항에 있어서, 트랜스컨덕터는,

상기 제1출력단자에 흐르는 전류를 미러링하여 제1출력전류를 발생하는 제1전류 증폭회로;

상기 제2출력단자에 흐르는 전류를 미러링하여 제2출력전류를 발생하는 제2전류 증폭회로를 더 구비하는 트랜스컨덕터.
트랜스컨덕터의 출력단자 쌍에서 발생된 DC오프셋 전압을 제거하는 방법에 있어서,

제어신호들에 응답하여 차동 증폭기의 입력단으로 입력된 입력신호들의 차이를 증폭하고, 그 증폭결과에 따른 제1출력전압과 제2출력전압 각각을 출력단자 쌍으로 출력하는 단계;

상기 출력단자 쌍으로부터 출력된 제1출력전압과 제2출력전압의 DC오프셋 전압을 감지하고, 그 감지결과를 출력하는 단계;

상기 감지 결과에 응답하여 궤환 전류를 발생하고, 발생된 궤환 전류를 상기 차동 증폭기의 입력단으로 궤환시키는 단계; 및

상기 궤환 전류에 응답하여 상기 제1출력전압과 제2출력전압 중에서 어느 하나를 조절함으로서 상기 DC오프셋 전압을 제거하는 단계를 구비하는 트랜스컨덕터의 출력단자 쌍에서 발생된 DC오프셋 전압을 제거하는 방법.
트랜스컨덕터의 출력단자 쌍에서 발생된 DC오프셋 전압을 제거하는 방법에 있어서,

제어신호들에 응답하여 차동 증폭기의 입력단으로 입력된 입력신호들의 차이를 증폭하고, 그 증폭결과에 따른 제1출력전압과 제2출력전압 각각을 제1출력단자 쌍으로 출력하고, 상기 제1출력단자 쌍에 흐르는 각 전류를 미러링한 제1출력전류와 제2출력전류, 및 상기 제1출력전류에 기초하여 발생된 제3출력전압과 상기 제2출력전류에 기초하여 발생된 제4출력전압을 제2출력단자 쌍으로 출력하는 단계;

상기 제2출력단자 쌍으로부터 출력된 제3출력전압과 제4출력전압의 DC오프셋 전압을 감지하고, 그 감지결과를 출력하는 단계;

상기 감지 결과에 응답하여 궤환 전류를 발생하고, 발생된 궤환 전류를 상기 차동 증폭기의 입력단으로 궤환시키는 단계; 및

상기 궤환 전류에 응답하여 상기 제3출력전압과 제4출력전압 중에서 어느 하나를 조절함으로서 상기 DC오프셋 전압을 제거하는 단계를 구비하는 트랜스컨덕터의 출력단자 쌍에서 발생된 DC오프셋 전압을 제거하는 방법.