TWI517555B - 直流漂移消除電路 - Google Patents

直流漂移消除電路 Download PDF

Info

Publication number
TWI517555B
TWI517555B TW102125579A TW102125579A TWI517555B TW I517555 B TWI517555 B TW I517555B TW 102125579 A TW102125579 A TW 102125579A TW 102125579 A TW102125579 A TW 102125579A TW I517555 B TWI517555 B TW I517555B
Authority
TW
Taiwan
Prior art keywords
input
coupled
operational amplifier
stage
output
Prior art date
Application number
TW102125579A
Other languages
English (en)
Other versions
TW201505361A (zh
Inventor
高小文
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW102125579A priority Critical patent/TWI517555B/zh
Priority to US14/083,455 priority patent/US9118286B2/en
Publication of TW201505361A publication Critical patent/TW201505361A/zh
Application granted granted Critical
Publication of TWI517555B publication Critical patent/TWI517555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

直流漂移消除電路
本發明是有關於一種電子電路，且特別是有關於一種直流漂移消除電路。
在通訊裝置的運算放大器電路中，當前級輸入信號因為溫度或者是元件不匹配等因素而產生直流漂移(DC offset)誤差時，此誤差值也會被運算放大器的增益所放大，此現象可能會讓運算放大器進入飽和模式而無法發揮最佳的效果。目前常見的消除直流偏移的方法是將運算放大器輸出端的信號經由回授電路回授至運算放大器的輸入端，達到消除直流漂移的效果。但在上述消除直流漂移的方法中，由於回授信號直接加回至運算放大器電路的輸入信號，造成回授電路中的雜訊也會一同傳遞至運算放大器的輸入端，使得運算放大器輸入端的雜訊指標(Noise Figure)大幅增加，進而增加對信號的干擾程度。若要消除直流漂移並且同時抑制雜訊的增加，則需要利用一些其他的方式，舉例來說，例如減小輸入電阻或者是增加運算放大器的輸入轉導。但是就另一方面而言，這些減少雜訊的方式也會進一步的增加晶片的設計面 積或功率消耗。
本發明提供一種直流漂移消除電路，可在消除運算放大器電路中直流漂移現象的同時，有效的抑制回授增益電路中的雜訊。
本發明的直流漂移消除電路包括第一運算放大器以及回授增益電路。第一運算放大器包括第一輸入轉導級、第二輸入轉導級以及輸出級。第一輸入轉導級的輸入端經由第一運算放大器的第一輸入端接收第一運算放大器的輸入信號，而輸出級的輸出端經由第一運算放大器的輸出端輸出第一運算放大器的輸出信號。回授增益電路的輸入端耦接至第一運算放大器的輸出端，回授增益電路的輸出端經由第一運算放大器的第二輸入端耦接至第二輸入轉導級的輸入端。
基於上述，本發明實施例的直流漂移消除電路，其中第一運算放大器輸出端的直流偏移經由回授增益電路傳遞至第一運算放大器的第二輸入轉導級中，並藉由第二輸入轉導級減少回授增益電路的雜訊。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300‧‧‧直流漂移消除電路
103、203、205、303、305、410、430、510、511、530、531‧‧‧輸入轉導級
105、207、307、490、550、551‧‧‧輸出級
110、210、231、310、331、400、500、600‧‧‧運算放大器
130、230、330‧‧‧回授增益電路
150、170、190、250、270、351、353、371、373‧‧‧可變電阻
233、333、335‧‧‧電容
235、337、339‧‧‧電阻
350、370‧‧‧可變電阻陣列
415、435‧‧‧電流源
450、470‧‧‧阻抗
510A、511A、H11~HN1、J5~J8、Q3、V5、V6、V9、VOUT、VOUTN、VOUTP‧‧‧輸出端
510B、511B、D1、D2、H12~HN2、J1~J4、J9~J12、Q1、Q2、V1~V4、V7~V8、W1~W4‧‧‧輸入端
A1、A2、B1、B2、C1~CN、E1~EN‧‧‧電晶體
A11、A21、B11、B21、C11~CN1、E11~EN1、K1‧‧‧第一端
A12、A22、B12、B22、C12~CN2、E12~EN2、K12~KN2：第二端
A13、A23、B13、B23、C13~CN3、E13~EN3‧‧‧控制端
F1~FN、S1~SN‧‧‧開關
FB1、FB2、FBN、FBP‧‧‧回授信號
Gm1~Gmn‧‧‧增益
H1~HN‧‧‧轉導電路
810、820‧‧‧曲線
IM、IN、IO、IP‧‧‧輸入信號
K‧‧‧切換裝置
OUT、OUTN、OUTP‧‧‧輸出信號
圖1是一種直流漂移消除電路的電路方塊示意圖。
圖2是依照本發明的第一實施例說明一種直流漂移消除電路的示意圖。
圖3是依照本發明的第二實施例說明一種直流漂移消除電路的示意圖。
圖4是依照本發明實施例說明直流漂移消除電路中運算放大器的電路示意圖。
圖5是依照本發明另一實施例說明直流漂移消除電路中運算放大器的電路示意圖。
圖6是依照本發明再一實施例說明直流漂移消除電路中運算放大器的電路示意圖。
圖7是依照本發明的實施例說明一種直流漂移消除電路中運算放大器頻率響應模擬的示意圖。
圖8是依照本發明的實施例說明一種直流漂移消除電路中雜訊指標模擬的示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種 連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是一種直流漂移消除電路的電路方塊示意圖，其中直流漂移消除電路100包括運算放大器110、回授增益電路130、第一可變電阻150、第二可變電阻170以及第三可變電阻190。請參考圖1，運算放大器110中包括輸入轉導級103以及輸出級105。輸入轉導級103的第一輸入端耦接至運算放大器110的第一輸入端Q1並耦接至第一可變電阻150。因此，輸入轉導級103的第一輸入端可以經由第一可變電阻150與第一輸入端Q1接收運算放大器110的輸入信號IN。輸入轉導級103的第二輸入端耦接至運算放大器110的第二輸入端Q2並耦接至參考電壓(例如接地電壓或是其他固定電壓)。輸入轉導級103的輸出端Q3耦接至輸出級105的輸入端。另一方面，輸出級105的輸出端耦接至運算放大器110的輸出端VOUT，用以輸出運算放大器110的輸出信號OUT。第二可變電阻170的第一端與第二端則分別耦接至運算放大器110的第一輸入端Q1與運算放大器110的輸出端VOUT。
在圖1的實施例中，運算放大器110的增益(Gain)可由第一可變電阻150與第二可變電阻170兩者之間的電阻值來決定。舉例來說，當第一可變電阻150與第二可變電阻170的電阻值分別為RA以及RB時，運算放大器110的增益可表示為RB/RA。當 運算放大器110的輸入信號IN具有直流漂移(DC offset)誤差時，此誤差值會被運算放大器110的增益所放大，而此被放大的誤差量可能使運算放大器110進入飽和模式，也就是使運算放大器110的輸出信號OUT發生飽和。為了消除運算放大器110輸出端VOUT的直流漂移，在運算放大器110的輸出端VOUT與運算放大器110的第一輸入端Q1之間加上一個回授增益電路130與第三可變電阻190。其中，回授增益電路130的信號輸入端耦接至運算放大器110的輸出端VOUT，而回授增益電路130的信號輸出端經由第三可變電阻190耦接至運算放大器110的第一輸入端Q1用以將回授信號FB1輸出至運算放大器110。但就另一方面而言，回授增益電路130直接將回授信號FB1傳輸至運算放大器110的第一輸入端Q1，會使得回授增益電路130中的雜訊也一併回授至運算放大器110的第一輸入端Q1中，容易增加運算放大器110的雜訊指標(Noise Figure,NF)。
為了解決上述直流漂移消除電路100中，因回授增益電路130內部的雜訊對主要電路的影響，以下多個實施例將說明直流漂移消除電路來減少上述回授增益電路的雜訊。
圖2是依照本發明的第一實施例說明一種直流漂移消除電路200的示意圖，其中直流漂移消除電路200包括第一運算放大器210、回授增益電路230、第一可變電阻250以及第二可變電阻270。第一運算放大器210的第一輸入端D1耦接至第一可變電阻250，以接收輸入信號IM。第二可變電阻270的第一端與第二 端耦接至第一運算放大器210的第一輸入端D1與第一運算放大器210的輸出端VOUT。其中第一運算放大器210的增益可由第一可變電阻250與第二可變電阻270的電阻值來決定(可參考圖1中的相關說明，不在此贅述)。回授增益電路230的輸入端耦接至第一運算放大器210的輸出端VOUT。回授增益電路230的輸出端耦接至第一運算放大器210的第二輸入端D2。
第一運算放大器210包括第一輸入轉導級203、第二輸入轉導級205以及輸出級207。第一輸入轉導級203具有第一增益，而第二輸入轉導級205具有第二增益。依照實際產品的設計需求，所述第一增益與所述第二增益可以被設定為相同或不同。另外，第二輸入轉導級205的第二增益可以被固定。在一些實施例中，第二輸入轉導級205的第二增益可以是可變增益，也就是第二輸入轉導級205可以依照控制信號而動態決定所述第二增益。
第一輸入轉導級203包括第一輸入端V1、第二輸入端V2以及輸出端V5。第二輸入轉導級205包括第一輸入端V3、第二輸入端V4以及輸出端V6。第一輸入轉導級203的第一輸入端V1與第二輸入轉導級205的第二輸入端V4耦接至參考電壓(例如接地電壓或是其他固定電壓)。第一輸入轉導級203的第二輸入端V2耦接至第一運算放大器210的第一輸入端D1，並耦接至第一可變電阻250以接收第一運算放大器210的輸入信號IM。第二輸入轉導級205的第一輸入端V3則耦接至第一運算放大器210的第二輸入端D2用以接收回授增益電路230所輸出的回授信號 FB2。第一輸入轉導級203的輸出端V5與第二輸入轉導級205的輸出端V6共同耦接至輸出級207的輸入端。輸出級207的輸出端耦接至第一運算放大器210的輸出端VOUT用以輸出第一運算放大器210的輸出信號OUT。
回授增益電路230的輸入端耦接至第一運算放大器210的輸出端VOUT，用以接收第一運算放大器210的輸出信號OUT。另一方面，回授增益電路230的輸出端經由第一運算放大器210的第二輸入端D2耦接至第二輸入轉導級205的第一輸入端V3。回授增益電路230接收第一運算放大器210的輸出信號OUT後，將輸出信號OUT的直流漂移資訊(即回授信號FB2)傳送至第一運算放大器210的第二輸入轉導級205中。由於回授信號FB2具有關於第一運算放大器210的直流漂移資訊，因此第二輸入轉導級205可以產生響應於直流漂移的對應電流至輸出級207。第二輸入轉導級205可以藉由所輸出的對應電流來補償/消除第一輸入轉導級203輸出給輸出級207的偏壓電流中的直流漂移成份。因此，直流漂移消除電路200可以消除輸入信號IM的直流漂移。藉由此電路設計，本實施例可以有效運用第二輸入轉導級205來抑制回授增益電路230中的雜訊，因此直流漂移消除電路200可以在消除直流漂移的同時也能減少回授增益電路230所伴隨產生的雜訊。為了使得直流漂移消除電路200的高通頻率在不同訊號增益下可維持一致，本實施例中輸入轉導級205的轉導值可以隨著訊號增益而改變。第一運算放大器210的實施細節容後詳述。
在本發明一實施例中，回授增益電路230可藉由第二運算放大器231、電容233以及電阻235來實現。但本發明並不侷限於此，任何可由信號輸入端接收第一運算放大器210的輸出信號OUT，並可由信號輸出端傳送回授信號FB2至第一運算放大器210的第二輸入轉導級205中的電路都可用來實現本發明中的回授增益電路230。
在本發明一實施例中，第二運算放大器231包括第一輸入端V7、第二輸入端V8以及輸出端V9。第二運算放大器231的第一輸入端V7耦接至參考電壓(例如接地電壓或是其他固定電壓)，第二運算放大器231的輸出端V9耦接至回授增益電路230的輸出端，並耦接至第一運算放大器210的第二輸入端D2，用以將回授信號FB2輸出至第二輸入轉導級205的輸入端V3。電容233的第一端與第二端分別耦接至第二運算放大器231的第二輸入端V8與輸出端V9。電阻235的第一端與第二端分別耦接至第二運算放大器231的第二輸入端V8與第一運算放大器210的輸出端VOUT。因此，回授增益電路230具有積分器(integrator)功能。回授增益電路230可以累積關於第一運算放大器210的直流漂移資訊，以便對應輸出回授信號FB2給第一運算放大器210的第二輸入轉導級205。
接著比較圖1的運算放大器110與圖2的第一運算放大器210兩者的內部構件可得知，圖2的第一運算放大器210比圖1的運算放大器110多了一組輸入轉導級。再比較圖1與圖2中回 授增益電路130以及回授增益電路230兩者輸出端的耦接位置，圖1中回授增益電路130的回授信號FB1直接傳送至運算放大器110的第一輸入端Q1。反觀圖2所示實施例，回授增益電路230的回授信號FB2則經由第一運算放大器210中的第二輸入端D2傳送至第二輸入轉導級205的第一輸入端V3，而不是傳送至第一輸入轉導級203的第二輸入端V2。有別於圖1中回授增益電路130的回授信號FB1直接傳送至運算放大器110的輸入轉導級103，圖2所示實施例是將回授信號FB2推入運算放大器的第二輸入轉導級205中。藉由此種電路設計，回授增益電路230中的雜訊可被第二輸入轉導級205所有效抑制，而不會將此雜訊加進第一運算放大器210的輸入信號IM。因此，直流漂移消除電路200可以在消除直流漂移的同時也能減少回授增益電路230所伴隨產生的雜訊。
在圖2中，直流漂移消除電路200是由單端輸出的運算放大器來實現，但本發明並不侷限於此。在本發明另一實施例中，直流漂移消除電路也可利用差動放大器來實現。例如，圖3是依照本發明的第二實施例說明一種直流漂移消除電路300的示意圖。圖3所示實施例可以參照圖2的相關說明而類推之。請參照圖3，直流漂移消除電路300包括第一運算放大器310、回授增益電路330、第一可變電阻陣列350以及第二可變電阻陣列370。
第一運算放大器310的第一非反相輸入端W1耦接至第一可變電阻陣列350中的可變電阻351，以接收輸入信號IP。第 一運算放大器310的第一反相輸入端W2耦接至第一可變電阻陣列350中的可變電阻353，用以接收輸入信號IO。輸入信號IP與輸入信號IO為差動信號。第二可變電阻陣列370中可變電阻371的第一端與第二端分別耦接至第一運算放大器310的第一反相輸入端W2與第一運算放大器310的非反相輸出端VOUTP。第二可變電阻陣列370中可變電阻373的第一端與第二端分別耦接至第一運算放大器310的第一非反相輸入端W1與第一運算放大器310的反相輸出端VOUTN。回授增益電路330的反相輸出端與非反相輸出端分別耦接至第一運算放大器310的第二反相輸入端W3與第二非反相輸入端W4。
第一運算放大器310包括第一輸入轉導級303、第二輸入轉導級305以及輸出級307。第一輸入轉導級303包括第一輸入端J1、第二輸入端J2、第一信號輸出端J5以及第二信號輸出端J6。第二輸入轉導級305包括第一輸入端J3、第二輸入端J4、第一信號輸出端J7以及第二信號輸出端J8。第一輸入轉導級303的第一輸入端J1耦接至第一運算放大器310的第一非反相輸入端W1，並耦接至第一可變電阻陣列350中的可變電阻351，用以接收第一運算放大器310的輸入信號IP。第一輸入轉導級303的第二輸入端J2耦接至第一運算放大器310的第一反相輸入端W2，並耦接至第一可變電阻陣列350中的可變電阻353，用以接收第一運算放大器310的輸入信號IO。第二輸入轉導級305的第一輸入端J3耦接至第一運算放大器310的第二反相輸入端W3，用以接收回授增 益電路330所輸出的回授信號FBN。第二輸入轉導級305的第二輸入端J4耦接至第一運算放大器310的第二非反相輸入端W4用以接收回授增益電路330所輸出的回授信號FBP。回授信號FBP與回授信號FBN為差動信號。
第一輸入轉導級303的第一信號輸出端J5與第二輸入轉導級305的第一信號輸出端J7共同耦接至輸出級307的第一輸入端J9；第一輸入轉導級303的第二信號輸出端J6與第二輸入轉導級305的第二信號輸出端J8共同耦接至輸出級307的第二輸入端J10。輸出級307的第一輸出端與第二輸出端分別耦接至第一運算放大器310的非反相輸出端VOUTP以及反相輸出端VOUTN，分別用以輸出第一運算放大器310的輸出信號OUTP與OUTN。輸出信號OUTP與輸出信號OUTN為差動信號。第一運算放大器310的反相輸出端VOUTN與非反相輸出端VOUTP分別代表第一運算放大器310的第一輸出端與第二輸出端。
回授增益電路330的第一輸入端與第二輸入端分別耦接至第一運算放大器310的反相輸出端VOUTN與非反相輸出端VOUTP，用以接收第一運算放大器310的輸出信號OUTN與OUTP。另一方面，回授增益電路330的第一輸出端與第二輸出端分別經由第一運算放大器310的第二反相輸入端W3與第二非反相輸入端W4分別耦接至第二輸入轉導級305的第一輸入端J3與第二輸入端J4。回授增益電路330接收第一運算放大器310的輸出信號OUTN與輸出信號OUTP後，將輸出信號OUTN與輸出信 號OUTP的直流漂移資訊(即回授信號FBN與回授信號FBP)傳送至第一運算放大器310的第二輸入轉導級305中。由於回授信號FBN與FBP具有關於第一運算放大器310的直流漂移資訊，因此第二輸入轉導級305可以產生響應於直流漂移的對應電流至輸出級307。第二輸入轉導級305可以藉由所輸出的對應電流來補償/消除第一輸入轉導級303輸出給輸出級307的電流中的直流漂移成份。因此，直流漂移消除電路300可以消除輸入信號IP與輸入信號IO的直流漂移。藉由此電路設計，本實施例可以有效運用第二輸入轉導級305來抑制回授增益電路330中的雜訊。因此，直流漂移消除電路300可以在消除直流漂移的同時，也能減少回授增益電路330所伴隨產生的雜訊。為了使得直流漂移消除電路300的高通頻率在不同訊號增益下可維持一致，本實施例中輸入轉導級305的轉導值可以隨著訊號增益而改變。第一運算放大器310的實施細節容後詳述。
在本發明一實施例中，回授增益電路330可由第二運算放大器331、第一電容333、第二電容335、第一電阻337以及第二電阻339來實現。但本發明並不侷限於此，任何可由信號輸入端接收第一運算放大器310的輸出信號OUTN與輸出信號OUTP，並可由信號輸出端傳送回授信號FBN與回授信號FBP至第一運算放大器310的第二輸入轉導級305中的電路都可用來實現本發明中的回授增益電路330。
第二運算放大器331包括第一輸入端J11、第二輸入端 J12、第一輸出端以及第二輸出端，其中第一輸出端為反相輸出端，第二輸出端為非反相輸出端。第一電容333的第一端與第二端分別耦接至第二運算放大器331的第一輸入端J11與第二運算放大器331的第一輸出端。第一電阻337的第一端與第二端分別耦接至第二運算放大器331的第一輸入端J11與第一運算放大器310的反相輸出端VOUTN。第二電容335的第一端與第二端分別耦接至第二運算放大器331的第二輸入端J12與第二運算放大器331的第二輸出端。第二電阻339的第一端與第二端分別耦接至第二運算放大器331的第二輸入端J12與第一運算放大器310的非反相輸出端VOUTP。因此，回授增益電路330具有差動積分器功能。
在本發明圖3的實施例中，當第一運算放大器310的輸入信號IP與輸入信號IO具有直流漂移誤差時，此誤差會被第一運算放大器310的增益所放大並經由輸出信號OUTN與OUTP輸出。為了消除直流漂移，回授增益電路330將包含直流漂移的輸出信號OUTN與OUTP進行積分，以獲得其中的直流漂移資訊，並將此直流漂移資訊(即回授信號FBN與FBP)回授至第一運算放大器310的第二輸出轉導級305中。第二輸入轉導級305可以依據回授信號FBN與FBP而產生對應電流給輸出級307，來補償/消除第一輸入轉導級303輸出給輸出級307的偏壓電流中的直流漂移成份。在消除直流漂移的同時，本實施例藉由第二輸出轉導級305來抑制回授增益電路330中的雜訊。
在本發明中，為了使得高通頻率在不同訊號增益下可維持一致，第二輸入轉導級305的轉導可隨增益而改變。在不影響偏壓電流的情況下，運算放大器310可採用相互耦合的方式來達成不同轉導的需求。例如，圖4是依照本發明的第二實施例說明一種直流漂移消除電路中運算放大器400的電路示意圖，其中運算放大器400包括第一輸入轉導級410、第二輸入轉導級430、阻抗450、阻抗470以及輸出級490。阻抗450以及阻抗470可為電晶體、電阻元件或者其他阻抗元件。在一些實施例中，阻抗450以及阻抗470可以被包含在第一輸入轉導級410、第二輸入轉導級430或輸出級490中。
圖2所示第一輸入轉導級203與/或圖3所示第一輸入轉導級303的實現方式可以參照圖4中第一輸入轉導級410的相關說明而類推之。圖2所示第二輸入轉導級205與/或圖3所示第二輸入轉導級305的實現方式可以參照圖4中第二輸入轉導級430的相關說明而類推之。圖2所示輸出級207與/或圖3所示輸出級307可以參照圖4中輸出級490的相關說明而類推之。
例如，圖4中的第一輸入轉導級410可以視為圖3中第一輸入轉導級303的電路示意圖，而圖4中的第二輸入轉導級430可以視為圖3中第二輸入轉導級305的電路示意圖。請同時參考圖3與圖4，第一輸入轉導級410包括差動電晶體對以及電流源415，其中所述差動電晶體對包括第一電晶體A1與第二電晶體A2。第一電晶體A1的控制端A13與第二電晶體A2的控制端A23 分別作為第一輸入轉導級303的第一輸入端J1與第二輸入端J2，以分別接收輸入信號IP與輸入信號IO。另一方面，第一電晶體A1的第一端A11與第二電晶體A2的第一端A21分別作為第一輸入轉導級303的第一信號輸出端J5與第二信號輸出端J6。第一電晶體A1的第二端A12與第二電晶體A2的第二端A22共同耦接至電流源415。
第二輸入轉導級430中包括第一電晶體B1、第二電晶體B2、N個第四電晶體(例如圖4所示C1、C2、…、CN)、N個第三電晶體(例如圖4所示E1、E2、…、EN)、N個第二開關(例如圖4所示S1、S2、…、SN)、N個第一開關(例如圖4所示F1、F2、…、FN)以及電流源435，其中N為正整數。第一電晶體B1的控制端B13與第二電晶體B2的控制端B23分別耦接至第二輸入轉導級305的第一輸入端J3與第二輸入轉導級305的第二輸入端J4。第一電晶體B1的第一端B11與第二電晶體B2的第一端B21分別耦接至第二輸入轉導級305的第一信號輸出端J7與第二信號輸出端J8。第一電晶體B1的第二端B12與第二電晶體B2的第二端B22共同耦接至電流源435。另一方面，在第一輸入轉導級410中第一電晶體A1的第一端A11與第二電晶體A2的第一端A21，耦接至第二輸入轉導級430中第一電晶體B1的第一端B11與第二電晶體B2的第一端B21，並共同耦接至輸出級490的輸入端。如同圖3中，第一輸入轉導級303、第二輸入轉導級305以及輸出級307之間的耦接關係。
在第二輸入轉導級430中，第四電晶體C1~CN的控制端C13、C23、…、CN3共同耦接至第二輸入轉導級305的第一輸入端J3。第三電晶體E1~EN的控制端E13、E23、…、EN3共同耦接至第二輸入轉導級305的第二輸入端J4。第四電晶體C1~CN的第二端C12、C22、…、CN2耦接至第二電晶體B2的第二端B22。第三電晶體E1~EN的第二端E12、E22、…、EN2耦接至第一電晶體B1的第二端B12。除此之外，第二開關S1~SN的第二端分別耦接至第四電晶體C1~CN的第一端C11、C21、…、CN1，第二開關S1~SN的第一端耦接至第二電晶體B2的第一端B21。第一開關F1~FN的第二端分別耦接至第三電晶體E1~EN的第一端E11~EN1，第一開關F1~FN的第一端共同耦接至第一電晶體B1的第一端B11。
在本發明的實施例中，第二輸入轉導級430藉由第一電晶體B1與第二電晶體B2互相搭配而產生轉導。藉由控制第一開關F1~FN的導通狀態，以及藉由控制第二開關S1~SN的導通狀態，第三電晶體E1~EN與第四電晶體C1~CN可以提供不同的轉導。根據此實施方式，在不影響提供給輸出級490的偏壓電流的情況下，第二輸入轉導級430可採用相互耦合結構(如圖4所示)來提供/調整不同轉導。因此，第二輸入轉導級430可依照不同的電路情況來調整對應的轉導，滿足不同轉導的需求。
圖2所示第二輸入轉導級205與/或圖3所示第二輸入轉導級305的實現方式不應受限於圖4所示實施例。例如，在其他 實施例中，圖2所示第二輸入轉導級205與/或圖3所示第二輸入轉導級305的實現方式可以參照圖5或圖6個相關說明而類推之。
圖5是依照本發明另一實施例說明直流漂移消除電路中運算放大器500的電路示意圖。圖5中的第一輸入轉導級510、第二輸入轉導級530以及輸出級550分別可代表圖2中運算放大器210的第一輸入轉導級203、第二輸入轉導級205以及輸出級207。或者，圖5中的第一輸入轉導級510、第二輸入轉導級530以及輸出級550分別可代表圖3中運算放大器310的第一輸入轉導級303、第二輸入轉導級305以及輸出級307。第二輸入轉導級530中包括多個轉導電路H1、H2、…、HN以及切換裝置K。轉導電路H1~HN的多個信號輸出端H11、H21、…、HN1共同耦接至第一輸入轉導級510的信號輸出端510A，並共同耦接至輸出級550的信號輸入端。轉導電路H1~HN各自具有不同的增益值Gm1、Gm2、…、Gmn。另一方面，第一輸入轉導級510的信號輸入端510B可以作為圖2中第一輸入轉導級203的信號輸入端或圖3中第一輸入轉導級303的信號輸入端。
本實施例並不限制第一輸入轉導級510與轉導電路H1~HN的實現方式。例如，在一些實施例中，第一輸入轉導級510與轉導電路H1~HN的實現方式可以參照圖4中第一輸入轉導級410或第二輸入轉導級430的相關說明。
在本發明的實施例中，切換裝置K可藉由解多工器來實現。切換裝置K的第一端K1可以作為圖2中第二輸入轉導級205 的信號輸入端或圖3中第二輸入轉導級305的輸入端。此外，切換裝置K的多個第二端K12、K22、…、KN2以一對一方式分別耦接至多個轉導電路H1~HN的多個信號輸入端H12、H22、…、HN2。其中，切換裝置K會選擇性地將切換裝置K的第一端K1耦接至切換裝置K多個第二端K12~KN2中的至少一者。由此可知，透過切換裝置K的切換操作，可在多個轉導電路H1~HN的不同的增益值Gm1~Gmn中選擇其中一個增益值作為第二輸入轉導電路530的增益值。
圖6是依照本發明的再一實施例說明直流漂移消除電路中運算放大器600的電路示意圖。圖6中的第一輸入轉導級511、第二輸入轉導級531以及輸出級551分別可代表圖2中運算放大器210的第一輸入轉導級203、第二輸入轉導級205以及輸出級207。或者，圖6中的第一輸入轉導級511、第二輸入轉導級531以及輸出級551分別可代表圖3中運算放大器310的第一輸入轉導級303、第二輸入轉導級305以及輸出級307。
請參照圖6，第二輸入轉導級531包括多個轉導電路H1、H2、…、HN以及切換裝置K。本實施例並不限制第一輸入轉導級511與轉導電路H1~HN的實現方式。例如，在一些實施例中，第一輸入轉導級511與轉導電路H1~HN的實現方式可以參照圖4中第一輸入轉導級410或第二輸入轉導級430的相關說明。多個轉導電路H1~HN的多個信號輸入端H12、H22、…、HN2共同耦接至第二輸入轉導級531的輸入端，其中多個轉導電路H1~HN各自 具有不同的增益值Gm1、Gm2、…、Gmn。切換裝置K可由多工器來實現，切換裝置K的第一端K1與第一輸入轉導級511的信號輸出端511A共同耦接至輸出級551的信號輸入端。切換裝置K的多個第二端K12、K22、…、KN2以一對一方式分別耦接至轉導電路H1~HN的多個信號輸出端H11、H21、…、HN1。切換裝置K可以選擇性地將切換裝置K的第一端K1耦接至切換裝置K的多個第二端K12~KN2至少一者。此外，第一輸入轉導級511與輸出級551的操作方式可參考圖5中的相關說明。
除此之外，圖2所示第二輸入轉導級205與圖3所示第二輸入轉導級305的實現方式不應受限於圖5與圖6的相關說明。例如，在本發明另一實施例中，在圖5所示轉導電路H1~HN具有致能/禁能控制功能的條件下，可將圖5中的切換裝置K省略，並使轉導電路H1~HN的多個輸入端H12~HN2共同耦接至第二輸入轉導級530的輸入端。以此類推，在圖6所示轉導電路H1~HN具有致能/禁能控制功能的條件下，可將圖6中的切換裝置K省略，並將多個轉導電路H1~HN的多個信號輸出端H11~HN1與第一輸入轉導級511的信號輸出端511A共同耦接至輸出級551的信號輸入端。轉導電路H1~HN可以各自選擇性的被致能或被禁能，因此可由多個轉導電路H1~HN中選擇適合的增益值。
圖7是依照本發明的實施例說明一種直流漂移消除電路中運算放大器頻率響應模擬的示意圖。圖7所示頻率響應模擬的橫軸代表運算放大器的頻率，單位為赫茲(Hz)，而縱軸則代表信 號強度，單位為分貝(dB)。圖7所示不同曲線分別代表了在不同訊號增益下圖3所示直流漂移消除電路300的輸出頻率響應特性。由圖7可以看出，藉由依照不同訊號增益而對應調整第二輸入轉導級305的轉導值，使得直流漂移消除電路300的高通頻帶仍可維持一定。
圖8是依照本發明的實施例說明一種直流漂移消除電路中雜訊指標模擬的示意圖。圖8所示橫軸代表圖3所示直流漂移消除電路300的輸出頻率，單位為赫茲(Hz)，而縱軸則代表雜訊，單位為分貝(dB)。請參考圖8中曲線810以及曲線820，曲線810為圖1所示直流漂移消除電路100的雜訊指標(Noise Figure)曲線，曲線820為圖3所示直流漂移消除電路300的雜訊指標曲線。比較曲線810以及曲線820，在相同增益條件下，曲線820的雜訊指標明顯小於曲線810的雜訊指標。由圖8的模擬結果可證明，圖3所示直流漂移消除電路300可改善圖1所示直流漂移消除電路100中回授路徑雜訊被放大的問題。
綜上所述，本發明所提供的直流漂移消除電路中的運算放大器使用輸入轉導電路(例如圖2所示第一輸入轉導級203或是圖3所示第一輸入轉導級303)接收輸入信號，而將回授增益電路所輸出的回授信號傳輸至運算放大器的另一個輸入轉導電路(例如圖2所示第二輸入轉導級205或是圖3所示第二輸入轉導級305)中。所述直流漂移消除電路在利用第二輸入轉導級來消除第一輸入轉導級的直流漂移誤差的同時，也利用第二輸入轉導級 來抑制回授增益電路中的雜訊。由於此直流漂移消除電路不會將回授信號的雜訊加進運算放大器的輸入信號，因此回授增益電路中的雜訊可被有效抑制。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
300‧‧‧直流漂移消除電路
303、305‧‧‧輸入轉導級
307‧‧‧輸出級
310、331‧‧‧運算放大器
330‧‧‧回授增益電路
333、335‧‧‧電容
337、339‧‧‧電阻
350、370‧‧‧可變電阻陣列
351、353、371、373‧‧‧可變電阻
FBN、FBP‧‧‧回授信號
IP、IO‧‧‧輸入信號
J1~J4、J9~J12、W1~W4‧‧‧輸入端
J5~J8、VOUTN、VOUTP‧‧‧輸出端
OUTN、OUTP‧‧‧輸出信號

Claims (13)

  1. 一種直流漂移消除電路，包括：一第一運算放大器，其包括一第一輸入轉導級、一第二輸入轉導級以及一輸出級，其中該第一輸入轉導級的一輸入端經由該第一運算放大器的一第一輸入端接收該第一運算放大器的一輸入信號，該第二輸入轉導級的一輸入端經由該第一運算放大器的一第二輸入端接收一回授信號，而該輸出級的輸出端經由該第一運算放大器的一輸出端輸出該第一運算放大器的一輸出信號，該第一運算放大器的增益是根據該第一運算放大器的該第一輸入端耦接的一第一電阻和該第一運算放大器的該第一輸入端與該第一運算放大器的該輸出端之間耦接的一第二電阻來決定；以及一回授增益電路，其中該回授增益電路的一輸入端耦接至該第一運算放大器的該輸出端，該回授增益電路的一輸出端經由該第一運算放大器的一第二輸入端輸出該回授信號至該第二輸入轉導級的一輸入端。
  2. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第一輸入轉導級的該輸入端包括一第一輸入端與一第二輸入端，而該第一輸入轉導級包括：一第一電晶體，該第一電晶體的一控制端耦接至該第一輸入轉導級的該第一輸入端，該第一電晶體的一第一端耦接至該第一輸入轉導級的一第一信號輸出端；一第二電晶體，該第二電晶體的一控制端耦接至該第一輸入 轉導級的該第二輸入端，該第二電晶體的一第一端耦接至該第一輸入轉導級的一第二信號輸出端；以及一電流源，耦接至該第一電晶體的一第二端與該第二電晶體的一第二端。
  3. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第二輸入轉導級的該輸入端包括一第一輸入端與一第二輸入端，而該第二輸入轉導級包括：一電流源；一第一電晶體，該第一電晶體的一控制端耦接至該第二輸入轉導級的該第一輸入端，該第一電晶體的一第一端耦接至該第二輸入轉導級的一第一信號輸出端，該第一電晶體的一第二端耦接至該電流源；以及一第二電晶體，該第二電晶體的一控制端耦接至該第二輸入轉導級的該第二輸入端，該第二電晶體的一第一端耦接至該第二輸入轉導級的一第二信號輸出端，該第二電晶體的一第二端耦接至該電流源。
  4. 如申請專利範圍第3項所述的直流漂移消除電路，其中該第二輸入轉導級更包括：至少一第一開關，其一第一端耦接至該第一電晶體的該第一端；至少一第三電晶體，該第三電晶體的一控制端耦接至該第二輸入轉導級的該第二輸入端，該第三電晶體的一第一端耦接至該 第一開關的一第二端，該第三電晶體的一第二端耦接至該第一電晶體的該第二端；至少一第二開關，其一第一端耦接至該第二電晶體的該第一端；以及至少一第四電晶體，該第四電晶體的一控制端耦接至該第二輸入轉導級的該第一輸入端，該第四電晶體的一第一端耦接至該第二開關的一第二端，該第四電晶體的一第二端耦接至該第二電晶體的該第二端。
  5. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第二輸入轉導級包括：多個轉導電路，該些轉導電路的多個信號輸出端與該第一輸入轉導級的一信號輸出端共同耦接至該輸出級的一輸入端，其中該些轉導電路各自具有不同的增益值；以及一切換裝置，其一第一端耦接至該第二輸入轉導級的該輸入端，該切換裝置的多個第二端以一對一方式分別耦接至該些轉導電路的多個信號輸入端，其中該切換裝置選擇性地將該切換裝置的該第一端耦接至該切換裝置的該些第二端中至少一者。
  6. 如申請專利範圍第5項所述的直流漂移消除電路，其中該切換裝置包括：一解多工器，其一輸入端耦接至該切換裝置的該第一端，其多個輸出端以一對一方式分別耦接至該切換裝置的該些第二端。
  7. 如申請專利範圍第1項所述的直流漂移消除電路，其中該 第二輸入轉導級包括：多個轉導電路，該些轉導電路的多個信號輸入端共同耦接至該第二輸入轉導級的該輸入端，其中該些轉導電路各自具有不同的增益值；以及一切換裝置，其一第一端耦接至該輸出級的一輸入端，該切換裝置的多個第二端以一對一方式分別耦接至該些轉導電路的多個信號輸出端，其中該切換裝置選擇性地將該切換裝置的該第一端耦接至該切換裝置的該些第二端中至少一者。
  8. 如申請專利範圍第7項所述的直流漂移消除電路，其中該切換裝置包括：一多工器，其一輸出端耦接至該切換裝置的該第一端，該多工器的多個輸入端以一對一方式分別耦接至該切換裝置的該些第二端。
  9. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第二輸入轉導級包括：多個轉導電路，該些轉導電路的多個輸入端共同耦接至該第二輸入轉導級的該輸入端，該些轉導電路的多個信號輸出端與該第一輸入轉導級的一輸出端共同耦接至該輸出級的一輸入端，其中該些轉導電路各自具有不同的增益值，且該些轉導電路各自選擇性地被致能。
  10. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第一輸入轉導級的一輸出端與該第二輸入轉導級的一輸出端共 同耦接於該輸出級的一輸入端。
  11. 如申請專利範圍第1項所述的直流漂移消除電路，其中該回授增益電路包括：一第二運算放大器，其一輸出端經由該第一運算放大器的該第二輸入端耦接至該第二輸入轉導級的該輸入端，而該第二運算放大器的一第一輸入端耦接至一參考電壓；一電容，其一第一端與一第二端分別耦接至該第二運算放大器的一第二輸入端與該第二運算放大器的該輸出端；以及一電阻，其一第一端與一第二端分別耦接至該第二運算放大器的該第二輸入端與該第一運算放大器的該輸出端。
  12. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第二輸入轉導級的該輸入端包括一第一輸入端與一第二輸入端，該第一運算放大器的該輸出端包括一第一輸出端與一第二輸出端，而該回授增益電路包括：一第二運算放大器，其一第一輸出端耦接至該第二輸入轉導級的該第一輸入端，而該第二運算放大器的一第二輸出端耦接至該第二輸入轉導級的該第二輸入端；一第一電容，其一第一端與一第二端分別耦接至該第二運算放大器的一第一輸入端與該第二運算放大器的該第一輸出端；一第一電阻，其一第一端與一第二端分別耦接至該第二運算放大器的該第一輸入端與該第一運算放大器的該第一輸出端；一第二電容，其一第一端與一第二端分別耦接至該第二運算 放大器的一第二輸入端與該第二運算放大器的該第二輸出端；以及一第二電阻，其一第一端與一第二端分別耦接至該第二運算放大器的該第二輸入端與該第一運算放大器的該第二輸出端。
  13. 如申請專利範圍第1項所述的直流漂移消除電路，其中該第一輸入轉導級具有一第一增益，該第二輸入轉導級具有一第二增益，其中該第二增益為一可變增益。
TW102125579A 2013-07-17 2013-07-17 直流漂移消除電路 TWI517555B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102125579A TWI517555B (zh) 2013-07-17 2013-07-17 直流漂移消除電路
US14/083,455 US9118286B2 (en) 2013-07-17 2013-11-19 DC offset cancellation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102125579A TWI517555B (zh) 2013-07-17 2013-07-17 直流漂移消除電路

Publications (2)

Publication Number Publication Date
TW201505361A TW201505361A (zh) 2015-02-01
TWI517555B true TWI517555B (zh) 2016-01-11

Family

ID=52343116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125579A TWI517555B (zh) 2013-07-17 2013-07-17 直流漂移消除電路

Country Status (2)

Country Link
US (1) US9118286B2 (zh)
TW (1) TWI517555B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105849762B (zh) * 2013-11-12 2019-10-15 布乐特私人有限公司 社交媒体平台
US9800217B1 (en) * 2014-02-26 2017-10-24 Marvell International Ltd. Integrated amplifier system
CN104660236B (zh) * 2015-02-10 2018-03-30 北京海光仪器有限公司 通道间干扰和直流漂移自动扣除电路
JP6555959B2 (ja) * 2015-07-24 2019-08-07 エイブリック株式会社 ボルテージレギュレータ
KR101783459B1 (ko) * 2016-04-15 2017-10-24 (주)에프씨아이 Dc 오프셋 제거회로
TWI650959B (zh) 2017-08-31 2019-02-11 瑞昱半導體股份有限公司 直流偏移校準電路及無線訊號收發器
US10944486B2 (en) * 2017-12-06 2021-03-09 Elenion Technologies, Llc DC current cancellation scheme for an optical receiver
TWI672915B (zh) 2018-08-17 2019-09-21 瑞昱半導體股份有限公司 雙路徑類比前端電路與雙路徑訊號接收器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020449B2 (en) 2002-10-21 2006-03-28 Broadcom Corporation Fast settling variable gain amplifier with DC offset cancellation
US6914479B1 (en) * 2002-07-26 2005-07-05 International Business Machines Corporation Differential amplifier with DC offset cancellation
US6741131B2 (en) 2002-09-23 2004-05-25 Telefonaktiebolaget Lm Ericsson (Publ) DC-compensation loop for variable gain amplifier
US6897700B1 (en) 2003-03-21 2005-05-24 Applied Micro Circuits Corporation Amplifier with digital DC offset cancellation feature
TWI310265B (en) 2003-06-13 2009-05-21 Ind Tech Res Inst Gain amplifier with dc offset cancellation circuit
KR100687706B1 (ko) * 2003-12-26 2007-02-27 한국전자통신연구원 Ｄｃ 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터
US6992526B2 (en) * 2004-03-05 2006-01-31 Wionics Research Apparatus and method for DC offset reduction
TWI261444B (en) 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus
US7917114B2 (en) 2005-03-30 2011-03-29 Broadcom Corp. DC cancellation circuit
KR100703710B1 (ko) * 2005-06-29 2007-04-06 삼성전자주식회사 Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법
US7969222B2 (en) 2005-09-16 2011-06-28 Broadcom Corporation Method and system for DC offset correction loop for a mobile digital cellular television environment
US8829991B2 (en) * 2011-01-14 2014-09-09 Fairchild Semiconductor Corporation DC offset tracking circuit
EP2611028A1 (en) * 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
EP2819306B1 (en) * 2013-06-27 2016-04-06 Imec Instrumentation amplifier and signal amplification method

Also Published As

Publication number Publication date
US20150022268A1 (en) 2015-01-22
TW201505361A (zh) 2015-02-01
US9118286B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
TWI517555B (zh) 直流漂移消除電路
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US8410846B2 (en) Variable gain amplifier
US6329876B1 (en) Noise reduction scheme for operational amplifiers
CN107623498B (zh) 一种运算放大器校准方法及电路
KR20060129531A (ko) 고도의 선형 가변이득 증폭기
WO2009110370A1 (ja) 利得可変増幅器
US7605655B2 (en) Highly linear differential amplifier with a novel resistive source degeneration network
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
WO2013127620A1 (en) A circuit for use with a loudspeaker for portable equipments
US8970292B2 (en) Universal filter implementing second-order transfer function
US9577593B2 (en) Implicit feed-forward compensated op-amp with split pairs
US8536923B2 (en) Integrator distortion correction circuit
JP6212307B2 (ja) 多出力相互コンダクタンス増幅器に基づく計装用増幅器
KR101625727B1 (ko) 전류 버퍼
US7123080B2 (en) Differential amplification input circuit
US9825602B2 (en) Amplifier
CN104348429B (zh) 直流漂移消除电路
US7893759B1 (en) Current conveyor based instrumentation amplifier
TW201141052A (en) Amplifier
US20130293304A1 (en) Compensation technique for feedback amplifiers
US10528324B2 (en) Virtual hybrid for full duplex transmission
Rawat et al. Telescopic Ota Based Cmos Design of High Gain High Cmrr Larger Bandwidth Instrumentation Amplifier
JP2012169820A (ja) プリアンプ回路、及びマイクロフォン
JP4936128B2 (ja) 損失補償回路