KR20070000789A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR20070000789A KR20070000789A KR1020050056408A KR20050056408A KR20070000789A KR 20070000789 A KR20070000789 A KR 20070000789A KR 1020050056408 A KR1020050056408 A KR 1020050056408A KR 20050056408 A KR20050056408 A KR 20050056408A KR 20070000789 A KR20070000789 A KR 20070000789A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- hard mask
- forming
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910018557 Si O Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 28
- 239000011229 interlayer Substances 0.000 description 35
- 239000010410 layer Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 스토리지노드콘택플러그와 층간절연막의 단차를 완화시키고자 진행하는 추가 공정 스텝 없이 플러그 분리 공정을 진행하여 공정을 단순화하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막 상에 불순물이 도핑된 제 2 절연막을 형성하는 단계; 상기 제 2 절연막 상에 하드마스크를 형성하는 단계; 상기 하드마스크, 제 2 절연막 및 제 1 절연막을 식각하여 상기 반도체 기판 상부를 오픈하는 홀을 형성하는 단계; 결과물의 전면에 플러그용 전도막을 형성하는 단계; 평탄화 식각을 실시하여 상기 홀에 상기 플러그용 전도막을 매립하는 단계; 상기 하드마스크를 제거하는 단계; 및 상기 제 2 절연막을 세정에 의해 제거하는 단계를 포함한다.
스토리지노드콘택(SNC), 하드마스크, 폴리실리콘막
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도,
도 3은 막들간의 습식 식각율을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 불순물층 24 : 하드마스크
25 : 스토리지노드콘택플러그
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 스토리지노 드콘택플러그 형성 방법에 관한 것이다.
90㎚급 이하의 스토리지노드콘택(Storage Node Contact)의 경우 폴리실리콘막을 하드마스크로 사용하며 불화아르곤(ArF) 포토레지스트의 부족한 식각 마진을 확보하고 있으나, 스토리지노드콘택 홀 디파인 후에는 이를 제거하기 위한 공정 스텝 증가를 초래하게 되었다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 형성한다. 층간절연막(12) 상에 스토리지노드콘택플러그가 형성될 영역을 오픈하기 위한 하드마스크(13)을 형성한다. 이 때, 하드마스크(13)는 폴리실리콘막을 사용하는데, 폴리실리콘막을 하드마스크로 사용하는 것은, 불화아르곤 포토레지스트의 부족한 식각 마진을 확보하기 위해서이다.
한편, 상기와 같은 공정이 진행되기 전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
계속해서, 하드마스크(13) 포토레지스트(도시하지 않음)를 도포하고, 노광 및 현상을 진행하여 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각베리어로 하드마스크(13)를 식각하고, 포토레지스트 패턴을 스트립한다.
계속해서, 하드마스크(13)를 식각 베리어로 층간절연막(12)을 식각하여 스토리지노드콘택플러그가 형성될 홀을 형성한다.
한편, 하드마스크(13) 식각 후 셀영역(A)과 주변회로영역(B)간 잔류하는 하 드마스크(13)의 두께 차이가 발생하게 된다. 이는, 패턴이 조밀한 셀영역(A)의 하드마스크(13)가 패턴 밀도가 낮은 주변회로영역(B)에서 보다 하드마스크(13)의 손실이 심해, 층간절연막(12) 식각 후 주변회로영역(B)의 층간절연막(12) 상에 증착된 하드마스크(13)가 더 많이 남게 된다.
도 1b에 도시된 바와 같이, 스토리지노드콘택플러그가 형성될 영역을 오픈한 후 결과물의 전면에 플러그용 전도막을 증착한다. 이 때, 플러그용 전도막은 폴리실리콘막을 사용한다.
이어서, 스토리지노드콘택플러그 오픈 공정을 진행하는데 이는 에치 백 또는 전면 식각을 실시하여 층간절연막(12)이 오픈되는 타깃으로 평탄화 식각을 진행하고 플러그용 전도막을 식각하여 스토리지노드콘택플러그(14)를 형성한다.
이 때, 셀영역(A)과 주변회로영역(B)간의 하드마스크 두께 차이를 가지고 있는 상태에서 플러그용 전도막 에치백에서 웨이퍼 전면에 잔류하는 하드마스크(13) 완전히 제거하여야 하는데, 셀영역(A)과 주변회로영역(B)의 하드마스크(13) 두께 차이로 주변회로영역(B)의 하드마스크(13)를 기준으로 과도 식각이 이루어져야 하고 이 때, 셀영역(A)에서는 스토리지노드콘택플러그(14)의 과도 손실이 발생한다.
도 1c에 도시된 바와 같이, 셀영역(A)에서 스토리지노드콘택플러그(14)의 과도 손실이 발생한 상태에서, 이러한 손실을 제거하고자, 공정의 마지막 단계에서 층간절연막(12)의 리세스 건식 식각 공정을 추가하여 층간절연막의 높이를 일정 두께 낮춤으로써, 스토리지노드콘택플러그와의 높이를 맞추게 된다.
이어서, 세정을 실시하고 후속 공정을 진행한다.
상술한 바와 같이, 종래 기술에서는 셀영역과 주변회로영역의 패턴 밀도 차이로 인해 스토리지노드콘택플러그 형성시 잔류하는 하드마스크 두께가 다르므로, 플러그 분리 공정을 진행할 때 과도 식각으로 인해 스토리지노드콘택플러그 손실이 발생하고, 기판의 평탄화를 위해 산화막 리세스 건식 식각 스텝이 추가되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택플러그와 층간절연막의 단차를 완화시키고자 진행하는 추가 공정 스텝 없이 플러그 분리 공정을 진행하여 공정을 단순화하는데 적합한 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상부에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 상에 불순물이 도핑된 제 2 절연막을 형성하는 단계, 상기 제 2 절연막 상에 하드마스크를 형성하는 단계, 상기 하드마스크, 제 2 절연막 및 제 1 절연막을 식각하여 상기 반도체 기판 상부를 오픈하는 홀을 형성하는 단계, 결과물의 전면에 플러그용 전도막을 형성하는 단계, 평탄화 식각을 실시하여 상기 홀에 상기 플러그용 전도막을 매립하는 단계, 상기 하드마스크를 제거하는 단계, 및 상기 제 2 절연막을 세정에 의해 제거 하는 단계를 포함한다.
이와 같이 본 발명은, 제 1 절연막 증착시, 제 1 절연막 상에 불순물이 함유된 제 2 절연막을 형성하고, 플러그 폴리실리콘막의 에치백 공정을 진행한 후, 폴리머 및 파티클을 제거하기 위한 세정 공정에서, 불순물이 함유된 제 2 절연막과 제 1 절연막의 습식 식각 비율을 이용하여 제 1 층간절연막 및 플러그의 어택은 방지하면서, 제 2 절연막만을 빠르게 제거함으로써, 추가 공정 스텝 없이 플러그와 층간산화막의 단차를 완화시키는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 제 1 층간절연막(22)을 형성한다.
이어서, 제 1 층간절연막(22)은 SiH4/O2/He 가스를 이용하여 플라즈마 상태에서 형성한다. 이 때, 제 1 층간절연막(22)의 증착 두께는 종래 스토리지노드콘택플러그가 과도 식각으로 콘택홀 내 리세스 되어 위치하는 높이 만큼 증착한다.
이어서, 제 1 층간절연막(22) 상에 형성하는 불순물이 도핑된 제 2 층간절연막(23)을 형성한다. 제 2 층간절연막(23)은 SiH4/O2/He 가스에 붕소(B), 인(P) 또는 Si-O 격자 구조와 불안전한 결합을 이룰 수 있는 불순물은 모두 사용 가능하며, 이를 플로우 시켜 일정 두께의 불안전한 격자 구조를 갖는 불순물이 도핑된 제 2 층간절연막(23)을 형성한다. 이 때, 불순물이 도핑된 제 2 층간절연막(23)의 증착 두께는 주변회로영역(B)에 위치하는 스토리지노드콘택플러그 형성시 사용하는 하드마스크(24)의 잔류 두께를 모두 식각할 때, 스토리지노드콘택플러그가 형성될 홀 내에서 진행되는 스토리지노드콘택플러그 손실 깊이 만큼 증착한다.
이어서, 불순물이 도핑된 제 2 층간절연막(23) 상에 스토리지노드콘택플러그가 형성될 영역을 오픈하기 위한 폴리실리콘 하드마스크(24)를 형성한다.
하드마스크(24)는 폴리실리콘막을 사용하는데, 폴리실리콘막을 하드마스크로 사용하는 것은, 불화아르곤 포토레지스트의 부족한 식각 마진을 확보하기 위해서이다.
한편 제 1 층간절연막(22)을 산화막 계열의 물질막으로 이용할 경우에는 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용할 수 있다.
한편, 상기와 같은 공정이 진행되기 전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
계속해서, 하드마스크(24) 상에 포토레지스트(도시하지 않음)를 도포하고, 노광 및 현상을 진행하여 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각베리어로 하드마스크(24)를 식각하고, 포토레지스트 패턴을 스트립한다.
계속해서, 하드마스크(24)를 식각 베리어로 불순물이 도핑된 제 2 층간절연막(23) 및 제 1 층간절연막(22)을 식각하여 스토리지노드콘택플러그가 형성될 홀을 형성한다.
한편, 하드마스크(24) 식각 후 셀영역(A)과 주변회로영역(B)간 잔류하는 하드마스크(24)의 두께 차이가 발생하게 된다. 이는, 패턴이 조밀한 셀영역(A)의 하드마스크(24)가 패턴 밀도가 낮은 주변회로영역(B)에서 보다 하드마스크(24)의 손실이 심하다. 따라서, 제 1 층간절연막(22)까지 식각 후 주변회로영역(B)의 제 1 층간절연막(22) 상에 증착된 하드마스크(24)가 더 많이 남게 된다.
도 2b에 도시된 바와 같이, 스토리지노드콘택플러그가 형성될 홀을 식각한 후 결과물의 전면에 플러그용 전도막을 증착한다. 이 때, 플러그용 전도막은 폴리실리콘막을 사용한다.
이어서, 스토리지노드콘택플러그 오픈 공정을 진행하는데 이는 에치 백 또는 전면 식각을 실시하여 제 1 층간절연막(22)이 오픈되는 타깃으로 평탄화 식각을 진행하고 플러그용 전도막을 식각하여 스토리지노드콘택플러그(24)를 형성한다.
이 때, 셀영역(A)과 주변회로영역(B)간의 하드마스크(24) 두께 차이를 가지 고 있는 상태에서 플러그용 전도막 에치백에서 웨이퍼 전면에 잔류하는 하드마스크(24) 완전히 제거하여야 하는데, 셀영역(A)과 주변회로영역(B)의 하드마스크(24) 두께 차이로 주변회로영역(B)의 하드마스크(24)를 기준으로 과도 식각이 이루어져야한다.
에치 백을 실시하여 주변회로영역(B)의 하드마스크(24)가 모두 제거되고, 이 때 과도 식각까지 진행되었으므로 스토리지노드콘택플러그(25)가 손실을 받아 불순물이 도핑된 제 2 층간절연막(23)과의 단차가 발생한다.
도 2c에 도시된 바와 같이, 불순물이 도핑된 제 2 층간절연막(23)과 스토리지노드콘택플러그(25)의 단차를 완화하기 위해, 불순물이 도핑된 제 2 층간절연막(23)과 제 1 층간절연막(22)의 동일 세정 용액에서의 습식 식각율 차이를 이용하여 세정 공정을 실시하므로써, 스토리지노드콘택플러그(25)와 제 1 층간절연막(22)의 어택없이 그 단차를 완화시킨다.
폴리머 및 불순물층을 제거하기 위해 NH4OH 세정 용액을 사용하여 불순물층(23)을 제거한다.
도 3은 막별 습식 식각율을 나타낸 그래프로서, 폴리머 및 파티클 제거를 위해 사용되는 NH4OH 세정 용액에서 온도에 따른 막들의 식각율을 나타내며, 산화막(O)과 폴리실리콘막(H)에 비해 소량의 불순물이 함유된 불순물층(P)의 식각 속도가 산화막(O) 또는 폴리실리콘막(H) 보다 매우 빠른 것을 알 수 있다.
상술한 바와 같이, 스토리지노드콘택플러그 형성시 제 1 층간절연막에 불순 물이 도핑된 제2 층간절연막을 형성하여, 제 1 층간절연막과 습식 식각율의 차이를 이용하여 스토리지노드콘택플러그와 제 1 층간절연막의 단차를 완화시켜, 단차 완화를 위한 제 1 층간절연막 리세스 스텝을 하지 않아도 되므로 공정 스텝을 단순화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 반도체 기판 상부를 오픈하는 홀을 형성하는 단계에서 하드마스크로 사용된 폴리실리콘막을 제거한 후, 이후 진행하는 세정 공정에서 절연막과 불순물층의 습식 식각율 차이를 이용하여 일정 두께만을 제거함으로써, 홀과 플러그용 전도막의 변형 없이 공정을 단순화할 수 있는 효과가 있다.
Claims (7)
- 반도체 기판 상부에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 상에 불순물이 도핑된 제 2 절연막을 형성하는 단계;상기 제 2 절연막 상에 하드마스크를 형성하는 단계;상기 하드마스크, 제 2 절연막 및 제 1 절연막을 식각하여 상기 반도체 기판 상부를 오픈하는 홀을 형성하는 단계;결과물의 전면에 플러그용 전도막을 형성하는 단계;평탄화 식각을 실시하여 상기 홀에 상기 플러그용 전도막을 매립하는 단계;상기 하드마스크를 제거하는 단계; 및상기 제 2 절연막을 세정에 의해 제거하는 단계를 포함하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 불순물이 도핑된 제 2 절연막은,SiH4/O2/He 가스를 사용하여 상기 제 1 절연막으로 실리콘산화막을 형성하는 단계;SiH4/O2/He 가스에 불순물이 첨가된 가스를 함께 플로우시켜 형성하는 단계 를 더 포함하는 반도체 소자 제조 방법.
- 제 2 항에 있어서,상기 불순물은 붕소(B), 인(P) 또는 Si-O 격자와 불안정한 결합을 이룰 수 있는 불순물을 사용하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 상기 플러그용 전도막이 과도 식각으로 상기 홀 내에 매립되는 높이만큼 형성하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 주변회로영역에서 상기 홀을 식각할 때 사용하는 하드마스크를 모두 식각할 때, 상기 홀 내에 매립된 상기 플러그용 전도막의 손실되는 깊이 두께로 형성하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제 2 절연막을 세정에 의해 제거하는 단계는,산화막 또는 폴리실리콘막 보다 선택비가 좋은 조건으로 NH4OH 세정 용액으로 제거하는 반도체 소자 제조 방법.
- 제 6 항에 있어서,상기 선택비는 10 : 1∼15 : 1을 갖는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056408A KR20070000789A (ko) | 2005-06-28 | 2005-06-28 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050056408A KR20070000789A (ko) | 2005-06-28 | 2005-06-28 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070000789A true KR20070000789A (ko) | 2007-01-03 |
Family
ID=37868540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050056408A KR20070000789A (ko) | 2005-06-28 | 2005-06-28 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070000789A (ko) |
-
2005
- 2005-06-28 KR KR1020050056408A patent/KR20070000789A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100571658B1 (ko) | 반도체소자 제조 방법 | |
| KR100772681B1 (ko) | 반도체 소자의 스토리지노드콘택홀 형성 방법 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| CN109755175B (zh) | 互连结构及其形成方法 | |
| KR20080003503A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100668843B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR20070000789A (ko) | 반도체 소자 제조 방법 | |
| KR100548570B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100936805B1 (ko) | 오픈불량 및 펀치 방지를 위한 반도체소자의 제조 방법 | |
| KR100312027B1 (ko) | 반도체메모리소자의캐패시터형성방법 | |
| KR20070067404A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR100643567B1 (ko) | 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법 | |
| KR100670681B1 (ko) | 반도체 소자 제조 방법 | |
| KR20110008477A (ko) | 반도체 소자의 제조방법 | |
| KR100431711B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR100688061B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100895230B1 (ko) | 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법 | |
| US7842608B2 (en) | Method for manufacturing semiconductor device having via plug | |
| KR20050116665A (ko) | 반도체 소자의 형성 방법 | |
| KR20070002798A (ko) | 반도체소자의 제조 방법 | |
| KR20060075947A (ko) | 반도체 소자 제조 방법 | |
| KR20050116487A (ko) | 반도체 소자 제조 방법 | |
| KR20060027650A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |