KR20070000003A - 정전척 제조방법 - Google Patents

정전척 제조방법 Download PDF

Info

Publication number
KR20070000003A
KR20070000003A KR1020050052026A KR20050052026A KR20070000003A KR 20070000003 A KR20070000003 A KR 20070000003A KR 1020050052026 A KR1020050052026 A KR 1020050052026A KR 20050052026 A KR20050052026 A KR 20050052026A KR 20070000003 A KR20070000003 A KR 20070000003A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
electrostatic chuck
forming
dielectric layer
Prior art date
Application number
KR1020050052026A
Other languages
English (en)
Other versions
KR20060135973A (ko
KR100706021B1 (ko
Inventor
이영종
최준영
김춘식
Original Assignee
주식회사 에이디피엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디피엔지니어링 filed Critical 주식회사 에이디피엔지니어링
Priority to KR1020050052026A priority Critical patent/KR100706021B1/ko
Publication of KR20060135973A publication Critical patent/KR20060135973A/ko
Publication of KR20070000003A publication Critical patent/KR20070000003A/ko
Application granted granted Critical
Publication of KR100706021B1 publication Critical patent/KR100706021B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Abstract

본 발명은 실리콘 웨이퍼 또는 유리 기판을 고정시키는 정전척 제조방법에 관한 것이다.
본 발명에서는,
1) 그 상면이 평평한 도전성 금속으로 전극을 형성하는 단계;
2) 상기 금속 상면을 고온으로 가열하는 전처리 단계;
3) 상기 금속 상면에 용사 코팅 방법으로 절연층을 형성하는 단계;
4) 상기 절연층 상면에 용사 코팅 방법으로 하부 유전체층을 형성하는 단계;
5) 상기 하부 유전체층 상면에 용사 코팅 방법으로 일정한 패턴의 전극 패턴을 형성시키는 전극 패턴 형성 단계;
6) 상기 하부 유전체층 상면 및 상기 전극 패턴 상면에 용사 코팅 방법으로 상부 유전체층을 형성하는 단계;를 포함하는 정전척 제조방법을 제공한다.

Description

정전척 제조방법{METHOD FOR MANUFACTURING ESC}
본 발명은 실리콘 웨이퍼 또는 유리 기판을 고정시키는 정전척 제조방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 및 LCD가 비약적으로 발전하고 있다. 반도체와 LCD 제조 과정에서는 처리되는 정보의 양이 급증함에 따라 집적도와 신뢰도 등을 향상시키는 방향으로 기술이 발전되고 있다.
그런데 이러한 집적도와 신뢰도를 향상시키기 위해서는 단위 공정의 정밀도가 높아져야 하고, 단위 공정의 정밀도를 높이기 위해서는 단위 공정을 수행하는 동안 반도체 웨이퍼 및 LCD 기판을 보다 정밀하게 고정시키는 것이 요구된다. 일반적으로 반도체 웨이퍼와 LCD 기판을 고정시키기 위한 장치는 기계적인 특성을 이용하여 웨이퍼를 고정시키는 진공척(Vacuum chuck)과 전기적인 특성을 이용하여 웨이퍼를 고정시키는 정전척(ESC : Electro Static Chuck) 등이 널리 사용되고 있다.
상기 진공척은 단위공정들이 진공 조건하에서 수행될 경우 진공척과 외부 진공 간의 압력차이가 생성되지 않기 때문에 사용에 한계가 있다. 또한 국부적 흡입 작용에 의해 웨이퍼 또는 기판을 고정하기 때문에 정밀한 고정이 불가능한 결점이 있다.
반면에 정전척은 기판 등과 같은 흡착물들을 고정하기 위해 전위차에 의해 발생되는 유전분극 현상과 정전기력 원리를 이용한다. 이로 인해 정전척은 압력의 영향을 받지 않고, 반도체 또는 LCD 기판의 미세가공이 가능하다.
정전척의 예로서, 미합중국 특허 제6,134,096에는 정전기 에너지를 이용하여 기판을 흡착시키기 위한 절연층, 전극층, 유전층으로 이루어진 정전척이 개시되어 있다. 그리고 미합중국 특허 제6,141,203에는 복수의 구조를 갖는 커패시터 플레이트를 형성하여 정전기 에너지로 기판을 흡착하는 정전척이 개시되어 있다.
이하에서는 도 1을 참조하여 일반적인 정전척을 설명한다. 도 1은 정전척(1)을 개략적으로 나타내는 단면도이다.
먼저 금속 재질의 전극(10)이 최하부에 형성된다. 이 전극(10)은 플라즈마 처리를 위하여 RF 전력이 인가되는 구성요소이다. 따라서 도전성 소재로 형성되는 것이다. 그리고 이 전극(10)의 상부에 절연층(20)이 형성된다. 이 절연층(20)은 RF 전력이 인가되는 전극과 정전척 작동을 위하여 DC전원이 인가되는 정전척 전극 패턴(40)과의 전기적 접촉을 방지하기 위한 것이다. 이러한 절연층(20)으로는 AlN(질화 알루미늄)이 많이 사용되며, 용사코팅 방법으로 형성된다.
그리고 이 절연층(20) 상부에는 하부 유전체층(30)이 형성된다. 이 하부 유전체층(30)은 그 상부에 형성되는 전극 패턴(40)을 하부에서 감싸는 구조이며, 역시 용사코팅 방법으로 형성된다. 또한 하부 유전체층(30)의 상부에는 특정한 전극 패턴(40)이 형성된다. 이 전극 패턴(40)은 정전척 구동을 위한 DC전원이 인가되는 구성요소로서, 정전척으로 고정시키는 피고정부재의 형상에 따라 일정한 형태로 패터닝된다. 다음으로 이 전극 패턴(40)의 상부에는 상부 유전체층(50)이 형성된다. 이 상부 유전체층(50)은 전극 패턴을 상부에서 감싸는 구조로 마련되며, 용사코팅 방법으로 형성된다. 보다 정확하게는 하부 유전체층(30)과 상부 유전체층(50) 사이에 전극 패턴(40)이 부유되는(floating) 형태를 취한다. 따라서 전극 패턴(40)이 외부로 노출되지 않고, 유전체(30, 50)에 의하여 전체적으로 감싸지는 형태를 취하는 것이다. 그리고 이 상부 유전체층(50)의 상면에 피고정부재가 위치되어 고정된다.
이하에서는 이러한 정전척을 제조하는 방법을 도 2를 참조하여 설명한다. 도 2는 종래의 정전척 제조방법의 공정도이다.
우선 금속 재질의 전극을 형성하는 공정(S 10)이 진행된다. 이때 전극의 형상은 원형의 반도체 웨이퍼를 처리하는 경우에는 원형으로 형성되고, 직사각형의 평판표시소자 기판을 처리하는 경우에는 직사각형으로 형성된다. 다음으로는 이 전극 상면의 이물질을 제거하는 공정(S 20)이 진행된다. 이 공정에서는 전극 상부에 용사 코팅을 진행하기 전에 코팅된 절연층의 접착력 향상을 위하여 전극 상부면을 전처리하는 과정으로서, 전극 상부에 묻어 있는 이물질을 샌딩 처리나, 화학적 세척 과정을 통해서 제거한다. 다음으로는 절연층 형성 공정(S 30)이 진행된다. 이 공정에서는 용사 코팅 방법을 사용하여 절연층을 형성시킨다. 이 절연층은 판상의 형상을 취하여 일반적으로는 80㎛정도의 두께로 형성된다.
다음으로는 이 절연층 상부에 하부 유전체층을 형성시키는 공정(S 40)이 진행된다. 이 공정에서는 절연층을 용사 코팅 방법으로 형성시키며, 일반적으로 하부 유전체층은 500㎛의 두께로 형성된다. 그리고 하부 유전체층의 상부에 전극 패턴을 형성시키는 공정(S 50)이 진행된다. 이 공정에서는 원하는 패턴 형상으로 전극을 형성시킨다. 이 전극 패턴은 얇은 판상의 형상을 취하며, 일반적으로 20㎛정도의 두께로 형성된다. 이러한 전극 패턴은 텅스텐 재질로 형성된다.
다음으로는 이 전극 패턴의 상부에 상부 유전체층을 형성시키는 공정(S 60)이 진행된다. 이 공정에서는 하부 유전층 상부에 형성된 전극 패턴을 완전히 감싸도록 용사 코팅 방법을 사용하여 상부 유전체층을 형성시킨다. 이 상부 유전체층은 일반적으로 약 400㎛정도의 두께로 형성된다.
그런데 종래에 전극 상부에 용사 코팅 방법을 사용하여 절연체층을 형성시키기 전에 수행하는 용사면 클리닝 공정에서 단순히 표면을 샌딩처리하거나 화학적인 세척 공정만 실시하는 경우에는 도 3에 도시된 바와 같이, 전극(10) 표면과 용사면(20) 사이에 대기 중의 수분 또는 클리닝 공정의 잔유물(D)이 개재되어 정전척의 기능을 저해하는 문제점이 있다.
본 발명의 목적은 1000℃ 이상의 고온에서 용사 코팅 작업을 통하여 절연층을 형성하더라도 기능상의 문제점이 발생하지 않는 정전척 제조방법을 제공함에 있다.
전술한 목적을 달성하기 위하여 본 발명에서는,
1) 그 상면이 평평한 도전성 금속으로 전극을 형성하는 단계;
2) 상기 금속 상면을 고온으로 가열하는 전처리 단계;
3) 상기 금속 상면에 용사 코팅 방법으로 절연층을 형성하는 단계;
4) 상기 절연층 상면에 용사 코팅 방법으로 하부 유전체층을 형성하는 단계;
5) 상기 하부 유전체층 상면에 용사 코팅 방법으로 일정한 패턴의 전극 패턴을 형성시키는 전극 패턴 형성 단계;
6) 상기 하부 유전체층 상면 및 상기 전극 패턴 상면에 용사 코팅 방법으로 상부 유전체층을 형성하는 단계;를 포함하는 정전척 제조방법을 제공한다.
본 발명에서는, 2) 단계에서, 전극을 800 ~ 1200℃온도로 가열하여 전처리하는 것이, 공기 중의 수분이나 금속 표면의 잔유물을 완전히 제거할 수 있어서 바람직하다.
그리고 본 발명에서는 전극을, 알루미늄으로 형성시키는 것이 충분한 도전성을 확보하면서도 장치의 중량을 줄일 수 있어서 바람직하다.
그리고 절연층은, 질화 알루미늄(AlN)으로 이루어지는 것이 정전력, 열전도성, 내플라즈마성을 모두 확보할 수 있어서 바람직하다.
그리고 본 발명에서는, 전극의 표면을 고온으로 전처리하기 전에. 전극의 상부면의 이물질을 제거하는 클리닝(cleaning) 단계가 더 진행되는 것이, 전극의 상부면과 절연층의 밀착성을 높일 수 있어서 바람직하다.
이때, 이 클리닝 단계에서는, 전극 표면을 센딩(sending) 처리할 수도 있고, 전극 표면을 화학적으로 세척하여 이물질을 제거할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구체적인 일 실시예를 상세하게 설명한다.
본 실시예에 따른 정전척 제조방법은
1) 그 상면이 평평한 도전성금속으로 전극을 형성하는 단계(S110);
2) 상기 금속 상면을 고온으로 가열하는 전처리 단계(S130);
3) 상기 금속 상면에 용사 코팅 방법으로 절연층을 형성하는 단계(S140);
4) 상기 절연층 상면에 용사 코팅 방법으로 하부 유전체층을 형성하는 단계(S150);
5) 상기 하부 유전체층 상면에 용사 코팅 방법으로 일정한 패턴의 전극 패턴을 형성시키는 전극 패턴 형성 단계(S160);
6) 상기 하부 유전체층 상면 및 상기 전극 패턴 상면에 용사 코팅 방법으로 상부 유전체층을 형성하는 단계(S170);를 포함하여 구성된다.
여기에서, 1), 3), 4), 5), 6) 단계는 종래의 정전척 제조방법의 그것과 동일한 과정이므로 여기에서 반복하여 설명하지 않는다.
본 실시예에 따른 정전척 제조방법에서는 전극 상부에 절연층을 형성시키기 전에 전극 상부에 대하여 소정의 전처리(130)를 실시한다(S130). 이는 전극 상부 표면에 존재하는 공정 잔유물 또는 공기중의 수분을 제거하기 위한 것이다. 본 실시예에서는 이 전처리 단계에서 전극을 800 ~ 1200℃온도로 가열하는 고온 처리를 실시한다. 이렇게 고온 처리하는 것은 1000℃ 이상의 온도에서 진행되는 용사 코팅 과정에서 전극의 표면에 수분 등이 존재하지 않도록 용사 코팅 공정의 온도와 비슷한 온도로 전처리하는 것이다. 이때 이 전극은 금속 재질로 이루어지는 것이 바람직하며, 특히 전도성과 경량성을 모두 확보할 수 있는 알루미늄이 바람직하다.
그리고 절연층은, 질화 알루미늄으로 이루어지는 것이 정전력, 열전도성, 내플라즈마성을 모두 확보할 수 있어서 바람직하다. 이 정전척은 건식 공정에 사용되므로, 박막의 균일성, 열응력이나 결함 밀도의 저감을 위해 진공하에서 정확하고 균일한 가열/냉각, 온도 분포 및 정전력이 필요하다. 따라서 우수한 유전성질과 열전도도를 가지는 소재를 사용하여야 하는데, 이러한 관점에서 절연층으로 질화 알루미늄이 가장 바람직한 것이다.
그리고 본 실시예에 따른 정전척 제조방법에 있어서도, 1) 전극 형성 단계(S110)와 2) 용사면 전처리 단계(S130) 사이에 전극 상부면의 이물질을 제거하는 클리닝(cleaning) 단계(S120)가 더 진행되는 것이, 전극과 절연층 사이의 접합력을 더욱 향상시킬 수 있어서 바람직하다. 본 실시예에서는 이 클리닝 단계를, 금속 표면을 센딩(sending) 처리하는 단계나, 금속 표면을 화학적으로 세척하는 단계로 진행한다.
본 발명에 따르면 절연층을 용사 코팅 방법에 의하여 형성시키기 전에 금속 표면을 고온으로 전처리하므로 도 5에 도시된 바와 같이, 공기 중의 수분이나 클리닝 공정에서의 잔유물이 모두 제거되어 전극과 절연층의 접합력을 높일 뿐만아니라 정전척 자체의 특성을 향상시키는 장점이 있다.
도 1은 정전척의 구조를 개략적으로 설명하는 단면도이다.
도 2는 종래의 정전척 제조방법의 공정도이다.
도 3은 종래의 용사코팅면의 구조를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 정전척 제조방법의 공정도이다.
도 5는 본 발명의 일 실시예에 따라 코팅된 절연층과 전극의 접촉면을 개략적으로 도시하는 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 정전척 10 : 전극
20 : 절연층 30 : 하부 유전체층
40 : 전극 패턴 50 : 상부 유전체층
D : 잔유물

Claims (7)

1) 그 상면이 평평한 도전성 금속으로 전극을 형성하는 단계;
2) 상기 금속 상면을 고온으로 가열하는 전처리 단계;
3) 상기 금속 상면에 용사 코팅 방법으로 절연층을 형성하는 단계;
4) 상기 절연층 상면에 용사 코팅 방법으로 하부 유전체층을 형성하는 단계;
5) 상기 하부 유전체층 상면에 용사 코팅 방법으로 일정한 패턴의 전극 패턴을 형성시키는 전극 패턴 형성 단계;
6) 상기 하부 유전체층 상면 및 상기 전극 패턴 상면에 용사 코팅 방법으로 상부 유전체층을 형성하는 단계;를 포함하는 정전척 제조방법.
제1항에 있어서, 상기 2) 단계에서는,
상기 전극을 800 ~ 1200℃온도로 가열하는 것을 특징으로 하는 정전척 제조방법.
제2항에 있어서, 상기 전극은,
알루미늄으로 이루어지는 것을 특징으로 하는 정전척 제조방법.
제3항에 있어서, 상기 절연층은,
질화 알루미늄(AlN)으로 이루어지는 것을 특징으로 하는 정전척 제조방법.
제4항에 있어서,
상기 1) 단계와 2) 단계 사이에는, 상기 전극의 상부면의 이물질을 제거하는 클리닝(cleaning) 단계가 더 진행되는 것을 특징으로 하는 정전척 제조방법.
제5항에 있어서, 상기 클리닝 단계는,
상기 금속 표면을 센딩(sending) 처리하는 단계인 것을 특징으로 하는 정전척 제조방법
제5항에 있어서, 상기 클리닝 단계는,
상기 금속 표면을 화학적으로 세척하는 단계인 것을 특징으로 하는 정전척 제조방법.
KR1020050052026A 2005-06-16 2005-06-16 정전척 제조방법 KR100706021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052026A KR100706021B1 (ko) 2005-06-16 2005-06-16 정전척 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052026A KR100706021B1 (ko) 2005-06-16 2005-06-16 정전척 제조방법

Publications (3)

Publication Number Publication Date
KR20060135973A KR20060135973A (ko) 2007-01-02
KR20070000003A true KR20070000003A (ko) 2007-01-02
KR100706021B1 KR100706021B1 (ko) 2007-04-12

Family

ID=37868024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052026A KR100706021B1 (ko) 2005-06-16 2005-06-16 정전척 제조방법

Country Status (1)

Country Link
KR (1) KR100706021B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115527B1 (ko) * 2010-02-01 2012-02-27 (주)포인트엔지니어링 정전척
KR20180111226A (ko) * 2017-03-31 2018-10-11 주식회사 오킨스전자 프로브 핀이 일정한 간격으로 배열되는 스트립의 릴―투―릴 박막 코팅 방법
KR20240028099A (ko) 2022-08-24 2024-03-05 주성엔지니어링(주) 정전 척 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4272786B2 (ja) * 2000-01-21 2009-06-03 トーカロ株式会社 静電チャック部材およびその製造方法
JP2007508690A (ja) * 2003-10-09 2007-04-05 エスエヌティー コーポレーション,リミティッド 無焼結窒化アルミニウム静電チャックおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115527B1 (ko) * 2010-02-01 2012-02-27 (주)포인트엔지니어링 정전척
KR20180111226A (ko) * 2017-03-31 2018-10-11 주식회사 오킨스전자 프로브 핀이 일정한 간격으로 배열되는 스트립의 릴―투―릴 박막 코팅 방법
KR20240028099A (ko) 2022-08-24 2024-03-05 주성엔지니어링(주) 정전 척 및 이의 제조 방법

Also Published As

Publication number Publication date
KR100706021B1 (ko) 2007-04-12

Similar Documents

Publication Publication Date Title
JP3114419U (ja) 基板支持体の清浄
KR101433959B1 (ko) 초음파 교반 및 인가된 전계를 이용한 정전척의 세정
KR20070092249A (ko) 정전척들의 습식 세정
CN104716082B (zh) 用于弹性体带的安装固定架
JP2006093669A (ja) 基体表面から材料を取り除く方法と装置
KR20080069132A (ko) 기판 처리 장치 및 포커스 링
US20100287768A1 (en) Mehtod of manufacturing electrostatic chuck mechanism
TW201138017A (en) Electrostatic chucks and methods for refurbishing same
US20080236618A1 (en) Cleaning of bonded silicon electrodes
KR100706021B1 (ko) 정전척 제조방법
JP2006080509A (ja) 薄い基板支持体
KR20010043965A (ko) 예비 세정 챔버용 페디스틀 절연체
KR20060135973A (ko) 정전척 제조방법
JP3423186B2 (ja) 処理方法
JP2007266296A (ja) 基板処理装置及び側壁部品
JP2002313891A (ja) 基板搬送用トレーおよびその製造方法
JP5570900B2 (ja) 基板載置面に樹脂突起物層を形成する方法及び樹脂突起物層転写部材
JP4602528B2 (ja) プラズマ処理装置
JPH10209256A (ja) 静電チャック装置およびその製造方法
KR102155512B1 (ko) 반도체 제조용 정전척의 아킹 현상 개선방법
JP5335421B2 (ja) 真空処理装置
KR100994476B1 (ko) 정전척 및 그 제조방법
JPS58102521A (ja) 半導体装置の製造方法
KR100773723B1 (ko) 플라즈마 처리장치
KR200367932Y1 (ko) 반도체 및 액정패널 제조설비용 정전척

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060126

Effective date: 20061222

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee