KR20060134610A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20060134610A
KR20060134610A KR1020050054421A KR20050054421A KR20060134610A KR 20060134610 A KR20060134610 A KR 20060134610A KR 1020050054421 A KR1020050054421 A KR 1020050054421A KR 20050054421 A KR20050054421 A KR 20050054421A KR 20060134610 A KR20060134610 A KR 20060134610A
Authority
KR
South Korea
Prior art keywords
layer
pad nitride
etching
pad
device isolation
Prior art date
Application number
KR1020050054421A
Other languages
English (en)
Inventor
동차덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050054421A priority Critical patent/KR20060134610A/ko
Publication of KR20060134610A publication Critical patent/KR20060134610A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법엔 관한 것으로, 패드 질화막 사이의 반도체 기판에 형성된 트렌치에 소자 분리막을 형성한 후 소자 분리막의 상부가 돌출되도록 패드 질화막을 소정의 두께만큼 식각한 다음 소자 분리막의 돌출부의 전체 표면을 식각함으로써, 소자 분리막의 돌출부 식각 시 소자 분리막과 반도체 기판의 계면이 잔류하는 패드 질화막에 의해 보호되어 소자 분리막의 가장자리에 모우트가 형성되는 것을 방지할 수 있다.
소자 분리막, 모우트

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in a semiconductor device}
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2i 및 도 3는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판 102, 202 : 패드 산화막
103, 203: 패드 질화막 104, 204 : 트렌치
105, 205 : 소자 분리막 106 : 모우트
206 : 트렌치 상부 모서리 107, 207 : 터널 산화막
108, 208 : 폴리실리콘층
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 SAFG(Self Alinged Floating Gate) 공정을 적용하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 STI(Shallow Trench Isolation) 공정을 적용하여 소자 분리막을 형성하고 있다. 특히, 난드 플래시 메모리 소자의 제조 공정에서는 STI 공정을 변형한 SAFG(Self Alinged Floating Gate) 공정을 적용하여 소자 분리막을 형성하면서 소자 분리막의 돌출부로 플로팅 게이트가 형성될 영역을 정의한다. 이를 보다 구체적으로 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(101) 상에 패드 산화막(102) 및 패드 질화막(103)을 순차적으로 형성한다.
도 1b를 참조하면, 반도체 기판(101)의 소자 분리 영역이 노출되도록 패드 질화막(103) 및 패드 산화막(102)의 소정 영역을 식각한다. 이때, 패드 질화막(103)은 공정 특성상 하부보다 상부가 많이 식각되면서 사다리꼴 형태로 패터닝된다. 이어서, 반도체 기판(101)의 소자 분리 영역을 식각하여 트렌치(104)을 형성한다.
도 1c를 참조하면, 트렌치(104)가 완전히 매립되도록 전체 구조 상에 절연막 을 형성한 후, 패드 질화막(103)이 노출될때까지 화학적 기계적 연마 공정을 실시하여 절연막을 소자 분리 영역에만 잔류시킨다. 이로써, 소자 분리 영역에 잔류하는 절연막으로 이루어진 소자 분리막(105)이 형성된다.
도 1d를 참조하면, 패드 질화막(103)을 제거한다. 패드 질화막(103)이 제거되면서, 반도체 기판(101)보다 높게 돌출된 소자 분리막의 상부(105a)가 노출된다. 한편 소자 분리막(105a)의 상부는 역사다리꼴의 형태를 갖는다.
도 1e를 참조하면, 소자 분리막의 돌출부 사이의 반도체 기판(101) 상에는 후속 공정에서 플래시 메모리 소자의 플로팅 게이트가 형성되는데, 플로팅 게이트가 형성될 영역을 보다 더 넓게 확보하기 위하여 소자 분리막의 돌출부(105a)의 표면을 균일하게 소정의 두께만큼 식각한다. 이때, 패드 산화막(102)도 함께 제거된다.
한편, 소자 분리막의 돌출부(105a)는 소자 분리막(105)과 반도체 기판(101)의 계면이 노출된 상태에서 식각되기 때문에, 소자 분리막(105)과 반도체 기판(101)의 계면에서도 소자 분리막(105)이 식각된다. 이로 인해, 소자 분리막(105)과 반도체 기판(101)의 계면에서 소자 분리막(105)이 움푹 파여 모우트(106)가 형성된다. 또한, 모우트(106)에 의해 반도체 기판(101)의 뾰족한 모서리 부분이 노출된다.
도 1f를 참조하면, 반도체 기판(101) 상에는 터널 산화막(107)이 형성된다. 이어서, 소자 분리막의 돌출부(105a) 사이의 터널 산화막(107) 상부에는 플로팅 게이트용 폴리실리콘층(108)이 형성된다.
상기에서, 소자 분리막(105)과 접하는 반도체 기판(101)의 상부 모서리 부분, 즉 모우트(106)가 형성된 부분에서 터널 산화막(107)이 얇게 형성되어 누설 전류가 발생되는 원인이 된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 소자 분리막 형성 방법은 패드 질화막 사이의 반도체 기판에 형성된 트렌치에 소자 분리막을 형성한 후 소자 분리막의 상부가 돌출되도록 패드 질화막을 소정의 두께만큼 식각한 다음 소자 분리막의 돌출부의 전체 표면을 식각함으로써, 소자 분리막의 돌출부 식각 시 소자 분리막과 반도체 기판의 계면이 잔류하는 패드 질화막에 의해 보호되어 소자 분리막의 가장자리에 모우트가 형성되는 것을 방지할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 소자 분리 영역의 패드 질화막, 패드 산화막 및 반도체 기판을 순차적으로 식각하여 트렌치를 형성하는 단계와, 소자 분리 영역에 패드 질화막의 높이까지 소자 분리막을 형성하는 단계와, 패드 질화막을 제1 식각 공정으로 소정의 두께만큼 식각하는 단계와, 패드 질화막이 식각된만큼 노출된 소자 분리막의 돌출부 표면을 소정의 두께만큼 식각하는 단계와, 잔류하는 패드 질화막을 제2 식각 공정으로 완전히 제거한 후 패 드 산화막을 제거하는 단계를 포함한다.
상기에서, 트렌치를 형성한 후 트렌치 내면의 식각 손상층이 제거되도록 식각 손상층을 산화시켜 월 산화막을 형성하는 단계를 더 포함할 수 있다. 이때, 월 산화막은 퍼니스에서 습식 또는 건식 산화 방식으로 형성하거나, 라디컬 이온을 이용한 라디컬 산화 방식으로 형성할 수 있다.
패드 질화막을 1차 식각하기 전에 패드 질화막 상부의 자연 산화막을 제거하는 단계를 더 포함할 수 있다.
제1 식각 공정 또는 제2 식각 공정 시 H3PO4 용액을 사용하는 것이 바람직하다.
제1 식각 공정을 실시하기 전에, 상기 소자 분리막의 돌출부의 상부만을 노출시킨 후 노출된 상기 돌출부의 상부를 식각하여 측벽을 수직 형태로 형성하는 단계를 더 포함할 수 있다.
제1 식각 공정 시 소자 분리막의 돌출부의 식각 두께보다 100Å 내지 400Å정도 더 두껍게 잔류되도록 패드 질화막을 식각하는 것이 바람직하다.
소자 분리막의 돌출부는 BOE 용액 또는 HF 용액을 사용하여 식각한다.
패드 산화막은 DI 워터에 1:50 내지 1:100의 비율로 희석시킨 HF 용액으로 제거하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한 다.
도 2a 내지 도 2i 및 도 3는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 반도체 기판(201) 상에 패드 산화막(202) 및 패드 질화막(203)을 순차적으로 형성한다. 이때, 패드 산화막(202)을 형성하고 문턱 전압을 조절하기 위한 이온주입 공정이나 웰 형성을 위한 이온주입 공정을 실시한 후에 패드 질화막(203)을 형성할 수도 있다. 한편, 패드 질화막(203)은 플로팅 게이트의 목표 두께보다 두껍게 형성한다.
도 2b를 참조하면, 반도체 기판(201)의 소자 분리 영역이 노출되도록 패드 질화막(203) 및 패드 산화막(202)의 소정 영역을 식각한다. 이때, 패드 질화막(203)은 공정 특성상 하부보다 상부가 많이 식각되면서 사다리꼴 형태로 패터닝된다.
이어서, 반도체 기판(201)의 소자 분리 영역을 식각하여 트렌치(204)을 형성한다. 트렌치(204)는 측벽이 경사지도록 형성하는 것이 바람직하다.
도 2c를 참조하면, 트렌치(204)를 형성하기 위한 식각 공정 시 발생된 식각 손상을 제거하기 위하여 열산화 공정을 실시한다. 열산화 공정에 의해 트렌치(204)의 측벽 및 저면의 식각 손상층이 산화되어 월 산화막(201a)이 형성된다. 이때, 열산화 공정은 퍼니스에서 습식 또는 건식 산화 방식으로 실시할 수 있으며, 라디컬 이온을 이용하여 라디컬 산화 방식으로 실시할 수도 있다. 이러한 월 산화막(201a)은 20 내지 150Å의 두께로 형성하는 것이 바람직하다.
이어서, 트렌치(204)가 완전히 매립되도록 전체 구조 상에 절연막을 형성한 후, 패드 질화막(203)이 노출될때까지 화학적 기계적 연마 공정을 실시하여 절연막을 소자 분리 영역에만 잔류시킨다. 이로써, 소자 분리 영역에 잔류하는 절연막으로 이루어진 소자 분리막(205)이 형성된다.
도 2d를 참조하면, 패드 질화막(203)을 제거하기에 앞서, 패드 질화막(203) 제거 공정 시 패드 질화막(203)이 효과적으로 제거될 수 있도록 패드 질화막(203) 표면의 자연 산화막을 세정 공정으로 제거한다. 이때, 자연 산화막은 BOE 용액 또는 HF 용액을 사용하여 제거할 수 있다.
도 2e를 참조하면, H3PO4 용액을 이용한 습식 식각 방식으로 패드 질화막(203)을 소정의 두께만큼 식각한다. 패드 질화막(203)이 소정의 두께만큼 식각됨에 따라, 반도체 기판(201)보다 높게 돌출된 소자 분리막의 돌출부(205a)가 노출된다.
한편, 소자 분리막의 돌출부(205a)는 후속 공정에서 소정의 두께만큼 식각되는데, 패드 질화막(203)을 돌출부(205a)의 식각두께보다 두껍게 잔류시키는 것이 바람직하며, 구체적으로 소자 분리막의 돌출부(205a)의 식각 두께보다 100Å 내지 400Å정도 더 두껍게 패드 질화막(203)을 잔류시킨다.
또한, 돌출부(205a)는 역사다리꼴 형태로 노출된다. 즉, 하부 폭보다 상부 폭이 더 넓다. 따라서, 후속 공정에서 돌출부(205a) 사이에 폴리실리콘층을 형성할 때 보이드가 발생될 수 있다. 이를 방지하기 위하여, 상부 폭과 하부 폭의 차이가 감소하도록 돌출부(205a)의 경사진 측벽을 수직 측벽으로 형성해주는 것이 바람직 하다. 도 3을 참조하며 구체적으로 설명하면 다음과 같다.
도 3을 참조하면, 플로팅 게이트의 목표 두께보다 두껍게 형성된 패드 질화막(203)을 식각하여 플로팅 게이트의 목표 두께만큼만 잔류시킨다. 패드 질화막(203)이 식각되면서 소자 분리막의 돌출부(205a)의 상부가 먼저 노출된다. 이어서, 노출된 돌출부(205a)의 상부를 식각하여 돌출부(205a)의 상부 측벽을 수직 형태로 형성한다. 그러면, 돌출부(205a)의 상부 폭과 하부 폭의 차이를 줄일 수 있다. 이러한 공정은 돌출부(205a)의 형태에 따라 생략 가능한다.
도 2f를 참조하면, 패드 질화막(203)이 소정의 두께만큼 식각되면서 노출된 소자 분리막의 돌출부(205a)를 식각 공정으로 소정의 두께만큼 식각한다. 식각 공정에 의해 돌출부(205a)의 폭이 감소함에 따라, 후속 공정에서 형성될 플로팅 게이트의 영역을 보다 넓게 확보할 수 있다. 이때, 소자 분리막의 돌출부(205a)는 BOE 용액이나 HF 용액을 이용하여 식각할 수 있다.
한편, 소자 분리막의 돌출부(205a) 식각 시 잔류하는 패드 질화막(203)도 함께 식각되지만, 돌출부(205a)가 식각되는 두께보다 패드 질화막(203)이 더 두껍게 잔류하기 때문에 돌출부(205a)의 식각이 완료된 후에도 패드 질화막(203)은 잔류된다.
또한, 패드 질화막(203)이 돌출부(205a)의 식각 두께보다 두껍게 잔류함에 따라, 소자 분리막(205)의 가장자리가 반도체 기판(201)보다 낮아지는 것을 방지하여 소자 분리막(205)의 가장자리에 모우트가 형성되는 것을 방지할 수 있다.
도 2g를 참조하면, 패드 질화막(203)을 완전히 제거한다. 이때, 패드 질화막 (203)은 H3PO4 용액을 이용한 습식 식각 방식으로 식각할 수 있다.
패드 질화막(203)을 제거한 후의 소자 분리막(205)의 형태를 살펴보면, 소자 분리막의 가장자리(206)는 소자 분리막의 돌출부(205a) 식각 시 잔류하던 패드 질화막(203)에 의해 식각되지 않아 두껍게 잔류하는 것을 알 수 있다. 즉, 소자 분리막(205)의 가장 자리에 모우트가 형성되지 않는다.
도 2h를 참조하면, 패드 산화막(도 2g의 202)을 완전히 제거한다. 이때, 목표 식각 두께는 잔류하는 패드 산화막 두께의 100% 내지 120%로 설정하는 것이 바람직하다. 또한, 패드 산화막 식각 시 소자 분리막(205)의 식각 손실을 최소화하고 가장자리에 모우트가 형성되는 것을 최대한 억제하기 위하여, HF 용액을 DI 워터에 1:50 내지 1:100의 비율로 희석시켜 사용하는 것이 바람직하다.
특히, 도 2f에서 소자 분리막의 돌출부(205a) 식각 시, 패드 산화막을 제거할 때 발생되는 식각 손실량을 계산하여 패드 산화막 제거 후 돌출부(205a)가 목표 두께로 잔류할 수 있도록 목표 식각 두께를 설정하는 것이 바람직하다.
도 2i를 참조하면, 반도체 기판(201) 상에 터널 산화막(207)을 형성한다. 이때, 터널 산화막(207)은 퍼니스에서 습식 또는 건식 산화 방식으로 형성하거나, 라디컬 이온을 이용한 라디컬 산화 방식으로 형성할 수 있다. 터널 산화막(207)은 소자 분리막 가장자리(206)와 반도체 기판(201)의 높이가 거의 동일한 상태, 모우트가 발생되지 않은 상태에서 형성되기 때문에 터널 산화막(207)의 가장자리가 얇게 형성되는 현상은 발생되지 않는다.
이어서, 소자 분리막의 돌출부(205a) 사이의 터널 산화막(207) 상부에 플로팅 게이트용 폴리실리콘층(208)을 형성한다.
상술한 바와 같이, 본 발명은 패드 질화막 사이의 반도체 기판에 형성된 트렌치에 소자 분리막을 형성한 후 소자 분리막의 상부가 돌출되도록 패드 질화막을 소정의 두께만큼 식각한 다음 소자 분리막의 돌출부의 전체 표면을 식각함으로써, 소자 분리막의 돌출부 식각 시 소자 분리막과 반도체 기판의 계면이 잔류하는 패드 질화막에 의해 보호되어 소자 분리막의 가장자리에 모우트가 형성되는 것을 방지할 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

Claims (9)

  1. 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;
    소자 분리 영역의 상기 패드 질화막, 상기 패드 산화막 및 상기 반도체 기판을 순차적으로 식각하여 트렌치를 형성하는 단계;
    상기 소자 분리 영역의 상기 트렌치에 상기 패드 질화막의 높이까지 소자 분리막을 형성하는 단계;
    상기 패드 질화막을 제1 식각 공정으로 소정의 두께만큼 식각하는 단계;
    상기 패드 질화막이 식각된만큼 노출된 상기 소자 분리막의 돌출부 표면을 소정의 두께만큼 식각하는 단계;
    상기 잔류하는 패드 질화막을 제2 식각 공정으로 완전히 제거한 후 상기 패드 산화막을 제거하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 트렌치를 형성한 후 상기 트렌치 내면의 식각 손상층이 제거되도록 상기 식각 손상층을 산화시켜 월 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 월 산화막은 퍼니스에서 습식 또는 건식 산화 방식으로 형성하거나, 라디컬 이온을 이용한 라디컬 산화 방식으로 형성되는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 패드 질화막을 1차 식각하기 전에 상기 패드 질화막 상부의 자연 산화막을 제거하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 제1 식각 공정 또는 상기 제2 식각 공정 시 H3PO4 용액을 사용하는 반도체 소자의 소자 분리막 형성 방법.
  6. 제 1 항에 있어서, 상기 제1 식각 공정을 실시하기 전에,
    상기 소자 분리막의 돌출부의 상부만을 노출시킨 후 노출된 상기 돌출부의 상부를 식각하여 측벽을 수직 형태로 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 제1 식각 공정 시 상기 소자 분리막의 돌출부의 식각 두께보다 100Å 내지 400Å정도 더 두껍게 잔류되도록 상기 패드 질화막을 식각하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 1 항에 있어서,
    상기 소자 분리막의 돌출부는 BOE 용액 또는 HF 용액을 사용하여 식각하는 반도체 소자의 소자 분리막 형성 방법.
  9. 제 1 항에 있어서,
    상기 패드 산화막은 DI 워터에 1:50 내지 1:100의 비율로 희석시킨 HF 용액으로 제거하는 반도체 소자의 소자 분리막 형성 방법.
KR1020050054421A 2005-06-23 2005-06-23 반도체 소자의 소자 분리막 형성 방법 KR20060134610A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054421A KR20060134610A (ko) 2005-06-23 2005-06-23 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054421A KR20060134610A (ko) 2005-06-23 2005-06-23 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20060134610A true KR20060134610A (ko) 2006-12-28

Family

ID=37812961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054421A KR20060134610A (ko) 2005-06-23 2005-06-23 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20060134610A (ko)

Similar Documents

Publication Publication Date Title
KR20100013980A (ko) 반도체 소자의 소자 분리막 형성 방법
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR101002474B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR20060006331A (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100598334B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100811441B1 (ko) 플래시 메모리 소자 및 그것의 제조 방법
KR20060134610A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR100912987B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20080016327A (ko) 반도체 소자 및 그 제조 방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
KR100455093B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101170913B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100671601B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100854905B1 (ko) 플래시 메모리 소자의 제조 방법
KR20010011642A (ko) 반도체장치의 소자분리막 형성방법
KR100870303B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100972691B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100826779B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100460043B1 (ko) 반도체장치의 소자분리막 형성방법
KR20080004302A (ko) 플래시 메모리 소자의 제조방법
KR20060006334A (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination