KR20060131325A - 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법 - Google Patents

질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법 Download PDF

Info

Publication number
KR20060131325A
KR20060131325A KR20050051669A KR20050051669A KR20060131325A KR 20060131325 A KR20060131325 A KR 20060131325A KR 20050051669 A KR20050051669 A KR 20050051669A KR 20050051669 A KR20050051669 A KR 20050051669A KR 20060131325 A KR20060131325 A KR 20060131325A
Authority
KR
South Korea
Prior art keywords
layer
substrate
sin
silicon nitride
gan
Prior art date
Application number
KR20050051669A
Other languages
English (en)
Other versions
KR101047756B1 (ko
Inventor
임시종
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050051669A priority Critical patent/KR101047756B1/ko
Publication of KR20060131325A publication Critical patent/KR20060131325A/ko
Application granted granted Critical
Publication of KR101047756B1 publication Critical patent/KR101047756B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 질화규소(SiN)층을 이용한 발광 다이오드의 제조방법에 관한 것으로, 상세하게는 기판 상부에 질화규소(SiN)층 및 도핑되지 않은 U-GaN층을 형성하고, 상기 U-GaN층 상부에 N-GaN층, 활성층, P-GaN층, P-오믹 컨택층 및 UBM층을 순차적으로 적층한 후 서브마운트기판상에 본딩하고, 질화규소(SiN)층을 화학적 식각하여 기판을 리프트 오프(Lift off) 시켜 질화규소(SiN)층을 이용한 발광다이오드를 제조하는 방법에 관한 것이다. 또한, 상기 서브마운트기판 대신에 전도성 홀더를 이용하는 방법에 관한 것이다. 또한, 캐리어(carrier)를 사용하여 상기 서브마운트기판을 대신하고 N-GaN층에 전도성홀더를 형성한 후에 캐리어를 제거하는 방법에 관한 것이다. 이러한 특징을 갖는 본 발명은 에피층의 특성을 향상시키고 소자의 특성을 향상시켜 신뢰성을 개선시키고, 기존의 레이저 리프트 오프 방법의 문제점을 해결하고 기판을 분리하여 재사용할 수 있도록 하여 제조비용을 낮출 수 있고, 전도성 홀더를 N-GaN층에 형성하여 전기저항이 감소되어 소비전력이 우수한 효과를 제공한다.
발광 다이오드, 리프트 오프, 질화규소(SiN)층, 화학적 식각

Description

질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법{Manufacturing Process of Light Emitting Diode Using SiN Layer}
도 1은 종래의 발광 다이오드의 단면도,
도 2a 내지 도 2h는 종래 기술에 따라 전극이 수직 구조 형태로 이루어진 발광 다이오드의 제조 단면 수순도,
도 3a 및 3b는 본 발명에 따른 질화규소(SiN)층을 이용한 발광 다이오드의 웨이퍼의 제조에 대한 수순도,
도 4a 및 4b는 본 발명에 따른 질화규소(SiN)층을 이용한 발광 다이오드의 서브마운트 제조에 대한 수순도,
도 5a 내지 5e는 본 발명에 따른 질화규소(SiN)층을 이용한 발광 다이오드의 제조 단면 수순도,
도 6은 본 발명의 또다른 일실시예에 따른 질화규소(SiN)층을 이용한 발광 다이오드의 단면도,
도 7a 내지 7d는 본 발명의 또다른 일실시예에 따른 질화규소(SiN)층을 이용한 발광 다이오드의 제조 단면 수순도,
도 8a 내지 8c는 본 발명의 또다른 일실시예에 따른 질화규소(SiN)층을 이용 한 발광 다이오드의 단면도,
도 9a 내지 9d는 본 발명의 또다른 일실시예에 따른 질화규소(SiN)층내에 형성된 산화규소(SiO)의 패턴 형상에 관한 부분 사시도이다.
**도면의 주요부분에 대한 상세한 설명**
10: 기판 11: 질화규소(SiN)층
12: U-GaN층 13: N-GaN층
14: 활성층 15: P-GaN층
16: P-오믹 컨택층 17: 반사용 메탈
18: UBM층 20: 전도성 기판
21: 오믹컨택용 물질 22: 솔더
30: N-오믹 컨택층 40: 웨이퍼
50: 서브마운트기판 60, 70: 전도성 홀더
71: 캐리어(carrier) 72: 접착용 물질
본 발명은 질화규소(SiN)층을 이용한 발광 다이오드의 제조방법에 관한 것으로, 상세하게는 기판 상부에 질화규소(SiN)층 및 도핑되지 않은 U-GaN층을 형성하 고, 상기 U-GaN층 상부에 N-GaN층, 활성층, P-GaN층, P-오믹 컨택층 및 UBM층을 순차적으로 적층한 후 서브마운트기판상에 본딩하고, 질화규소(SiN)층에 대한 화학적 식각(Chemical Etching) 방법으로 기판을 리프트 오프시켜 분리하는 발광 다이오드의 제조방법에 관한 것이다. 또한, 상기 서브마운트기판 대신에 전도성 홀더를 이용하는 방법에 관한 것이다. 또한, 캐리어(carrier)를 사용하여 상기 서브마운트기판을 대신하고 N-GaN층에 전도성홀더를 형성한 후에 캐리어를 제거하는 방법에 관한 것이다.
GaN계를 이용한 발광소자는 청색, 녹색 계의 발광소자로 주목받고 있다. 이 소자는 전광판, 표시소자, 백라이트용의 소자, 전구 등 그 응용영역이 매우 넓으며 점차 응용의 범위가 확대, 증가되는 추세에 있으므로 효율이 좋은 소자의 개발은 매우 중요하다 하겠다.
도 1은 일반적인 발광 다이오드의 단면도로서, 사파이어 기판(110) 상부에 N-GaN층(111), 활성층(112)과 P-GaN층(113)이 순차적으로 형성되어 있고; 상기 P-GaN층(113)에서 N-GaN층(111)까지 메사(Mesa)식각되어 있고; 상기 메사 식각된 N-GaN층(111) 상부에 N-전극(115)이 형성되어 있고; 상기 P-GaN층(113) 상부에 P-전극(114)이 형성되어 있다.
이렇게 해서 완성된 칩은 P-전극(114)에 양의 부하를, N-전극(115)에 음의 부하를 가하게 되면, P-GaN층(113)과 N-GaN층(111)으로부터 각각 정공과 전자들이 활성층(112)으로 모여 재결합함으로써 활성층(112)에서 발광을 하게 된다.
이러한 발광 다이오드는 낮은 열전도도를 갖는 사파이어 기판에 제조되기 때문에, 소자 동작시 발생하는 열을 원활히 방출하기가 어려워, 소자의 특성이 저하되는 문제점이 있다. 그리고, 전극이 상부와 하부로 형성되지 못하고, 도 1에 도시된 바와 같이, 동일 방향으로 형성되어 활성층의 일부 영역의 제거해야 하며, 이에 따라 발광면적이 감소하여 고휘도의 고품위 발광 다이오드를 실현하기 어렵고, 동일 웨이퍼에서 칩의 개수가 줄어들 수 밖에 없고, 제조공정도 어려고, 또한 조립시 본딩을 두번해야 하는 문제가 있다. 또한, 웨이퍼상에 발광 다이오드 칩의 공정이 종료된 후, 단위 칩으로 분리하기 위해 하는 래핑(Lapping), 폴리싱(Polishing), 스크라이빙(Scribing)과 브레이킹(Breaking) 공정시 사파이어를 기판으로 사용했을 경우, 사파이어의 단단함과 질화갈륨과의 벽개면의 불일치로 인하여 생산수율이 저하되는 문제점이 있다.
이러한 문제를 해결하기 위해서, 본 발명자에 의해 대한민국 공개특허공보 제10-2004-0067283호에 개시된 발광다이오드가 있다.
도 2a 내지 도 2h는 본 발명자에 의해 개선된 발광 다이오드의 제조 단면 공정도이다. 도시된 바와 같이, 본 발명자의 개선된 발광 다이오드 소자 제조방법은 사파이어 기판(121) 위에 MOCVD를 이용하여 LED의 구조를 적층하고 P-GaN(125) 상부에 전극 및 반사막을 형성한 다음 이 웨이퍼(120)를 따로 제작된 서브마운트 (Submount, 130)에 붙이고 사파이어 기판을 제거하여 수직 구조의 발광소자를 제조하는 방법에 관한 것이다.
먼저 도 2a에 나타난 바와 같이, 사파이어 기판(121)의 상부에 MOCVD의 공정을 수행하여, 도핑되지않은 GaN층(122), N-GaN층(123), InxGa1-xN층(124), P-GaN층(125)을 순차적으로 적층하고, 연이어, 상기 P-GaN층(125)의 상부에 투명전극(126), 반사막(127), 솔더 반응 방지층(128), Ti/Au, Ni/Au와 Pt/Au 중 선택된 어느 하나의 금속층(129)을 순차적으로 형성하여 웨이퍼(120)를 제작한다. 다음, 도 2b 내지 도 2c에 나타난 바와 같이, 전류가 흐를 수 있는 베이스 기판(130)의 상부와 하부 각각에 제 1과 2 오믹 접촉(Ohmic contact)용 금속층(131,132)을 형성하고, 발광 다이오드 칩 부착용 솔더(133)를 형성하여 서브마운트 기판(130)을 제작한다. 다음, 제조된 웨이퍼(120)의 금속층(129)을 도 2d에 도시된 바와 같이 제조된 서브마운트 기판(130)의 솔더(133)에 본딩한다(도 2d). 그 후, 상기 복수개의 발광 다이오드들이 제조된 웨이퍼(120)의 사파이어 기판(121)에 레이저를 조사하여 사파이어 기판(121)을 복수개의 발광 다이오드들로부터 이탈시키고(도 2e), 도핑되지 않은 GaN층(122)은 전술된 레이저 리프트 오프(Lift Off)공정에 의해서, 표면의 어느 정도의 두께까지는 손상된 층으로 남게 되고(도 2f), 건식식각공정을 이용하여 N-GaN층(123)이 드러날 때까지 전면 식각하고, 상기 각각의 발광 다이오드들에 해당하는 N-GaN층(123)의 상부에 N-전극 패드(141)를 형성한다(도 2g). 마지막으 로, 상기 복수의 발광 다이오드들과 서브마운트 기판에 스크라이빙(Scribing)과 브레이킹(Breaking)의 절단공정을 수행하여 개별 소자(101,102)로 분리한다(도 2h). 따라서, 본 발명의 발광 다이오드는 발광 다이오드의 상부와 하부에 각각 전극을 구비하는 수직 구조로 제조되며, 기존의 식각공정을 수행하지 않으므로 제조 공정이 간단한 장점이 있다.
그러나, 상기의 종래 기술도 다음과 같은 문제점이 있다. 즉, 에피층을 형성하기 위한 기판으로 사파이어 기판을 사용하기 때문에 에피층인 GaN계와 격자 부정합에 의해 에피층의 품질이 떨어져서 발광효율이 나쁘고 ESD(ElectroStatic Damage) Level도 낮고, 신뢰성도 악화되는 등의 문제가 있다. 또한, 이러한 사파이어 기판의 문제점을 해결하기 위해 대체 기판으로 질화물반도체 기판이 연구되고 있으나 미흡한 실정이며, 이러한 질화물반도체 기판은 고가이어서 일회성으로 사용할 경우 제조비용이 증가되는 난제(難題)가 있다.
또한, 레이저를 이용한 LLO방식은 그 장비 자체가 고가이며, 사파이어와 질화갈륨의 계면에서의 레이저를 이용한 열분해 현상을 이용하기 때문에, 질화갈륨 에피막의 열화를 초래할 수 있다. 또한, 질화갈륨이 열적인 분해를 일으키면서 N2가스가 방출되고, 이렇게 발생한 N2가스의 급격한 팽창으로 인해 질화갈륨막의 크랙이 발생할 수 있는 문제가 발생한다.
따라서, 종래의 이러한 문제점을 해결할 수 있는 새로운 기판제거방법의 개발이 절실히 요구된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 기판 상부에 질화규소(SiN)층 및 도핑되지 않은 U-GaN층을 형성하고, 상기 U-GaN층 상부에 N-GaN층, 활성층, P-GaN층, P-오믹 컨택층 및 UBM층을 순차적으로 적층한 후 서브마운트기판상에 본딩하고, 질화규소(SiN)층을 화학적 식각하여 기판을 리프트 오프(Lift off) 시켜 질화규소(SiN)층을 이용한 발광다이오드를 제조하는 방법을 제공하고자 한다. 또한, 상기 서브마운트기판 대신에 전도성 홀더를 이용하는 방법을 제공하고자 한다. 또한, 캐리어(carrier)를 사용하여 상기 서브마운트기판을 대신하고 N-GaN층에 전도성홀더를 형성한 후에 캐리어를 제거하는 방법을 제공하고자 한다. 이를 통해, 에피층의 특성을 향상시키고 소자의 특성을 향상시켜 신뢰성을 개선시키고, 질화규소(SiN)층을 마련하여 화학적 식각을 통해 기존의 레이저 리프트 오프 방법의 문제점을 해결하고, 상대적으로 가격이 비싼 질화물 반도체 기판을 분리하여 재사용할 수 있도록 하여 제조비용을 낮출 수 있으며 전도성 홀더를 N-GaN층에 형성하여 전기저항이 감소되어 소비전력이 우수한 우수한 고품위, 저가격의 획기적인 발광다이오드의 제조방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)로서,
본 발명은 기판(10) 상부에 질화규소(SiN)층(11) 및 도핑되지 않은 U-GaN층(12)을 형성하는 단계; 상기 U-GaN층(12) 상부에 N-GaN층(13), 활성층(14), P-GaN층(15), P-오믹 컨택층(16) 및 UBM층(18)을 순차적으로 적층하여 웨이퍼(40)를 제조하는 단계; 서브마운트기판(50) 상에 상기 UBM층(18)을 솔더(22)로 본딩하는 단계; 상기 질화규소(SiN)층(11)을 화학적 식각(Chemical Etching)하여 상기 기판(10)을 리프트 오프(Lift off) 시켜 분리하는 단계;및 상기 U-GaN층(12)을 식각하여 제거한 후 상기 N-GaN층(13)에 N-오믹 컨택층(30)을 형성하는 단계;를 포함하여 이루어진 질화규소(SiN)층(11)을 이용한 발광 다이오드 제조방법을 제공한다. 상기 U-GaN층(12)은 생략될 수 있다.
또한, 상기 기판(10) 상부에 질화규소(SiN)층(11) 및 도핑되지 않은 U-GaN층(12)을 형성하는 단계는 상기 질화규소(SiN)층(11)이 상기 기판(10)과 상기 U-GaN층(12) 사이에 또는 상기 U-GaN층(12) 내부에 형성되도록 하는 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드 제조방법과 상기 질화규소(SiN)층(11) 및 도핑되지 않은 U-GaN층(12)은 복수로 적층되는 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드 제조방법을 제공한다.
또한, 상기 질화규소(SiN)층(11)이 상기 U-GaN층(12) 내부에 형성되는 경우에는 상기 질화규소(SiN)층(11)이 상기 기판(10)과의 거리가 0 ~ 10 ㎛ 범위내인 것을 특징으로 하며 상기 질화규소(SiN)층(11)의 두께는 1Å ~ 3 ㎛인 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드의 제조방법을 제공한다.
또한, 에피층의 특성을 향상시키기 위해, 상기 질화규소(SiN)층(11)의 배면 또는 그 내부에 산화규소(SiO)(19)가 형성되는 것을 특징으로 하며, 상기 산화규소(SiO)(19)는 소정의 패턴으로 형성되는 것을 특징으로 하며, 상기 소정의 패턴은 다수의 볼록 또는 오목의 스트라이프(stripe) 또는 스크랫치(Scratch)이거나 다수의 직사각형, 돔 또는 원기둥 형태의 로드(rod)이거나 오목 렌즈의 형태인 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드의 제조방법을 제공한다.
또한, 상기 기판(10)은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판인 것을 특징으로 하며, 상기 기판(10)의 두께는 0.001 ㎛ 내지 100 ㎛ 범위인 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드 제조방법을 제공한다.
또한, 상기 P-오믹 컨택층(16)과 상기 UBM층(18) 사이에 반사용 메탈층(17)이 더 포함된 것을 특징으로 하고, 상기 서브마운트기판(50)은 전도성기판(20)의 상면 및 배면에 오믹 컨택층(21)이 형성되고 상기 전도성기판(20) 상면에 형성된 오믹 컨택층(21) 상부에 솔더(22)를 형성하여 제조되고, 상기 전도성기판(20)은 Si, AlN, SiC, GaAs, Cu, W 또는 Mo를 포함하여 이루어진 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드 제조방법을 제공한다.
또한, 상기 화학적 식각은 BOE, HF 및 NH4OH 용액 중에서 하나 이상 선택하여 이용하는 것을 특징으로 하는 질화규소(SiN)층(11)을 이용한 발광 다이오드 제조방법을 제공한다.
본발명의 또다른 양태(樣態)로서,
기판(10) 상부에 질화규소(SiN)층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14), P-GaN층(15) 및 P-오믹 컨택층(16)을 순차적으로 적층하는 단계; 상기 P-오믹 컨택층(16) 상에 전도성 홀더(holder, 60)를 형성하는 단계; 상기 질화규소(SiN)층(11)을 화학적 식각(Chemical Etching)하여 상기 기판(10)을 리프트 오프(Lift off) 시켜 분리하는 단계;와 상기 N-GaN층(13)에 N-오믹 컨택층(30)을 형성하는 단계;를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법을 제공한다.
또한, 기판 상부에 질화규소(SiN)층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14) 및 P-GaN층(15)을 순차적으로 적층하는 단계; 상기 P-GaN층(15) 상에 접착용 물질(72)을 통해 캐리어(carrier, 71)를 형성하는 단계; 상기 질화규소(SiN)층(11)을 화학적 식각(Chemical Etching)하여 상기 기판을 리프트 오프(Lift off) 시켜 분리하는 단계; 상기 N-GaN층(13)에 N-오믹컨택층(생략될 수 있음, 31), 반사용 메탈층(생략될 수 있음, 32), 전도성 홀더(70)를 형성하는 단계;와 상기 P-GaN층(15) 상에 형성된 접착용 물질(72)을 유기용매로 용해하여 상기 캐리어(71)를 제거하는 단계;와 상기 P-GaN층(15)에 P-오믹 컨택층(16)을 형성하는 단계를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법을 제공한다.
또한, 상기 전도성 홀더(60, 70)는 ElectroPlating 방법에 의해 형성되고, 상기 전도성 홀더의 두께는 10 ~ 400 ㎛이며, 상기 전도성 홀더는 Cu, W, Au, Ni, Mo, Pt, Al 및 Ti로 이루어지는 군에서 하나 이상 포함되어 이루어지는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법을 제공한다.
이하에서 첨부된 도면을 참조하여 본 발명의 기술적 특징을 더욱 상세하게 설명한다.
먼저, 도 3a 및 3b를 참조하여 본 발명에 따른 발광 다이오드의 웨이퍼(40)에 대한 제조방법을 설명한다.
도시된 바와 같이, 먼저 기판(10)의 상부에 화학기상증착법등으로 질화규소 (SiN)층(11)(11)을 형성하고, 그 상부에 MOCVD의 공정을 수행하여 도핑되지않은 U-GaN층(12), N-GaN층(13), 활성층(14), P-GaN층(15)을 순차적으로 적층하고, 상기 P-GaN층(15)의 불순물을 활성화시키기 위해 600℃에서 약 20분 정도 열처리한다(도 3a). 상기 도핑되지 않은 U-GaN층은 생략될 수도 있다.
본 발명에 있어서 기판(10) 상부에 질화규소(SiN)층(11)을 형성하는 것은 본 발명의 큰 특징으로써, 이후에 화학적 식각을 통해 기판(10)을 원할히 분리시키고 상기 질화규소(SiN)층(11) 위에 성장되는 LED 에피층의 특성을 개선하여 소자특성을 향상시키고자 함이다. 또한 수직 구조 형태를 가진 발광 다이오드를 제작하기 위하여, 화학적 식각의 방법으로 상기 기판(10) 및 질화규소(SiN)층(11)을 웨이퍼(40)로부터 리프트 오프 시킴으로써 가격이 비싼 GaN 기판을 분리하여 재사용 할 수 있도록 하기 위함이다. 상기 질화규소(SiN)층(11)의 두께는 1Å ~ 3 ㎛인 것이 바람직하다.
상기 N-GaN층(13)은 N-웨이브 가이드층이고, 상기 활성층(14)은 InxGa1-xN 등으로 이루어지며, 상기 P-GaN층(15)은 P-웨이브 가이드층이다.
상기 기판(10)은 에피층을 형성할 수 있는 기판은 모두 선택될 수 있다. 바람직하기로는, 상기 기판(10)은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나 사파이어(Sapphire) 기판, 실리콘 (Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판이 선택될 수 있다.
상기 기판(10)의 두께는 제한되지 않으나 상기 템플레이트 기판의 경우 기판 상에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 두께는 0.001 ㎛ 내지 100 ㎛ 범위인 것이 바람직하다.
다음, 상기 P-GaN층(15)의 상부에 P-오믹컨택층(16)을 형성하고, UBM층(18)을 형성한다. 바람직하기로는 상기 P-오믹컨택층(16)의 상부에 반사용 메탈층(17)을 형성하는 것이 광효율면에서 좋다(도 3b).
오믹컨택용 물질은 GaN층에 전극을 형성할 경우 높은 투과율을 유지하는 것과 동시에 양호한 오믹컨택을 형성할 수 있도록 하기 위해 마련되는 것으로서, 본 발명의 기술분야에서 알려진 오믹컨택용 물질은 모두 사용될 수 있다(미국특허번호 5,563,422호, 국내공개특허 제10-2005-0035324등 참조)
반사용 메탈층(17)은 광의 반사를 위한 재질이면 제한이 없으나 Ag, Al, Pt, Au, Ni, Ti, ATO(Sb를 도핑한 SnO2)와 ITO 중 어느 하나 이상 선택되어 형성되는 것이 바람직하며 그 두께는 0.2㎛이상이 바람직하다.
상기 UBM층(18)은 Ti/Pt/Au와 같은 적층구조, 또는 Ti/Au, Ni/Au와 Pt/Au 중 선택된 어느 하나의 적층구조로 형성되는 것이 바람직하다.
다음, 도 4a 및 4b에 도시된 바와 같이 본 발명에 따른 발광 다이오드의 서브마운트기판(50)을 제조한다.
도 4a 내지 4b는 본 발명에 따른 발광 다이오드의 서브마운트기판(50)의 제조방법에 관한 수순도이다. 도 4a에 도시된 바와 같이, 전류가 흐를 수 있는 전도성기판(20)의 상부와 하부 각각에 오믹 컨택(Ohmic contact)층(21)을 형성한다. 상기 전도성기판(20)은 열전도성이 좋은 물질이며, 또한 전기전도성이 좋은 물질이면 더욱 좋다. 또한, 에피층과 열팽창계수가 비슷한 물질이면 더욱 좋고, Si, AlN, SiC, GaAs, Cu, W 또는 Mo를 포함하여 이루어져 형성되는 것이 바람직하다. 다음, 상기 오믹 컨택층(21)이 형성된 전도성기판(20)의 상부에 웨이퍼(40)의 UBM층에 부착할 수 있는 솔더(22)를 형성하여 서브마운트기판(50)을 제조한다(도 4b).
다음, 도 5a 내지 도 5e에 도시된 바와 같이 본 발명에 따른 발광 다이오드를 제조한다.
도 5a 내지 5e는 본 발명에 따른 발광다이오드의 웨이퍼(40)를 서브마운트기판(50)에 실장하여 발광 다이오드를 제조하는 수순도이다.
먼저, 서브마운트기판(50)의 솔더(22)에 웨이퍼(40)의 UBM층(18)이 접촉되도록 상기 웨이퍼(40)를 뒤집어서 상기 서브마운트기판(50) 상에 적층하여 본딩한다(도 5a).
이어서, 상기 복수개의 발광 다이오드들이 제조된 웨이퍼(40)의 질화규소(SiN)층(11)을 화학적 식각(Chemical Etching)하여 상기 웨이퍼(40)로부터 기판(10)을 리프트 오프(Lift off) 시켜 분리한다. 이것은 도 5b에 도시된 바와 같이, 리프트 오프 공정에 의해 에피층으로부터 상기 기판(10)을 분리시키는 것이다.
상기 화학적 식각에 사용되는 용액은 질화규소(SiN)층(11)을 식각할 수 있는 것이면 제한되지 않고 선택될 수 있다. 바람직하기로는 BOE, HF 및 NH4OH 용액 중에서 하나 이상 선택하여 사용하는 것이 좋다. 화학적 식각 방법은 식각 용액을 제외하고는 종래에 잘 알려진 습식 식각방법을 동일하게 사용할 수 있다.
이어서, 본 발명에 따른 발광 다이오드의 최상층으로 도핑되지 않은 U-GaN층(12)은 건식식각공정을 이용하여 N-GaN층(13)이 드러날 때까지 전면 식각하고, 식각과정 중 발생한 격자의 손실을 회복시키기 위해 열처리를 수행한다.
마지막으로, 상기 각각의 발광 다이오드들에 해당하는 N-GaN층(13)의 상부에 N-오믹 컨택층(30)을 형성한다. 그리고, 상기 N-오믹 컨택층(30)은 전류의 분산을 위하여 '+'자형으로 형성하는 것이 바람직하다. 여기서 오믹층 형성공정은 도 5c에 나타난 바와 같이 질화갈륨 박막 구조물인 N-GaN층(13)의 상면에 대해 마스크를 이용하여 일부영역에만 선택적으로 실시된다. 상기 오믹 컨택층(30)은 GaN층에 전 극을 형성할 경우 높은 투과율을 유지하는 것과 동시에 양호한 오믹컨택을 형성할 수 있도록 하기 위해 마련되는 것이다.
마지막으로, 상기 복수의 발광 다이오드들을 스크라이빙(Scribing)과 브레이킹(Breaking)의 절단공정을 수행하여 개별 소자로 분리한다(도 5d 및 5e).
따라서, 상기와 같이 제조된 본 발명의 발광 다이오드는 상부와 하부에 각각 전극을 구비하는 구조로 제조되어, 기존의 에피층을 식각하는 공정을 수행하지 않으므로 제조 공정이 간단하며 발광면적이 증가하여 휘도를 보다 향상시킬 수 있는 장점이 있다. 또한, 질화물 반도체 기판상에 에피층을 형성할 수 있어 사파이어 기판의 격자 부정합으로 인한 저품질의 문제를 해결하였다. 또한, 특정의 화학적 식각 리프트 오프 공정을 통해, 제조단가를 현저히 줄일 수 있다.
도 6은 본 발명의 또다른 일실시예에 따른 발광다이오드의 제조방법에 관한 단면도이다. 도시된 바와 같이, 상기의 서브마운트기판 대신에 전도성 홀더(60)를 사용할 수 있다. 즉, 본 발명은 기판(10) 상부에 질화규소(SiN)층(11)과 U-GaN층(12)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14), P-GaN층(15), P-오믹 컨택층(16), 반사용 메탈층(17) 및 UBM층(18)을 순차적으로 적층하는 단계; 상기 UBM층(18) 상에 전도성 홀더(holder, 60)를 형성하는 단계; 상기 질화규소(SiN)층(11)을 화학적 식각(Chemical Etching)하여 상기 기판을 리프트 오프 (Lift off) 시켜 분리하는 단계;와 상기 N-GaN층에 N-오믹 컨택층(30)을 형성하는 단계;를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법을 특징으로 한다. 상기 U-GaN층(12), 반사용 메탈층(17) 및/또는 UBM층(18)은 생략될 수 있으며 전술한 일실시예의 구성의 일부를 추가하거나 생략하는 등의 변형이 가능하다.
상기의 발광다이오드의 제조방법에 있어서, 전도성 홀더(60)를 형성하는 단계를 제외하고는 전술한 바와 같으므로 설명을 생략한다.
상기 전도성 홀더(60)는 MOCVD의 방법으로 증착할 수도 있으나 보다 바람직하기로는 전기도금(electro plating)방법에 의하는 것이 간편하여 좋다. 전기도금 방법은 종래에 잘 알려져 있으므로 이에 의한다.
상기 전도성 홀더(60)의 두께는 제한되지 않으나 10 ~ 400 ㎛인 것이 바람직하다. 전도성 홀더의 재질로는 특별한 제한은 없으나 에피층과 열팽창계수가 비슷하고 전기 전도성 및 열 전도성이 우수한 물질이면 선택될 수 있으며, 바람직하기로는 Cu, W, Au, Ni, Mo, Pt, Al 및 Ti로 이루어지는 군에서 하나 이상 포함되어 이루어지는 것이 좋다.
도 7a 내지 7d는 본 발명의 또다른 일실시예에 따른 발광다이오드의 제조방법에 관한 수순도이다. 도시된 바와 같이, 캐리어(carrier, 71)를 P-GaN층(15)에 접착용 물질(72)로 접착하고 기판(10)을 제거한 후에 전도성 홀더(70)를 형성하고 상기 캐리어(71)를 제거하는 것을 특징으로 한다.
즉, 기판 상부에 질화규소(SiN)층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14) 및 P-GaN층(15)을 순차적으로 적층하는 단계; 상기 P-GaN층(15) 상에 접착용 물질(72)을 통해 캐리어(carrier, 71)를 형성하는 단계; 상기 질화규소(SiN)층(11)을 화학적 식각(Chemical Etching)하여 상기 기판을 리프트 오프(Lift off) 시켜 분리하는 단계; 상기 N-GaN층(13)에 N-오믹컨택층(생략될 수 있음, 31), 반사용 메탈층(생략될 수 있음, 32), 전도성 홀더(70)를 형성하는 단계;와 상기 P-GaN층(15) 상에 형성된 접착용 물질(72)을 유기용매로 용해하여 상기 캐리어(71)를 제거하는 단계;와 상기 P-GaN층(15)에 P-오믹 컨택층(16)을 형성하는 단계를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법을 특징으로 한다. U-GaN층(12)은 생략될 수 있으며 상기 전도성 홀더(70)는 전술한 방법에 의해 형성되며 재질 및 두께도 전술한 바와 같다. 또한, 상기 P-GaN층(15)에 P-오믹 컨택층(16)을 먼저 형성한 후에 상기 P-오믹 컨택층(16) 상부에 캐리어를 접착하는 것도 가능하다. 상기 이외에도 전술한 일실시예의 구성의 일부를 추가하거나 생략하는 등의 변형이 가능하다.
상기의 발광다이오드의 제조방법에 있어서, 캐리어(71)를 접착하는 방법과 이를 분리하는 방법을 제외하고는 전술한 바와 같으므로 설명을 생략한다.
상기 캐리어(71)는 이후의 공정으로 제거하므로 그 재질에는 특별한 제한이 없으며 이후의 공정을 위해 LED 층을 이동(carrier)시킬 수 있는 것이면 모두 선택 될 수 있다. 바람직하기로는 상기 캐리어(71)는 유리기판, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나, 유리기판, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template)기판이거나, 전술한 전도성 홀더가 사용될 수 있다. 때로는 폴리우레탄, 폴리비닐, PET등의 수지필름이 사용될 수도 있다.
상기 캐리어(71)는 상기 P-GaN층(15)에 접착용 물질(72)로 접착된다. 접착용 물질(72)은 상기 캐리어(71)를 접착한 후에 용이하게 접착용 물질을 유기용매등으로 제거하여 상기 캐리어를 분리할 수 있는 것이면 모두 선택될 수 있다. 바람직하기로는, 포토레지스트 또는 왁스가 바람직하다. 상기 유기용매는 접착용물질을 용해할 수 있는 것이면 모두 선택될 수 있으며 바람직하기로는 아세톤을 포함하여 이루어진 것이 좋다.
상기와 같이 전도성 홀더가 N-GaN층에 형성되는 경우 상대적으로 전기저항이 감소되어 소비전력면에서 이점이 발생한다.
상기의 실시예는 본 발명을 상세히 설명하기 위한 것일 뿐, 본 발명을 한정하고자 함이 아니므로, 본 발명의 기술분야에서 통상의 지식을 가진 자에 의한 상기의 실시예의 변형, 변경 등은 본 발명의 범위에 포함된다.
즉, 상기의 실시예는 도 8a 내지 8c와 같이 변형될 수 있다.
보다 상세하게는, 기판(10) 상부에 질화규소(SiN)층(11) 및 도핑되지 않은 U-GaN층(12)을 형성함에 있어서, 상기 질화규소(SiN)층(11)이 상기 기판(10)과 상기 U-GaN층(12) 사이에 또는 상기 U-GaN층(12) 내부에 형성될 수도 있다(도 8a). 또한, 상기 질화규소(SiN)층(11) 및 도핑되지 않은 U-GaN층(12)은 복수로 적층될 수도 있다(도 8b).
상기 질화규소(SiN)층(11)이 상기 U-GaN층(12) 내부에 형성되는 경우에는 상기 질화규소(SiN)층(11)이 상기 기판(10)과의 거리가 0 ~ 10 ㎛ 범위내인 것이 바람직하며, 상기 질화규소(SiN)층(11)의 두께는 1Å ~ 3 ㎛인 것이 바람직하다.
상기 U-GaN층은 생략될 수 있고 이때에는 N-GaN층이 상기의 U-GaN층을 대신하여 질화규소(SiN)층(11)과 상기와 같은 방식으로 조합된다.
또다른 변형으로, 상기 질화규소(SiN)층(11)의 배면 또는 그 내부에 산화규소(SiO, 19)가 형성될 수 있으며 상기 산화규소(19)는 소정의 패턴으로 형성될 수 있다(도 8c).
산화규소(19)를 소정의 패턴으로 형성하는 방법은 본 기술분야에서 알려져 있는 방법으로 형성할 수 있으며 바람직하기로는 산화규소(SiO)막을 증착시킨 후 그 상부에 패턴 마스크를 형성하고 건식 또는 습식 식각을 통해 형성하는 것이 좋다.
상기 소정의 패턴은 다수의 볼록의 스트라이프(stripe) 또는 스크랫치(Scratch)이거나 다수의 직사각형, 돔 또는 원기둥 형태의 로드(rod) 형태로 제조될 수 있으며, 보다 이해를 쉽도록 하기 위해 패턴의 형상을 도 9a 내지 9d에 도시하였으며 이외에도 다양한 형태로 제조될 수 있다.
이상에서 설명한 바와 같이, 본 발명은 소정의 질화규소(SiN)층을 마련하여 화학적 식각 방법으로 간편하게 기판을 분리시키는 방법을 특징으로 하여, 에피층의 특성을 향상시키고 소자의 특성을 향상시켜 신뢰성을 개선시키고, 기존의 레이저 리프트 오프 방법의 문제점을 해결하고 기판을 분리하여 재사용할 수 있도록 하여 제조비용을 낮추며 전기저항이 감소되어 소비전력이 우수한 효과를 제공한다.

Claims (29)

  1. 기판 상부에 질화규소(SiN)층과 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 활성층, P-GaN층, P-오믹 컨택층 및 UBM층을 순차적으로 적층하여 웨이퍼를 제조하는 단계;
    서브마운트기판 상에 상기 UBM층을 솔더로 본딩하는 단계;
    상기 질화규소(SiN)층을 화학적 식각(Chemical Etching)하여 상기 기판을 리프트 오프(Lift off) 시켜 분리하는 단계;와
    상기 N-GaN층에 N-오믹 컨택층을 형성하는 단계;를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  2. 기판 상부에 질화규소(SiN)층과 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 활성층, P-GaN층 및 P-오믹 컨택층을 순차적으로 적층하는 단계;
    상기 P-오믹 컨택층 상에 전도성 홀더(holder)를 형성하는 단계;
    상기 질화규소(SiN)층을 화학적 식각(Chemical Etching)하여 상기 기판을 리프트 오프(Lift off) 시켜 분리하는 단계;와
    상기 N-GaN층에 N-오믹 컨택층을 형성하는 단계;를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  3. 기판 상부에 질화규소(SiN)층과 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 활성층 및 P-GaN층을 순차적으로 적층하는 단계;
    상기 P-GaN층 상에 접착용 물질을 도포하고 캐리어(carrier)를 접착하는 단계;
    상기 질화규소(SiN)층을 화학적 식각(Chemical Etching)하여 상기 기판을 리프트 오프(Lift off) 시켜 분리하는 단계;
    상기 N-GaN층에 전도성 홀더를 형성하는 단계;
    상기 P-GaN층 상에 형성된 접착용 물질을 유기용매로 용해하여 캐리어(carrier)를 제거하는 단계;와
    상기 P-GaN층에 P-오믹 컨택층을 형성하는 단계;를 포함하여 이루어진 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판 상부에 질화규소(SiN)층 및 N-GaN층을 형성하는 단계는 상기 질화규소(SiN)층이 상기 기판과 상기 N-GaN층 사이에 또는 상기 N-GaN층 내부에 형성되도록 하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 도핑되지 않은 U-GaN층을 형성하는 단계를 더욱 포함하되, U-GaN층이 상기 질화규소(SiN)층 상면에 또는 질화규소(SiN)층 상면 및 하면에 형성되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  6. 제4항에 있어서, 상기 질화규소(SiN)층이 상기 N-GaN층 내부에 형성되는 경우에는 상기 질화규소(SiN)층이 상기 기판과의 거리가 0 ~ 10 ㎛ 범위내인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드의 제조방법.
  7. 제4항에 있어서, 상기 질화규소(SiN)층 및 N-GaN층은 복수로 적층되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  8. 제5항에 있어서, 상기 질화규소(SiN)층이 상기 U-GaN층 내부에 형성되는 경우에는 상기 질화규소(SiN)층이 상기 기판과의 거리가 0 ~ 10 ㎛ 범위내인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드의 제조방법.
  9. 제5항에 있어서, 상기 질화규소(SiN)층 및 도핑되지 않은 U-GaN층은 복수로 적층되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 질화규소(SiN)층의 두께는 1Å ~ 3 ㎛인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드의 제조방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 질화규소(SiN)층의 배면 또는 그 내부에 산화규소(SiO)가 형성되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  12. 제11항에 있어서, 상기 산화규소(SiO)는 소정의 패턴으로 형성되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법
  13. 제12항에 있어서, 상기 소정의 패턴은 다수의 볼록의 스트라이프(stripe) 또는 스크랫치(Scratch)이거나 다수의 직사각형, 돔 또는 원기둥 형태의 로드(rod)인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드의 제조방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 화학적 식각은 BOE, HF 및 NH4OH 용액 중에서 하나 이상 선택하여 이용하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  15. 제1항에 있어서, 상기 P-오믹 컨택층과 상기 UBM층 사이에 반사용 메탈층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서,, 상기 기판은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이 오드 제조방법.
  17. 제16항에 있어서, 상기 템플레이트 기판 상에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 두께는 0.001 ㎛ 내지 100 ㎛ 범위인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  18. 제1항에 있어서, 상기 서브마운트기판은 전도성기판의 상면 및 배면에 오믹 컨택층을 형성하고 상기 전도성기판 상면에 형성된 오믹 컨택층 상부에 솔더를 형성하여 제조되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  19. 제18항에 있어서, 상기 서브마운트기판의 전도성기판은 Si, AlN, SiC, GaAs, Cu, W 또는 Mo를 포함하여 이루어진 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  20. 제2항에 있어서, 상기 P-오믹 컨택층과 전도성 홀더 사이에 반사용 메탈층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  21. 제2항 또는 제3항에 있어서, 상기 전도성 홀더는 전기 도금(ElectroPlating) 방법에 의해 형성되는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  22. 제2항 또는 제3항에 있어서, 상기 전도성 홀더의 두께는 10 ~ 400 ㎛인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  23. 제2항 또는 제3항에 있어서, 상기 전도성 홀더는 Cu, W, Au, Ni, Mo, Pt, Al 및 Ti로 이루어지는 군에서 하나 이상 포함되어 이루어지는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  24. 제3항에 있어서, 상기 캐리어는 유리기판, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나, 유리기판, 사파이 어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template)기판이거나, 전도성 홀더인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  25. 제3항에 있어서, 상기 접착용 물질은 유기용매에 녹는 물질인 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  26. 제25항에 있어서, 상기 유기용매에 녹는 접착용 물질은 포토레지스트 또는 왁스를 포함하여 이루어진 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  27. 제3항에 있어서, 상기 유기용매는 아세톤을 포함하여 이루어진 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  28. 제3항에 있어서, 상기 N-GaN층과 상기 전도성 홀더 사이에 N-오믹 컨택층을 형성하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
  29. 제28항에 있어서, 상기 전도성 홀더와 상기 N-오믹 컨택층 사이에 반사용 메탈층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
KR1020050051669A 2005-06-16 2005-06-16 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법 KR101047756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051669A KR101047756B1 (ko) 2005-06-16 2005-06-16 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051669A KR101047756B1 (ko) 2005-06-16 2005-06-16 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법

Publications (2)

Publication Number Publication Date
KR20060131325A true KR20060131325A (ko) 2006-12-20
KR101047756B1 KR101047756B1 (ko) 2011-07-07

Family

ID=37811402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051669A KR101047756B1 (ko) 2005-06-16 2005-06-16 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법

Country Status (1)

Country Link
KR (1) KR101047756B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201655A (ja) * 2016-05-02 2017-11-09 日機装株式会社 深紫外発光素子および深紫外発光素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062111B2 (ja) 2003-01-31 2008-03-19 信越半導体株式会社 発光素子の製造方法
KR100504178B1 (ko) * 2003-01-22 2005-07-27 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
JP2005079263A (ja) 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP3976745B2 (ja) 2004-03-08 2007-09-19 士郎 酒井 窒化ガリウム系化合物半導体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201655A (ja) * 2016-05-02 2017-11-09 日機装株式会社 深紫外発光素子および深紫外発光素子の製造方法

Also Published As

Publication number Publication date
KR101047756B1 (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
KR101166922B1 (ko) 발광 다이오드의 제조 방법
JP5286045B2 (ja) 半導体発光素子の製造方法
JP4687109B2 (ja) 集積型発光ダイオードの製造方法
US7442565B2 (en) Method for manufacturing vertical structure light emitting diode
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
KR20060131327A (ko) 발광 다이오드의 제조 방법
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
KR100504178B1 (ko) 발광 다이오드 및 그의 제조방법
KR100774196B1 (ko) 수직형 발광 소자 제조방법
TW201312792A (zh) 發光二極體結構及其製造方法
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
KR20070076895A (ko) 수직형 발광 소자의 제조방법
KR101047756B1 (ko) 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법
KR20090028229A (ko) 질화물계 발광소자 및 그 제조방법
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
KR100676061B1 (ko) 발광 다이오드의 제조 방법
KR100710394B1 (ko) 수직형 발광 소자의 제조방법
KR101330250B1 (ko) 발광 소자
KR102234117B1 (ko) 발광소자 및 조명시스템
KR101165257B1 (ko) 발광 소자 및 이의 제조 방법
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
KR101221642B1 (ko) 발광 소자 및 이의 제조 방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR100646632B1 (ko) 발광 소자의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 9