KR101165257B1 - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101165257B1
KR101165257B1 KR1020050007083A KR20050007083A KR101165257B1 KR 101165257 B1 KR101165257 B1 KR 101165257B1 KR 1020050007083 A KR1020050007083 A KR 1020050007083A KR 20050007083 A KR20050007083 A KR 20050007083A KR 101165257 B1 KR101165257 B1 KR 101165257B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
substrate
light emitting
host substrate
Prior art date
Application number
KR1020050007083A
Other languages
English (en)
Other versions
KR20060086149A (ko
Inventor
윤형수
이정훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050007083A priority Critical patent/KR101165257B1/ko
Publication of KR20060086149A publication Critical patent/KR20060086149A/ko
Application granted granted Critical
Publication of KR101165257B1 publication Critical patent/KR101165257B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03543—Mice or pucks
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B25/00—Eyepieces; Magnifying glasses
    • G02B25/002—Magnifying glasses
    • G02B25/005—Magnifying glasses with means for adjusting the magnifying glass or the object viewed
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B25/00—Eyepieces; Magnifying glasses
    • G02B25/002—Magnifying glasses
    • G02B25/007—Magnifying glasses comprising other optical elements than lenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 반도체층 및 반도체층 상에 소정의 절단 패턴을 갖는 호스트 기판을 포함하는 발광 소자 및 이의 제조 방법을 제공한다. 여기서, 절단패턴이 형성된 호스트 기판을 이용하여 패터닝된 반도체층을 지지하여 개개의 발광 소자를 제조하게 되면 소자간을 용이하게 분리하는 것이 가능하며 대량 생산의 경우 생산성을 향상시키는 중용한 인자로서 작용할 수 있고, 반도체층 상에 호스트 기판을 바로 성장시켜 공정 시간을 단축시킬 수 있고, 가압에 의한 반도체층이 손상을 방지할 수 있으며, 금속성의 호스트 기판과 반도체층 사이의 열팽장 계수의 차이에 의해 발생하는 문제도 해결할 수 있다.

호스트 기판, 절단패턴, 관통공, 수직 발광 소자, 금속도금

Description

발광 소자 및 이의 제조 방법{Luminescence device and method of manufacturing the same}
도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도.
도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 5 내지 도 10는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
110 : 성장 기판 120 : N형 반도체층
130 : 활성층 140 : P형 반도체층
150, 155 : 금속층 160 : 배리어층
170 : 시드층 180, 190 : 금속도금층
185 : 관통공 200 : 도전성판
210 : 본딩 금속층 215 : 절단 패턴
300 : 호스트 기판
본 발명은 발광 소자 및 이의 제작 방법에 관한 것으로, 칩간의 분리가 용이한 호스트 기판을 포함하는 발광 소자 및 이의 제작 방법을 제공한다.
종래의 GaN에 기반을 둔 물질의 소자는 처음에 개발이 되었을 때부터, 광 소자로서의 특성을 향상시키기 위한 여러 가지 연구를 진행하여 오고 있으며, 최근에는 반도체층을 성장시키기 위해 사용한 기판을 제거하여 광 특성을 개선시키는 방법에 대한 연구가 많이 진행되고 있다. 또한, 조명 시장에서 사용될 소자 제작을 위해 GaN계 물질이 상당히 중요한 역할을 할 것으로 기대된다.
그러나 GaN계 물질을 사용하는 반도체 소자를 조명용으로 사용하기 위해서는 GaN계 반도체 소자가 개선하여야 할 점들이 많고, 현재 이러한 문제점들을 개선하기 위한 많은 연구가 이루어지고 있다. GaN계 소자의 문제중 가장 중요한 이슈로 대두되고 있는 것은, GaN계 반도체층을 성장시킬 때 사용하는 기판으로 절연성의 사파이어를 사용함에 있다. 이는 사파이어 상에 반도체층을 형성한 후, 가장 마지막 층 위에 P, N 두개의 전극을 형성하여 소자를 구동시켜야 한다. 즉, 빛이 방출하는 방향에 두개의 전극을 형성함으로 인해 빛의 방출영역이 줄어들게 되는 문제 가 발생한다.
또한, GaN계 반도체 소자를 조명용으로 사용하기 위해서는 반도체 물질의 특성상 구현할 수 있는 내부 양자 효율의 증대에 있어서는 그 한계가 있기 때문에, 대전류를 인가하여 발광효율을 증대시켜야 한다. 그러나 대전류를 인가할 때 PN 접합부근에서 많은 열이 발생하게 되는데, 상술한 구조의 반도체 소자에서는 열을 충분히 방출시키지 못하기 때문에 대전류의 소자 구현이 불가능하고, 이러한 열에 의해 소자의 신뢰성 확보가 어려워지는 문제가 발생하였다.
이러한 문제를 해결하기 위해, GaN 기판을 만들어 사용하는 방법과 전도성의 기판인 SiC 기판을 이용하여 소자를 만드는 방법이 제시되었다. 하지만, 이들 기판의 가격이 비싸기 때문에 가격적인 측면에서 시장을 확대해 나감에 있어서 장애 요인이 되고 있다. 또한, 종래에는 플립 칩(Flip Chip)을 이용하여 소자의 발광 효율을 증가시키는 방법을 사용하고 있었으나, 공정의 난이함과 수율의 저하 문제점이 있다.
따라서, 최근에는 기판제거를 통해 광 효율을 확대하는 방안이 차츰 각광을 받고 있다. 이는 사파이어 성장 기판 상에 GaN계 반도체층을 형성한 다음, 성장 기판을 제거하기 전에 성장 기판이 제거된 GaN계 반도체층을 지지할 수 있는 호스트 기판을 GaN계 반도체층과 접합시켰다. 이 또한, 호스트 기판으로 도전성 기판 즉, 금속을 사용할 경우 호스트 기판을 절단하여 발광 칩간을 분리하기 어려운 문제가 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 성장기판의 제거와 셀간의 분리가 용이한 구조의 호스트 기판을 통해 발광 셀간의 분리를 용이하게 할 수 있고, 대량 생산시 생산성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공한다.
본 발명에 따른 반도체층 및 상기 반도체층이 접속되고, 소정의 절단 패턴을 갖는 호스트 기판을 포함하는 발광 소자를 제공한다.
상기에서 상기 절단 패턴은 호스트 기판의 가장자리에 형성하되, 그 형상이 요철 형상이다. 이때, 상기 반도체층과 상기 호스트 기판 사이에 형성된 적어도 한층의 금속층을 더 포함한다.
또한, 본 발명에 따른 도전성 판 및 상기 도전성 판의 하부 소정영역에 형성된 다수의 본딩 금속판을 포함하되, 상기 본딩 금속층 사이 일부에 절단 패턴이 형성된 발광 소자용 호스트 기판를 제공한다.
여기서, 상기 절단패턴은 적어도 1개의 관통공인 것이 바람직하다.
또한, 본 발명에 따른 패터닝된 다수의 반도체층이 형성된 성장기판 및 소정의 절단 패턴이 형성된 호스트 기판을 마련하는 단계와, 상기 반도체층을 상기 호스트 기판에 본딩하는 단계 및 상기 성장 기판을 제거하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
여기서, 상기 성장 기판을 제거하는 단계 후, 상기 절단 패턴영역으로 상기 호스트 기판을 절단하는 단계를 더 포함한다.
또한, 본 발명에 따른 패터닝된 다수의 반도체층이 형성된 성장기판을 마련하는 단계와, 상기 반도체층 사이를 배리어층으로 매립하는 단계와, 전체 구조상에 상기 배리어층 상의 일부에 절단 패턴이 형성된 도금층을 형성하는 단계 및 상기 성장 기판 및 배리어층을 제거하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. 여기서, 상기 성장 기판 및 배리어층을 제거하는 단계 후, 상기 절단 패턴영역으로 상기 도금층을 절단하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도이다.
도 1을 참조하면, 본 발명에 따른 발광 소자는 반도체층(120, 130, 140)과, 반도체층(120, 130, 140) 상에 마련된 소정의 절단패턴을 갖는 호스트 기판(300)을 포함한다.
상기의 반도체층(120, 130, 140)은 N형 반도체층(120)과 P형 반도체층(140) 을 지칭한다. 또한, N형 반도체층(120)과 P형 반도체층(140) 간에 형성된 활성층(130)을 더 포함한다. 또한, N형 반도체층(120) 하부에 버퍼층(미도시)을 더 포함할 수도 있다. 또한, P형 반도체층(140) 상에 오믹 전극층을 더 포함할 수도 있다. 물론 이에 한정되지 않고, 발광 효율을 향상시킬 수 있는 다양한 반도체 물질층이 더 포함될 수 있다.
호스트 기판(300)과 반도체층(120, 130, 140) 사이에 마련된 본딩을 위한 적어도 한층의 금속층을 포함한다. 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. 호스트 기판(300)은 성장 방법, 도금방법 등을 통해 반도체층(120, 130, 140) 상부에 형성할 수도 있고, 별도의 공정을 통해 제작한 다음, 이를 반도체층(120, 130, 140) 상에 본딩할 수도 있다.
절단 패턴은 호스트 기판(300)의 가장자리에 형성된다. 바람직하게는 반도체층이 본딩되지 않는 영역에 형성된다. 본 실시예에서는 절단패턴의 형상은 호스트 기판(300)의 가장자리 영역에 요철형상으로 형성한다.
반도체층(120, 130, 140) 하부에는 별도의 전극이 형성될 수도 있고, 호스트 기판(300) 상부에도 전극이 형성될 수도 있다.
도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면이다.
도 2a는 호스트 기판의 사시도이고, 도 2b는 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ’선상의 단면도이고, 도 2d는 도 2b의 Ⅱ-Ⅱ’선상의 단면도이다.
도 2a 내지 도 2d를 참조하면, 본 발명에 따른 발광 소자용 호스트 기판 (300)은 도전성판(200)과 도전성판(200)의 하부 소정영역에 형성된 다수의 본딩 금속층(210)을 포함하되, 본딩 금속층(210) 사이 일부에 도전성판(200)에 절단 패턴(215)이 형성되어 있다.
여기서 절단패턴(215)은 적어도 1개의 관통공인 것이 바람직하다. 절단 패턴(215)은 관통공에 한정되지 않고, 호스트 기판(300)의 절단을 용이하게 할 수 있는 다양한 구조 및 형상이 가능하다. 절단패턴(215)의 형상은 도 2a 및 도 2d에서 보여지는 바와 같이 본딩 금속층(210) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다. 이때 관통공의 폭/지름이 너무 크게 되면 하부의 반도체층을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. 본 실시예에서는 본딩 금속층(210) 사이 영역을 1로 하였을 경우, 관통공에 의해 관통된 영역이 차지하는 비율이 0.05 내지 0.9가 되도록 한다. 바람직하게는 0.15 내지 0.7이 되도록 한다. 더욱 바람직하게는 0.2 내지 0.6이 되도록 한다.
상기의 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다.
이하, 상술한 바와 같이 소정의 절단 패턴이 형성된 호스트 기판(300)을 이용하여 형성된 수직형 발광 소자에 관해 설명한다.
도 3a, 도 3b 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다.
도 3a 및 도 3b를 참조하면, 성장 기판(110)상에 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 본딩한다. 이때 패터닝된 반도체층(120, 130, 140) 상부에는 소정의 금속층(150, 155)이 형성되어 호스트 기판(300)의 본딩 금속층(210)과 본딩되도록 한다. 이때 본딩은 금속층(150, 155)이 형성된 반도체층(120, 130, 140) 상부에 호스트 기판(300)을 장착하되, 반도체층(120, 130, 140)의 금속층(150, 155)과 호스트 기판(300)의 본딩 금속층(150, 155)을 일치시킨 다음, 가압하여 두 금속층(150, 155와 210) 간을 본딩하여 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 결합한다.
도 4를 참조하면, 패터닝된 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한 다음, 호스트 기판(300)을 가공하여 개개의 발광 소자를 제조한다.
상기의 성장 기판(110)의 분리는 레이저를 이용한 분리 공정을 통해 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한다. 이때, 반도체층(120, 130, 140)은 호스트 기판(300)에 본딩되어 있어 성장 기판(110) 분리시 지지될 수 있다. 이후, 본딩 금속층(210) 사이의 호스트 기판(300)을 절단하여 개개의 발광 소자를 제조하되, 본딩 금속층(210) 사이 영역에는 관통공을 포함하는 절단패턴(215)이 형성되어있어 호스트 기판(300)의 절단이 매우 용이하다. 특히, 호스트 기판(300)이 금속으로 형성된 경우 기존의 호스트 기판에는 관통공인 절단패턴(215)이 형성되지 않았으므로 이를 절단함에 있어서 많은 어려움이 있지만, 본 발명에서는 관통공 사 이 영역만을 절단하면 되는 이점이 있다.
상술한 바와 같이 별도의 호스트 기판을 제작한 다음, 이를 가압하여 성장기판 제거시 패터닝된 반도체층을 지지할 수 있음 뿐 아니라 반도체층 상에 소정의 도금 공정을 통해 패터닝된 반도체층 간을 연결하기 위한 금속 도금층을 형성하여 패터닝된 반도체층을 지지할 수도 있다.
도 5 내지 도 10는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면들이다. 상기 도면들에서 도 5a 내지 도 10a는 단면도이고, 도 5b 내지 도 10b는 평면도이다.
도 5a 및 도 5b를 참조하면, 성장 기판(110)상에 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)을 순차적으로 형성한다. 패터닝 공정을 통해 P형 반도체층(140), 활성층(130) 및 N형 반도체층(140)의 일부를 제거한다.
상기의 기판(110)으로는 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O 3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 본 실시예에서는 상술한 기판(110) 상에 N형 반도체층(120) 형성시 완충역할을 하는 버퍼층(미도시)을 형성할 수 도 있다.
상기의 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1-xN(0≤x≤1)막을 포함하는 N형 반도체층(120)을 형성한다. 또한, P형 반도체층(140) 또한 P형 불순물이 주입된 질화갈륨막을 사용한 다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)막을 포함하는 P형 반도체층(140)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다.
또한 활성층(130)으로는 N형 AlxGa1-xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), Al xGa1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(120) 및 P형 반도체층(140)을 형성할 수도 있다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다.
이후, P형 반도체층(140) 상에 감광막을 도포한 다음, 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성한다. 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 식각하여 상기의 반도체층(120, 130, 140)들을 패터닝하여 이를 전기적으로 분리한 다. 이후, 소정의 스트립 공정을 통해 감광막 패턴을 제거한다.
다음으로, 패터닝된 P형 반도체층(140) 상에 금속층(150, 155)을 형성한다. 본 실시예에서는 금속층(150. 155)으로는 다층으로 형성한다. P형 반도체층(140) 상에 투명전극층(150)을 형성하고, 그 상부에 본딩을 위한 금속막(155)을 형성한다. 금속층(150, 155)은 P형 반도체층(140) 상부 전영역에 형성될 수도 있고, 일부영역에 형성될 수도 있다. 상기 금속층(150, 155)은 투명하고, 오믹특성을 갖는 층을 사용하는 것이 바람직하다. 이러한 금속층(150, 155)을 구성하는 기본 물질로 니켈, 아연, 은, 갈륨, 루테늄, 백금 및 이리듐 중 적어도 어느 하나를 포함하는 것이 바람직하다.
물론 이에 한정되지 않고, P형 반도체층(140) 상에 금속층(150, 155)을 형성한 다음, 금속층(150, 155) 상에 감광막 패턴을 형성한 다음, 이를 이용한 식각공정을 실시하여 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 제거한다. 또한, 상기의 식각시 성장 기판(110)의 일부도 함께 식각할 수도 있다.
도 6a 및 도 6b를 참조하면, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)이 제거된 영역을 소정의 배리어층(160)으로 매립한다. 이때, P형 반도체층(140) 상부에 형성된 금속층(150, 155)이 노출되도록 한다.
이를 위해 전체 구조상에 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 간의 영역을 충분히 매립할 두께의 배리어층(160)을 형성한 다음, 금속층(150, 155) 상부에 형성된 배리어층(160)을 제거하여 상기 물질층이 제거된 영역을 배리어층(160)으로 매립한다. 이때, 배리어층(160)으로는 산화막, 질화막 및 감광막 등을 포함하는 물질을 사용하되, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)과 식각차가 큰 물질을 사용하는 것이 바람직하다. 이로써 후속 공정을 통해 제거가 용이하도록 한다.
본 실시예에서는 감광막을 이용하여 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 사이 영역에 감광막을 도포하여 배리어층(160)을 형성한다.
도 7a, 도 7b, 도 8a 및 도 8b를 참조하면, 배리어층(160)상의 일부에 절단패턴으로 사용될 적어도 한개의 관통공(185)이 형성된 제 1 금속 도금층(180)을 전체 구조상에 형성한다.
이를 위해 먼저 배리어층(160) 상의 일부를 제외한 영역에 제 1 시드층(170)을 형성한다. 제 1 시드층(170)을 형성하기 위해 전체 구조상에 배리어층(160)의 일부를 차폐하는 소정의 마스크 패턴을 형성한 다음, 제 1 시드층(170)을 형성한다. 이때 마스크 패턴에 따라 관통공(185)의 형상이 다양하게 변화될 수 있다.
이후, 금속도금 공정을 실시하면 제 1 시드층(170)이 형성된 영역 상부에 제 1 금속 도금층(180)이 형성된다. 상기의 금속 도금 공정은 전기 도금, 용해금속침지도금, 용해분사도금, 증착도금, 음극분무도금등을 포함하는 다양한 도금 공정을 수행할 수 있다. 본 실시예에서는 전기 도금을 실시하여 제 1 금속 도금층(180)을 형성한다. 제 1 금속 도금층(180)을 한번의 전기 도금을 통해 목표로 하는 두께로 형성하거나, 이 아닌 다수번의 전기 도금공정을 반복하여 목표로 하는 두께로 형성 한다. 제 1 금속 도금층(180)은 0.001um이상의 두께로 형성한다. 즉, 0.001 내지 1000um두께로 형성한다. 또한, 제 1 금속도금층(180)으로 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다.
이와 같이 제 1 금속도금층(180)을 형성하여 하부의 성장 기판(110)을 제거할 때, 패터닝된 다수의 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 지지하는 역할을 한다. 또한, P형 반도체층(140) 상에 형성되어 외부 전원을 반도체층에 인가하는 역할을 할 뿐만 아니라 반도체층에서 발산되는 열을 외부로 방출하는 역할도 할 수 있다. 그리고, 본 발명은 금속층(150, 155) 사이의 영역에 형성되는 제 1 금속도금층(180)이 소정의 관통공(185)을 갖게 됨으로 인해 제 1 금속 도금층(180)의 절단을 용이하게 할 수 있어 성장 기판(110) 제거후, 개별 소자 형성을 위해 시 발생하는 문제점들을 줄일 수 있다.
관통공(185)의 형상은 도 7 및 도 8에서 보여지는 바와 같이 절단될 영역인 배리어층(160) 상부 즉, 금속층(150, 155) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다.
이때 관통공(185)의 지름이 너무 크게 되면 하부의 반도체층(120, 130, 140)을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. 본 실시예에서는 금속층(150, 155) 사이 영역을 1로 하였을 경우, 금속층간을 연결 지지하는 제 1 금속 도금층(180)이 차지하는 비율이 0.1 내지 0.95가 되도록 한다. 바람직하게는 0.3 내지 0.85이 되도록 한다. 더욱 바람직하게는 0.4 내지 0.8이 되도록 한다.
도 9a 및 도 9b를 참조하면, 금속층(150, 155) 상부 영역의 상기 제 1 금속 도금층(180) 상에 제 2 금속 도금층(190)을 형성한다. 이를 위해 금속층(150, 155) 상부 영역의 제 1 금속도금층(180) 상에 제 2 시드층(미도시)을 형성한 다음, 전기 도금공정을 통해 상기 제 2 시드층이 형성된 영역에 제 2 금속 도금층(190)이 형성된다.
도 10을 참조하면, N형 반도체층(120) 하부의 성장 기판(110)을 제거한 다음, 패터닝된 P형 반도체층(140), 활성층(130), N형 반도체층(120) 사이 영역에 형성된 배리어층(160)을 제거한다. 이후, 제 1 금속 도금층(180)을 가공하여 독립된 발광 소자를 제조한다.
여기서, 레이저 리프트 오프 공정을 통해 성장 기판(110)을 제거하고, 습식 식각을 통해 배리어층(160)을 제거한다. 이후, 제 1 금속 도금층(180)의 관통공 영역의 제 1 금속도금층(180)을 절단하여여 개개의 발광 소자를 제작한다. 이를 통해 제 1 금속 도금층(180)의 절단이 용이해 질 수 있다. 절단 패턴 즉, 관통공(185)의 사이 영역의 제 1 금속 도금층(180)은 그 폭이 얇기 때문에 쉽게 절단될 수 있다.
상술한 바와 같이, 절단패턴이 형성된 호스트 기판을 이용하여 패터닝된 반 도체층을 지지하여 개개의 발광 소자를 제조하게 되면 보다 소자간을 용이하게 분리하는 것이 가능하며 대량 생산의 경우 생산성을 향상시키는 중용한 인자로서 작용할 수 있다.
또한, 금속성의 호스트 기판과 반도체층 사이의 열팽장 계수의 차이에 의해 발생하는 문제도 해결할 수 있다.
또한, 호스트 기판을 외부에서 제작하여 가압 본딩을 실시하지 않고, 반도체층 상에 바로 성장시킬 수 있어 공정 시간을 단축시킬 수 있고, 가압에 의한 반도체층이 손상을 방지할 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 패터닝된 적어도 둘의 반도체층이 형성된 성장기판 및 절단 패턴이 형성된 호스트 기판을 마련하는 단계;
    상기 반도체층을 상기 호스트 기판에 본딩하는 단계;
    상기 성장 기판을 제거하는 단계; 및
    상기 절단 패턴영역으로 상기 호스트 기판을 절단하는 단계를 포함하는 발광 소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020050007083A 2005-01-26 2005-01-26 발광 소자 및 이의 제조 방법 KR101165257B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007083A KR101165257B1 (ko) 2005-01-26 2005-01-26 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007083A KR101165257B1 (ko) 2005-01-26 2005-01-26 발광 소자 및 이의 제조 방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020100045658A Division KR101330250B1 (ko) 2010-05-14 2010-05-14 발광 소자
KR1020120020457A Division KR101221642B1 (ko) 2012-02-28 2012-02-28 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060086149A KR20060086149A (ko) 2006-07-31
KR101165257B1 true KR101165257B1 (ko) 2012-07-19

Family

ID=37177903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007083A KR101165257B1 (ko) 2005-01-26 2005-01-26 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101165257B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858359B1 (ko) * 2007-03-22 2008-09-11 (주)웨이브스퀘어 수직구조를 갖는 질화갈륨계 ｌｅｄ소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
WO2003088320A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
WO2003088320A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film

Also Published As

Publication number Publication date
KR20060086149A (ko) 2006-07-31

Similar Documents

Publication Publication Date Title
KR100652133B1 (ko) 플립칩 구조의 발광 소자
EP1727218B1 (en) Method of manufacturing light emitting diodes
KR100856089B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR101251186B1 (ko) 고반사성 금속 결합부를 갖는 발광 다이오드 에미터 기판
KR101106148B1 (ko) 발광 소자
US8203162B2 (en) Light emitting device having vertical structrue and method for manufacturing the same
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
JP2005108863A (ja) 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法
KR100649763B1 (ko) 수직구조 질화물 발광소자의 제조방법
KR100774196B1 (ko) 수직형 발광 소자 제조방법
TW201312792A (zh) 發光二極體結構及其製造方法
KR101209026B1 (ko) 수직형 발광 소자의 제조방법
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
KR101165257B1 (ko) 발광 소자 및 이의 제조 방법
KR101330250B1 (ko) 발광 소자
KR101171331B1 (ko) 발광 소자
KR100752721B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR101221642B1 (ko) 발광 소자 및 이의 제조 방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
KR100663907B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR101047756B1 (ko) 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법
WO2022011635A1 (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7