KR20060129932A - 화상 데이터 처리 장치 및 화상 데이터 처리 방법 - Google Patents

화상 데이터 처리 장치 및 화상 데이터 처리 방법 Download PDF

Info

Publication number
KR20060129932A
KR20060129932A KR1020057020987A KR20057020987A KR20060129932A KR 20060129932 A KR20060129932 A KR 20060129932A KR 1020057020987 A KR1020057020987 A KR 1020057020987A KR 20057020987 A KR20057020987 A KR 20057020987A KR 20060129932 A KR20060129932 A KR 20060129932A
Authority
KR
South Korea
Prior art keywords
data
image data
difference
arithmetic
circuit
Prior art date
Application number
KR1020057020987A
Other languages
English (en)
Other versions
KR100771333B1 (ko
Inventor
하루히꼬 오꾸무라
데쯔로 이따꾸라
히로노리 미나미자끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060129932A publication Critical patent/KR20060129932A/ko
Application granted granted Critical
Publication of KR100771333B1 publication Critical patent/KR100771333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

화상 데이터 처리 장치는 산술 화상 데이터를 디스플레이 장치의 신호에 대응하는 산술 화소 데이터로 분할하도록 구성된 데이터 분할 유닛과, 제1 데이터 및 제2 데이터를 가산하는 가산기와, 가산된 데이터를 지연시키는 데이터 지연 유닛을 포함하며, 여기서, 제1 데이터는 데이터 분할 유닛으로부터 분할된 산술 화소 데이터이고, 제2 데이터는 데이터 지연 유닛으로부터 지연된 가산 산술 화소 데이터이다.
화상 데이터 처리 장치, 산술 화상 데이터, 디스플레이 장치, 가산기, 데이터 지연 유닛

Description

화상 데이터 처리 장치 및 화상 데이터 처리 방법{IMAGE DATA PROCESSING APPARATUS AND IMAGE DATA PROCESSING METHOD}
본 발명은 화상 데이터 처리 장치 및 화상 데이터 처리 방법에 관한 것이다.
디스플레이 장치의 스크린 크기가 점점 커지고 그 해상도가 더욱 높아짐에 따라, 디스플레이 장치를 구동하기 위해 더욱 많은 정보 볼륨이 필요하게 되었고, 그 결과, 디스플레이 장치를 구동하기 위해서 송신된 신호의 주파수가 더욱 높아지고 있다. 송신 신호의 데이터 볼륨에서의 이러한 증가(주파수 증가)는 디스플레이 장치 부근의 EMI(전자파 방해)의 원인일 것이다. 그러므로, 디스플레이 장치를 구비한 전자 장치에 기인하는 EMI를 줄일 필요성이 증가하고 있다. 디스플레이 장치를 구비한 전자 장치로부터 발생된 EMI를 줄이는 방법인, "LVDS", "Panel link", "SSCG" 등이 제안되었다(Nikkei Electronics, 1997.11.3(no.702), p123-p148).
"LVDS" 등의 방법은 EMI를 줄일 수 있지만, 상대적으로 큰 규모의 추가 회로가 필요하거나 구동 주파수를 증가시킬 가능성을 포함한다. 예를 들어, "LVDS" 및 "Panel Link"는 화상 데이터의 전압 등을 감소시키지만 구동 주파수를 더 높게 만든다. 한편, 주로 노트북 퍼스널 컴퓨터 및 휴대 전화와 같은 이동 장치에서 더욱 낮은 전력 소비에 대한 요구가 증가하고 있다. 이동 장치에서, 소비 전력의 대략 절반은 표시 장치에서 기인하므로, 디스플레이 장치의 전력 소비를 낮추기 위한 강한 요구가 있다.
상기의 관점에서, 전자기파의 발생을 효과적으로 줄일 수 있는 화상 데이터 처리 장치 및 화상 데이터 처리 방법을 제공하는 것이 본 발명의 목적이다.
본 발명의 일 실시예에 따른 화상 데이터 처리 장치는, 산술 화소 데이터를 포함하는 산술 화상 데이터를 디스플레이 장치의 신호선에 대응하는 산술 화소 데이터로 분할하도록 구성된 데이터 분할 유닛과, 제1 데이터가 인가되는 제1 단자(terminal)와 제2 데이터가 인가되는 제2 단자를 갖고, 1 데이터와 제2 데이터를 가산하도록 구성된 가산기와; 가산된 데이터를 지연시키도록 구성된 데이터 지연 유닛을 포함하며, 여기서 제1 데이터는 데이터 분할 유닛으로부터 분할된 산술 화소 데이터이고, 제2 데이터는 데이터 지연 유닛으로부터 가산되어 지연된 산술 화소 데이터이고, 가산된 데이터는 신호선에 대응하는 화소 데이터이다.
도 1은 본 발명의 제1 실시예에 따른 디스플레이 시스템을 도시하는 블럭도이다.
도 2는 표시 패널의 일례로서 액티브 매트릭스형 액정 디스플레이 장치의 구성 예를 도시한 개략도이다.
도 3은 신호 발생 회로로부터 출력된 화상 데이터를 도시한 개략도이다.
도 4는 차이 데이터 송신 회로로부터 출력된 차이 데이터를 도시하는 도면이 다.
도 5는 차이 데이터 수신 회로에서 재생된 화상 데이터를 도시하는 도면이다.
도 6은 차이 데이터 송신 회로로부터 출력된 차이 데이터의 예를 도시하는 도면이다.
도 7은 차이 데이터 수신 회로로부터 출력된 화상 데이터의 예를 도시하는 도면이다.
도 8은 차이 데이터 송신 회로로부터 출력된 차이 데이터의 또 다른 예를 도시하는 도면이다.
도 9는 차이 데이터 송신 회로의 회로 구성의 예를 도시하는 도면이다.
도 10은 도 9의 회로로부터 출력된 신호들을 도시하는 개략도이다.
도 11은 차이 데이터 수신 회로의 회로 구성의 예를 도시하는 도면이다.
도 12는 도 9에 도시된 회로에서 신호들의 타이밍을 도시한 타이밍 차트이다.
도 13은 도 11에 도시된 회로에서 신호들의 타이밍을 도시한 타이밍 차트이다.
도 14는 도 9에 도시된 회로에서 신호들의 구체적인 예를 도시한 차트이다.
도 15는 도 11에 도시된 회로에서 신호들의 구체적인 예를 도시한 차트이다.
도 16은 데이터가 인접한 드라이버로/로부터 전송되는 회로 구성 예를 도시한 도면.
도 17은 수신측의 회로 구성의 또 다른 예를 도시하는 도면이다.
도 18은 도 17의 회로에서 신호들의 타이밍을 도시하는 타이밍 차트이다.
도 19는 수신측의 회로 구성의 또 다른 예를 또한 도시하는 도면이다.
도 20은 제2 실시예에 따른 차이 데이터 송신 회로의 회로 구성을 도시하는 도면이다.
도 21은 제2 실시예에 따른 차이 데이터 수신 회로의 회로 구성을 도시하는 도면이다.
도 22는 송신측에서 신호들의 예를 도시하는 타이밍 차트이다.
도 23은 수신측에서 신호들의 예를 도시하는 타이밍 차트이다.
도 24는 본 발명의 제3 실시예에 따른 디스플레이 시스템을 도시하는 블럭도이다.
도 25는 수직 차이 화소 데이터의 값과 그 발생 확률 사이의 관계를 도시하는 그래프이다.
도 26은 변환 전후 차이 데이터의 관계를 도시하는 그래프이다.
도 27은 송신측의 회로 구성 예를 도시하는 회로도이다.
도 28은 도 27의 회로로부터 송신된 신호들을 도시하는 개략도이다.
도 29는 수신측의 회로 구성 예를 도시하는 회로도이다.
도 30은 비선형 변환표의 예를 도시하는 개략도이다.
도 31은 수신측의 또 다른 회로 구성 예를 도시하는 회로도이다.
도 32A 및 도 32B는 본 발명의 제4 실시예에 따른 가산기 및 통상적인 가산 기를 각각 도시한 도면이다.
도 33은 본 발명의 제5 실시예에 따른 송신측의 회로 구성을 도시하는 블럭도이다.
도 34는 도 33의 회로로부터 출력된 신호들을 도시하는 개략도이다.
도 35는 도 33에 도시한 주파수 감소 회로의 내부 구성을 도시하는 회로도이다.
도 36은 주파수 감소 회로로부터 출력된 신호들을 도시하는 개략도이다.
도 37은 본 발명의 제6 실시예에 따른 수신측의 회로 구성을 도시하는 회로도이다.
이하, 본 발명의 실시예는 도면을 참조하여 상세히 기술된다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 디스플레이 시스템(100)을 도시하는 블럭도이다. 디스플레이 시스템(100)은 디스플레이 제어 장치(110), 디스플레이 장치(120), 및 신호선들(130)을 포함한다.
디스플레이 제어 장치(110), 예를 들어, 컴퓨터는 디스플레이 장치(120)를 구동하기 위해 신호를 발생시키며, 신호 발생 회로(111) 및 차이 데이터 송신 회로(112)를 포함한다. 디스플레이 장치(120), 예를 들어, 액정 디스플레이 장치는 디스플레이 제어 장치(110)로부터 전달된 구동 신호들에 기초하여 화상을 표시하며, 차이 데이터 수신 회로(121) 및 표시 패널(122)을 포함한다. 신호선들(130)은 디 스플레이 장치(120)를 구동하기 위해서 신호선들(클록 신호들, 제어 신호들, 및 화상 데이터)을 송신한다.
신호 발생 회로(111)는 표시 패널(122)이 표시를 행하는 것에 기초하여 여러 종류의 신호들(클록 신호들, 제어 신호들, 및 화상 데이터)을 발생시키고, 예를 들어, 그래픽 컨트롤러 LSI(WD90C24A 등) 또는 TFT 모듈 내의 게이트 어레이로 구성될 수 있다. 클록 신호들, 제어 신호들, 화상 데이터 등의 포맷은, 예를 들어, "액정 표시 모듈의 도시바 일반 카탈로그 '94버젼 p13, 15, 17, 19" 내의 타이밍 차트(NCLK은 클록 신호에 대응하고, ENAB는 제어 신호에 대응하고, R7-R0/G7-G0/B7-B0는 화상 데이터에 대응함) 또는 "데이터 북 LCDTFT 드라이버 1997(TEXAS INSTRUMENTS) 내의 소스 드라이버"(CLK는 클록 신호에 대응하고, 1/EI02/REV 등은 제어 신호들에 대응하고, D00-D07/D10-D17/D20-D27은 화상 데이터에 대응함)에 기술되어 있다.
차이 데이터 송신 회로(112)는 화상 데이터를 차이 데이터로 변환한다. 또한, 차이 데이터 송신 회로(112)는 표시 패널(122)이 정상 표시를 행하도록 클록 신호들, 제어 신호들, 및 차이 데이터의 위상을 조정한다. 차이 데이터 송신 회로(112)는 위상 조정 회로(113), 라인 메모리(114), 및 차이 회로(115)를 포함한다.
위상 조정 회로(113)는 표시 패널(122)이 정상 표시를 행하도록 클록 신호들, 제어 신호들, 및 화상 데이터의 위상을 조정한다.
라인 메모리(114)는 일시적으로 신호 발생 회로(111)로부터 전달된 화상 데이터를 보유하여 보유한 화상 데이터(이하, "이전 화상 데이터"로 함)를 출력한다. 구체적으로, 라인 메모리(114)는 신호 발생 회로(111)로부터 전달된 화상 데이터의 입력 타이밍으로부터 (위상을 지연시키는) 소정의 기간에 의해 이를 지연시키면서, 이전 화상 데이터를 출력한다. 소정의 기간(지연 시간)은 1 주사선 기간(또한 주사 시간, 수평 표시 기간, 또는 수평 주사 기간이라 불림)일 수 있다. 1 주사선 기간은, 통상적인 디스플레이 화상들(인터넷, 게임, 메일, 텍스트, 등)에서 화상 데이터의 변화는 수직 방향에서 작다는 사실 때문에 지연 시간으로 받아들여진다. 부연하여, 이러한 송신 기법은 수직 차이 송신법으로 불릴 수 있다.
차이 회로(115)는 화상 데이터와 이전 화상 데이터로부터 차이 데이터(일종의 산술 화소 데이터)를 생성한다.
차이 데이터 수신 회로(121)는 차이 데이터를 최초 화상 데이터로 역변환한다. 또한, 차이 데이터 수신 회로(121)는 표시 패널(122)이 정상 표시를 행하도록 클록 신호들, 제어 신호들, 및 차이 데이터의 위상을 조정한다. 차이 데이터 수신 회로(121)는 위상 조정 회로(123), 라인 메모리(124), 및 가산 회로(125)를 포함한다.
위상 조정 회로(123)는 표시 패널(122)이 정상 표시를 행하도록 클록 신호들, 제어 신호들, 및 화상 데이터의 위상을 조정한다.
라인 메모리(124)는 가산 회로(125)로부터 전달된 화상 데이터를 일시적으로 보유하여 보유한 화상 데이터(이전 화상 데이터)를 출력한다. 구체적으로, 라인 메모리(114)는 가산 회로(125)로부터의 화상 데이터의 입력 타이밍으로부터 (위상을 지연시키는) 소정의 기간에 의해 이를 지연시키면서, 이전 화상 데이터를 출력 한다. 소정의 기간(지연 시간)은 라인 메모리(114)에서와 마찬가지로, 1 주사선 기간일 수 있다.
가산 회로(125)는 차이 데이터로부터의 화상 데이터 및 이전 화상 데이터를 생성한다.
표시 패널(122)은 클록 신호들, 제어 신호들, 및 화상 데이터에 기초한 화상을 표시한다. 도 2는 표시 패널(122)의 일례로서 액티브 매트릭스형 액정 디스플레이 장치(20)의 구성 예를 도시한 개략도이다. 여기서는, 액티브 매트릭스형 액정 디스플레이 장치(20)로서 박막 트랜지스터 액정 디스플레이 장치(TFT-LCD)가 도시된다. 액티브 매트릭스형 액정 디스플레이 장치(20)는 X 드라이버(21), Y 드라이버(22), 액정 커패시터들(23), 보조 커패시터들(24), TFT(25), 신호선들(X1-Xn), 및 게이트 선들(Y1-Ym)을 포함한다.
도 3 내지 도 5는 화상 데이터를 개략적으로 도시하는 개략도이다. 여기서, 1H는 1 주사선 기간을 나타내며, 1 프레임은 프레임 기간, 수직 표시 기간 등에 대응한다. "X1Y1" 등은, 예를 들어, 신호선 X1 및 게이트선 Y1에 의해 제어되는 화소에 대응하는 화상 데이터를 나타낸다. 또한, "X1Y1" 등은, 예를 들어, 신호선 X1 및 게이트선 Y1에 의해 제어되는 화소에 대응하는 차이 데이터를 나타낸다.
도 3은 신호 발생 회로(111)로부터 출력된 화상 데이터를 도시하는 개략도이다. 신호선들(X1-Xn)은 1 주사선 기간 동안 주사된다. 신호선들은 1 프레임 기간 동안 반복적으로 주사되고, 결과적으로 게이트 선들(Y1-Ym)이 주사된다. 도 4는, 화상 데이터와, 지연된 화상 데이터인 이전 화상 데이터와는 대조적으로 차이 데이 터 송신 회로(112)로부터 출력된 차이 데이터를 도시한 도면이다. 도 5는 차이 데이터와, 지연된 화상 데이터인 이전 화상 데이터와는 대조적으로 차이 데이터 수신 회로에서 재생된 화상 데이터를 도시한 도면이다.
<디스플레이 시스템(100)의 동작>
이하, 디스플레이 시스템(100)에서의 화상 데이터 처리를 상세히 설명할 것이다.
신호 발생 회로(111)로부터 출력된 화상 데이터(도 3 참조)는 차이 데이터 송신 회로(112)로 전달된다. 화상 데이터는 라인 메모리(114)와 차이 회로(115)에 입력된다. 라인 메모리(114)에 입력된 화상 데이터는, 1 주사선 기간만큼 지연된 상태로 출력되어 이전 화상 데이터가 된다(도 4 참조). "X1Ym-XnYm"은 화상 데이터 "X1Y1-XnY1"에 대한 이전 화상 데이터로서 사용될 수 있다. 그러나, 도 4의 예에서, 더미 데이터 DM(신호로서 낮음)은 화상 데이터 "X1Y1-XnY1"에 대한 이전 화상 데이터로서 사용된다.
차이 회로(115)는 이전 화상 데이터와 화상 데이터를 배타적 논리합함으로써 차이 데이터를 생성한다. 차이 데이터는 차이 데이터 송신 회로(112)로부터 출력되어 차이 데이터 수신 회로(121)에 입력된다. 차이 데이터 수신 회로(121) 내의 가산 회로(125)는 이전 화상 데이터와 차이 데이터를 배타전 논리합함으로써 화상 데이터를 재생한다.
도 4 및 도 5에 도시한 바와 같이, 차이 데이터, 이전 화상 데이터 및 화상 데이터의 타이밍은 실질적으로 동일하며 주사선 기간에 대응한다. 그러나, 차이 데이터 수신 회로(121) 등의 회로 구성에 따라, 이들 타이밍 사이에는 경미한 차이가 발생할 수 있으며, 후술될 것이다.
도 6 내지 도 8은 화상 데이터의 구체적인 예들을 도시하는 도면이다. 도 6은 차이 데이터 송신 회로(112)로부터 출력된 차이 데이터의 예를 도시하는 도면이다. 도 7은 차이 데이터 수신 회로(121)로부터 출력된 화상 데이터의 예를 도시하는 도면이다. 도 8은 차이 데이터 송신 회로(112)로부터 출력된 차이 데이터의 또 다른 예를 도시하는 도면이다. 도 6 내지 도 8에서 "0"과 "1"은 차이 데이터, 화상 데이터, 및 이전 화상 데이터가 디지털 신호에서 하이(high) 또는 로우(low)인지 여부를 나타낸다.
도 6의 화상 데이터의 경우에(신호선 하나 걸러 나타나는 백색 또는 흑색의 표시 패턴), 차이 데이터가 1 프레임 기간 전체를 통해 실질적으로 로우이기 때문에, 그 데이터 전이(하이에서 로우로, 또는 로우에서 하이로 데이터 상태의 변화)는 화상 데이터의 경우보다 덜 빈번하다. 마찬가지로, 도 8의 화상 데이터의 경우에(체커 표시 패턴), 차이 데이터는 1 프레임 기간 전체를 통해 실질적으로 하이이고, 그 데이터 전이는 화상 데이터의 경우보다 덜 빈번하다. 케이블 길이가 길고 전자기파 방사가 문제를 야기하는 부분에서 차이 데이터의 사용은 화상 데이터의 사용과 비교하여 전자기파 방사의 세기, 전력 소비 등을 감소시킬 수 있다.
<회로 구성 예 1>
차이 데이터 송신 회로(112) 및 차이 데이터 수신 회로(121)의 구체적인 회로 구성 예들이 기술될 것이다. 도 9는 차이 데이터 송신 회로(112)의 회로 구성의 예를 도시한 도면이고, 도 10은 도 9의 회로로부터 출력된 신호들을 도시하는 개략도이다. 도 11은 차이 데이터 수신 회로(121)의 회로 구성의 예를 도시하는 도면이다. 도 12 및 도 13은 각각 도 9 및 도 11에 도시한 회로에서 신호들의 타이밍을 도시한 타이밍 차트이다. 도 14는 및 도 15는 도 9 및 도 11에 도시한 회로에서 신호들의 구체적인 예를 도시한 도면이다.
도 9의 회로에서, R. G, 및 B에 각각 대응하는 데이터 Dr, Dg, Db는 D-플립플롭(911-913)에 입력되고 클록 신호 CK1에 응답하여 출력된다. 결과적으로, 개별 화소들에 대응하는 화소 데이터는 D-플립플롭(911-913)으로부터 출력된다. D-플립플롭(911-913)으로부터 출력된 화소 데이터는 지연 디바이스(921-923), D-플립플롭(921-923), D-플립플롭(931-933), 및 감산기(941-943)에 입력된다. 지연 디바이스(921-923)에 입력된 화소 데이터는, 1 주사선 기간만큼 지연된 상태로 출력된다(데이터는 수직 화소들에 의해 1 라인만큼 시프트됨). 한편, D-플립플롭(931-933)에 입력된 데이터는, 1 클록만큼 지연된 상태로 출력된다(이 데이터는 수평 화소들에 의해 1 라인만큼 시프트됨).
지연 디바이스들(921-923)로부터 출력된 데이터 또는 D-플립플롭(931-933)으로부터 출력된 데이터는 스위치들(S1 내지 S3)에 의해 선택되어 감산기(941-943)에 입력된다. 즉, 수직 화소들 사이의 감산 또는 수평 화소들 사이의 감산이 스위치 (S1 내지 S3)의 동작에 의해 선택된다. 스위치들(S1 내지 S3)은 수직/수평 차이 적분 회로(95)로부터 출력된 선택 신호들(M1 내지 M3)에 의해 제어된다.
수직/수평 차이 적분 회로(95)는 데이터 Dr, Dg, Db를 수신하고, 수직 화소들 사이의 감산 및 수평 화소들 사이의 감산 중 어느 것이 선택될 것인지를 결정하기 위해서 산술 연산을 행하고, 그 결정에 대응하는 선택 신호들(M1 내지 M3)을 출력한다. 각각의 하나의 수평 라인에 대해서, 수직/수평 차이 적분 회로(95)는 차이 데이터로서, 1 라인의 수직 화소들 사이 및 수평 화소들 사이의 합계 차이의 절대값의 유사치를 선택한다.
수직/수평 차이 적분 회로(95)는 수평 차이 적분 회로, 수직 차이 적분 회로, 및 비교 회로를 포함하며, 선택 신호로서 비교 결과를 출력한다. 수평 차이 적분 회로는 1 화소만큼 지연된 신호와 현재 신호 사이의 차이를 절대값으로 변환하고, 1 라인 내의 모든 차이들을 가산한다. 수직 차이 적분 회로는 1 수직 화소(보통, 1 수평 주사 기간)만큼 지연된 신호와 현재 신호 사이의 차이를 절대 값으로 변환한 후, 1 라인 내의 모든 차이들을 가산한다. 비교 회로는 수평 차이 적분 회로에 의한 수평 차이 적분 결과와 수직 차이 적분 회로에 의한 수직 차이 적분 결과를 비교한다. 수직/수평 차이 적분 회로(95)는, RGB에 대응하는, 수평 차이 적분 회로, 수직 차이 적분 회로, 및 비교 회로의 3개 세트를 포함하여, RGB에 각각 대응하는 3개의 선택 신호들(M1 내지 M3)을 이들로부터 출력한다.
선택 회로(32)는 선택 신호들(M1 내지 M3) 또는 차이 데이터(DI1 내지 DI3) 중 하나를 선택하여 출력하는 회로이다. 선택 신호들(M1 내지 M3)이 1 수평 기간의 처음에 출력된 후, 차이 데이터(DI1 내지 DI3)가 출력된다. 결과적으로, 도 10에 도시한 바와 같이, 선택 신호들(M1 내지 M3)은 블랭킹 기간(blanking period)에 출력되고, 차이 데이터(DI1 내지 DI3)는 블랭킹이의 종료 후 수평 기간에 출력된다. 상술한 바와 같이, 도 9의 회로는 선택 신호들(M1 내지 M3) 및 차이 데이터(DI1 내지 DI3)를 연속해서 출력한다.
도 11의 회로에서, 수평 동기 신호 HS는 복수의 시프트 레지스터(41) 내에서 보유되고 도면의 오른쪽 방향으로 전달되어, 개별 화소들(48)에 대응하는 타이밍에서의 신호들이 D-플립플롭(42)으로 입력된다. 결과적으로, 화소들(48)의 개별 위치에 대응하는 차이 데이터(DI1 내지 DI3)는 D-플립플롭(42)(차이 데이터의 샘플링)으로부터 출력된다.
D-플립플롭(42)으로부터 출력된 차이 데이터(DI1 내지 DI3)는 가산기(43)에 입력되고 스위치(44)를 통해 전달된 이전 화상 데이터에 가산되어, 화소 데이터가 재생된다. 래치(45)를 통과한 재생된 화소 데이터는 D/A 변환기(46)에서 D/A 변환되고, 화소(48) 상에 배열된 TFT에 입력될 증폭기(47)에 의해 증폭된다. 게이트 신호(G)에 의해 선택된 화소(48)는 화소 데이터에 응답하여 구동된다. 여기서, 각각의 스위치들(44)은, 이전 화소 데이터로서, 수직 방향 또는 수평 방향에 인접한 화소의 화소 데이터를 각각의 선택 신호들(MI1 내지 MI3)에 따라 출력한다.
도 12 및 도 13은 각각, 도 9 및 도 11에 도시한 회로에서 신호의 타이밍을 도시하는 타이밍 차트이고, 도 14 및 도 15는 각각 이들 신호들의 구체적인 예들이다.
도 14에서, 송신될 화상 신호는, 10, 30, 30, 10, 20의 신호, 즉, 5개 화소들을 갖는 1 수평 라인으로 구성된 신호가 반복되는 수직 줄무늬 패턴의 신호이다. 첫째 라인에서는, 수평 화소들(수평 차이) 사이의 차이의 절대값이 수직 화소들(수직 차이) 사이의 차이의 절대값보다 작기 때문에, 수평 차이가 선택된다. 다음 라인에서는, 수직 차이의 절대값이 수평 차이의 절대값보다 작기 때문에(신호 상관도가 더 높음), 수직 차이가 선택되고, 이 선택 결과에 대응하는 선택 신호가 출력된다.
도 15에 도시한 바와 같이, 수신측은 본 선택 신호에 따라 화소들을 선택한다. 결과적으로, 10, 30, 30, 10, 20의 화소 신호가 재생된다. 부연하여, 차이 화소 데이터와 화소 지연 신호의 타이밍은 회로 구성 때문에 각 화소에 따라 다르고, 도 5에 도시한 타이밍과는 달리 서로 완전히 일치하지 않는다. 그러나, 도 13 및 도 15는 도 5와 본질적으로 동일하게 간주될 수 있다.
일반적으로, 1 수평 라인의 화상 신호는 복수의 소스 드라이버로 분리되고 그에 의해 구동된다. 그러므로, 화소 데이터를 다른 드라이버로/로부터 전송할 필요가 있다. 도 16은 데이터가 서로 인접한 (N-1)th 드라이버로부터 Nth 드라이버로 전송되는 회로 구성 예를 도시하는 도면이다. 도 16은, 데이터가 드라이버들로/로부터 전달된다는 점을 제외하고 도 11과 근본적으로 다르지 않다.
(N-1)th 드라이버는 그 최종 단계에서 화소들((M-3) 내지 M)을 포함하고, Nth 드라이버는 그 최초 단계에서 화소들((M+1) 내지 (M+3))을 포함한다. 화소들(M-2)에서 화소 M의 데이터는 화소들(M+1) 내지 (M+3)에 각각 주어진다. 구체적으로, (N-1)th 드라이버의 최종 단계에서의 3개의 RGB 데이터는 다음 Nth 드라이버의 최초 단계에서의 3개의 RGB 화소들에 주어지고, 수평 차이 데이터에 가산하기 위해서 사용되어져, 화소 데이터가 재생된다. 부연하여, 각각의 다른 화소들에 대해서, 동일한 드라이버에 포함된 인접한 화소의 데이터는 관련된 화소에 대한 화소 데이터를 재생하는데 사용된다. 그러므로, 드라이버들로/로부터 화소 데이터를 직접 공급하는 것은 차이 데이터를 보유하기 위해서 메모리를 사용할 필요성를 줄인다.
반면에, 화상 신호가 분리되고 각 소스 드라이버가 또한 인접한 소스 드라이버의 화소 데이터를 보유하는 것이 또한 가능하다. 이렇게 함으로써, 데이터는 인접한 드라이버들에 의해 과다하게 보유되어, 회로 규모가 증가하게 된다. 그러나, 구동을 위한 회로들(240 또는 256) 또는 많은 신호선들이 1개 드라이버에 통합되기 때문에, 회로 규모의 증가는 그다지 중요하지 않다. 이러한 방식으로, 인접한 드라이버로부터 화소 데이터를 판독하지 않고, 1개 드라이버에서의 화상 처리를 완성할 수 있으며, 이는 고속 동기화를 위한 지연 제어 등의 실현을 용이하게 한다.
<회로 구성 예 2>
도 11에 대응하는 도 17은, 수신측(드라이버)의 회로 구성의 또다른 예를 도시하는 도면이다. 이 도면은, 각각의 차이 화소 신호들 DI1, DI2, DI3이 시리얼 RGB 신호들에 대응하고, 그 결과, 선택신호는 MI1 뿐이라는 점에서 도 16과 다르다. 도 18은 도 17의 회로에서 신호들의 타이밍을 도시하는 타이밍 차트이다.
입력된 차이 화소 신호들 DI1, DI2, DI3은 개별 화소 위치에 따라 샘플링되고 패러렐 차이 화소 신호들로 변환된다. 그 후, 가산 회로는 차이 화소 데이터와 이전 화소 데이터를 가산하여 화소 데이터를 생성한다. 이전 화소 데이터로서, 수평 방향 또는 수직 방향으로 1화소 만큼 지연된 신호에서, 더욱 높은 상관도를 갖는 화소 데이터가 사용된다. 재생된 화소 데이터는 D/A 변환되고 표시를 위해 사용될 디스플레이 장치의 신호선을 따라 개별 화소들에 송신된다. 이들 동작은, 선택 신호가 MI1 뿐이라는 점을 제외하고 도 11의 경우와 본질적으로 다르지 않다.
<회로 구성 예 3>
도 11에 대응하는 도 19는 수신측(드라이버)의 회로 구성의 다른 예를 도시하는 도면이다. 여기서는, 시리얼 데이터(serial data)로서 유지된 이전 화소 데이터 및 차이 데이터가 더해져서 화소 데이터를 재생한다. 이는 가산기들의 수를 감소시킬 수 있지만 일단 보유된 데이터에의 액세스를 허용하는 신호선들을 필요로 한다. 버퍼들 중 1/3이 드라이버의 출력들로부터 신호선들에 접속되기 때문에 신 호선들의 구동 용량이 커지기 쉽다. 이 용량 및 시리얼 데이터 판독으로 인해, 전력 소비가 커지기 쉽다. 또한, 이들 신호선들은 고속으로 구동되기 때문에, 그 저항이 작을 필요가 있고 그것들은 IC 내의 큰 공간을 필요로 하여, 칩 면적의 증가를 초래하기 쉽다.
<회로 구성 예 1 내지 3의 비교>
회로 구성 예들 1, 2의 전체 회로 규모는, 회로 구성 예 3의 그것과 비교하여, 비교적 쉽게 축소될 수 있다. 이는 다음의 이유들 때문이다.
(1) 각 신호선을 구동하는 각 버퍼는 하나의 가산 회로를 갖는다.
(2) 인접 회로로부터 비교적 쉽게 인접 화소 데이터가 획득될 수 있다.
(3) 또한, 디지털 회로는 고도로 진보된 소형화 기술로 인해 크기가 상당히 축소될 수 있다.
이하에서, 이에 대해 반정량적으로(semiquantatively) 설명한다.
드라이버의 구성 요소들로서, 버퍼, A/D 변환기, (D-FF를 포함하는) 래치, 신호선들이 거명될 수 있다. 이때, 드라이버 내에서의 이들 구성 요소들의 점유 면적비는, Rb는 버퍼의 면적비이고, Ra는 A/D 변환기의 면적비이고, Rr은 (D-FF를 포함하는) 래치의 면적비이고, Rl은 신호 배선의 면적비라고 할 때, 다음 식으로 표현된다.
[수학식 1]
Rb:Ra:Rr:Rl = 4:2:1:1
여기서, 버퍼의 면적비 Rb와 A/D 변환기의 면적비 Ra가 (D-FF를 포함하는) 래치의 면적비 Rr보다 큰 이유들 중 하나는 버퍼와 A/D 변환기는 비교적 높은 내전압(withstand voltage)을 갖고 래치는 비교적 낮은 내전압을 갖기 때문이다.
드라이버의 회로 구성 예 3에서는, 배선 및 래치의 증가로 인해 그 비율이 2/8 증가하게 된다. 한편, 드라이버의 회로 구성 예 1에서는, (스위치 및 D-FF를 포함하는) 낮은 내전압의 가산기들의 면적비만이 증가된다. 따라서, 래치의 면적비와 대략 같은 정도의 면적비만이 필요하고, 그에 따라서 비율의 증가는 약 1/8 증가로 억제될 수 있다.
일반적으로, 드라이버의 전력 소비 P는 다음 수학식 2로 표현된다.
[수학식 2]
P = C
Figure 112005063579368-PCT00001
f
Figure 112005063579368-PCT00002
v2
드라이버의 회로 구성 예 3에서는, 전력 소비 P2가 다음 수학식 3으로 표현되고, 여기서 Cs는 신호선들의 용량이다.
[수학식 3]
P3 = Cs
Figure 112005063579368-PCT00003
f
Figure 112005063579368-PCT00004
V2
드라이버의 회로 구성 예 1에서는, 전력 소비 P1이 다음 수학식 4로 표현되고, 여기서 Cadd는 가산기 및 래치의 용량이다.
[수학식 4]
P3 = Cadd
Figure 112005063579368-PCT00005
f
Figure 112005063579368-PCT00006
N
Figure 112005063579368-PCT00007
V2
여기서, N은 화소 라인들의 수이다.
드라이버의 회로 구성 예 1, 3은 전압 및 주파수가 같지만, 신호선의 용량 및 1단의 래치마다의 용량이 대략 100배만큼 차이가 있다. 따라서, 신호선들을 구동할 때의 소비 전력이 대략 100배만큼 더 크다.
(제2 실시예)
상술한 바와 같이, 도 9 및 도 11에서는, 한 라인에서의 수직 차이 및 수평 차이가 모두 사전에 계산되고, 보다 작은 차이가 선택된다. 가능한 대안적 방법은 차이에서 보다 적은 수의 변화를 갖는 것을 선택하는 것일 수 있다. 도 9 및 도 11에서, 선택 신호들은 수평 블랭킹 기간 중에 송신되지만, 가능한 대안적 방법은 선택 신호들을 수직 블랭킹 기간 중에 송신하는 것이다. 다른 대안적 방법은 화소마다 상이한 선택 방법들을 적용하는 것일 수 있다. 예를 들면, 이전 화소의 디코딩된 신호에서의 수직 차이 및 수평 차이의 결과에 기초하여, 다음 화소에 대한 선택 방법으로서 보다 작은 것이 결정될 수 있다. 이 선택 방법에서는, 선택 방법을 지시하는 정보(신호)의 송신이 필요치 않다.
도 20 및 도 21은 각각 제2 실시예에 따른 차이 데이터 송신 회로(112) 및 차이 데이터 수신 회로(121)의 회로 구성을 도시하는 도면들이다.
제1 실시예에서는, 수평 차이 또는 수직 차이를 선택하기 위한 신호들이 각 라인마다 송신된다. 이 방법에서는, (1) 부가되는 비트의 수가 증가하고 (2) 화소마다의 최적화(pixel-by-pixel optimization)가 곤란하다.
이 실시예는 이전 화소의 신호의 주변 상태가 다음 화소의 주변 상태와 유사하다는 사실을 이용한다. 구체적으로, 이전 화소의 이미 재생된 신호에서의 수평 차이 및 수직 차이가 계산되고, 보다 작은 차이가 다음 화소에 대한 선택 방법으로서 결정된다. 이는 선택 신호의 송신의 필요를 없애준다. 또한, 수신측이 각 화소에 대한 수평/수직 선택 신호를 발생시키므로, 화소마다의 최적화가 가능하다.
도 20에 도시된 바와 같이, 송신측은 D-플립플롭들(201), 감산기들(202), 및 디코딩 회로들 M1 내지 M3을 포함한다. 도시되지는 않았지만, 디코딩 회로들 M2, M3의 내부 구성은 디코딩 회로 M1의 그것과 동일하다는 것에 유의한다.
감산기(202)는 화소 데이터로부터 이전 화소 데이터를 감산하여 차이 화소 신호 DI1 내지 DI3을 발생시킨다. 이때, 수평 기간 지연 회로들(203) 및 D-플립플롭들(204)은 화소 데이터를 지연시킨다. 가산기들(205)은 차이 화소 신호 DI1 내지 DI3 및 스위치들(206)에 의해 선택된 이전 화소 데이터(수직 화소 지연 데이터, 수평 화소 지연 데이터)를 가산하여 화소 신호를 재생한다. 이전 화소의 화소 데이터에서의 판정의 결과가 이 선택을 위해 채용될 수 있다는 것에 유의한다.
수직 차이 및 수평 차이가 재생된 화소 신호들에 기초하여 계산되고, 비교기들(209)은 그 절대값들을 비교하여 보다 작은 절대값들을 선택하고, 이 선택 결과에 대응하는 선택 신호들 M1 내지 M3이 발생되어 출력된다. 또한, 스위치들(206)은 선택 신호들 M1 내지 M3에 따라서 작동되고, 그에 따라서 감산기들(202)은 차이 화 소 신호들 DI1 내지 DI3을 연속적으로 발생시킨다. 이런 식으로, 이전 화소의 화소 데이터에서의 산술 연산의 결과를 이용하여, 수직 차이/수평 차이가 연속적으로 선택되고 차이 화소 신호들 DI1 내지 DI3이 연속적으로 발생된다.
도 21에 도시된 바와 같이, 수신측은 선택 신호 재생 유닛들(MR)을 포함하고, 선택 신호들을 재생한다. 송신측에서와 같이, 각각의 선택 신호 재생 유닛들(MR)은 이전 화소의 재생된 신호로부터 재생된 수평 및 수직 차이들을 계산하고, 비교기들은 이들 차이를 비교하여 선택 신호들을 재생한다. 선택 신호 재생 유닛들(MR)의 비교기들로부터 출력된 선택 신호들에 기초하여, 스위치들이 작동되고 다음 화소 데이터가 재생된다. 부수적으로, 도 21은 좌측 끝 선택 신호 재생 유닛(MR)의 내부 구성만을 도시하고 있지만, 다른 선택 신호 재생 유닛들(MR)도 동일한 내부 구성을 갖는다. 또한, 좌측으로부터 4번째 단 이후의 선택 신호 재생 유닛들(MR)로부터의 배선은 도면에 도시되어 있지 않다.
도 22 및 도 23은 각각 송신측 및 수신측에서의 신호들의 예를 도시하는 타이밍도이다. 여기서는, 화상 신호에서, 하나의 수평 라인이 10, 30, 30, 10, 20의 값들을 갖는 데이터에 대응하는 5개의 화소를 갖는 것으로 가정된다. 화상 신호로부터, 하나의 화소만큼 지연된 신호 및 그 차이(수평 차이), 및 하나의 수직 화소만큼 지연된 신호 및 그 차이(수직 차이)가 발생된다. 수평 차이와 수직 차이 간의 비교 결과로, 제1 화소에 대한 수직 차이, 제2 화소에 대한 수직 차이, 제3 화소에 대한 수평 차이, 제4 화소에 대한 수평 차이, 및 제5 화소에 대한 수직 차이 의 선택이 결정된다. 이렇게 선택된 신호들을 이용하여, 최종 차이가 계산되어 송신된다.
도 23에 도시된 바와 같이, 수신측은 송신측에서와 같이 선택 신호들을 발생시키고, 이 선택 신호들에 따라서 선택되는 수평/수직 화소 지연 데이터 및 차이 데이터를 가산하고, 그에 따라서 화소 데이터가 재생된다. 송신측 및 수신측 양쪽 모두는 동일한 처리를 수행하고, 그에 따라서 양쪽 모두에서의 선택 신호들은 동일하다. 그 결과, 선택 신호들을 송신하지 않고 화소 데이터를 재생하는 것이 가능하다.
(제3 실시예)
도 1에 대응하는 도 24는 본 발명의 제3 실시예에 따른 디스플레이 시스템(300)을 도시하는 블록도이다. 이 실시예는 송신 신호들의 변화를 작게 하고, 이를 이용함으로써, 송신 신호의 수, 즉 비트 수가 감소된다. 그 결과, 전력 소비를 감소시키고 디스플레이의 프레임을 좁히는 것이 가능해진다.
도 24에 도시된 바와 같이, 차이 회로(115)에 의해 발생된 차이 신호가 비선형 변환기(312)에 의해 비선형적으로 변환되고, 예를 들면, 비트 수가 9 비트에서 5 비트로 감소된다. 각 신호의 비트 수는, 예를 들면, RGB의 각각에 대해 8 비트이고, 이는 총 24개의 신호선이 필요함을 의미한다. PCB(인쇄 회로 기판)의 폭은 실질적으로 신호선들의 수에 의해 결정된다. 따라서, 각 신호의 비트 수의 감소로 인해 디스플레이 장치(120)의 프레임의 면적, 즉 스크린 디스플레이 유닛이 제외된 PCB를 포함한 패널 모듈의 사이즈에 대응하는 면적이 좁아진다. 그 결과, 동일한 모듈 사이즈에서도, 보다 큰 스크린이 실현될 수 있다.
도 25는 수직 차이 화소 데이터의 값과 그것의 발생 확률(수직 차이 신호의 통계적 발생 빈도) 간의 관계를 도시하는 그래프이다. 수직 방향에서의 차이들은, 전형적인 화상이 높은 수직 상관도를 가지므로, 도 25에 도시된 바와 같이 다음 수학식 10에 의해 표현되는 라플라스 분포(Laplace distribution)를 나타낸다.
[수학식 10]
P(ε) = 1/(21/2*σ)·exp(-21/2*｜ε｜/σ)
여기서, σ2은 차이 신호의 분산(variance)이고 평균 전력에 대응한다.
도 25 및 수학식 10에서 알 수 있는 바와 같이, 전형적인 화상에서는, 그 차이 값이 0(제로)인 신호(동일 신호 및 한 번 송신된 후에 송신될 필요가 없는 신호)의 발생 확률이 높다. 따라서, 이 확률에 따르면, 높은 발생 확률을 갖는 각 레벨이 하나의 코드로 변환되고, 낮은 발생 확률을 갖는 복수의 레벨들이 동일 코드로 변환되는 비선형 변환이 수행된다.
도 26은 변환 전과 후의 차이 데이터의 관계에 대한 예를 도시하는 그래프이다. 이 예에서는, 출력이 5 비트, 즉 32 레벨이고, 차이 신호는 9 비트, 즉 512 레벨이다. 몇몇 보다 큰 차이들은 집합적으로 동일한 수로 변환되고, 예를 들면, 다음과 같다: "0"과 "1"은 각각 "0"과 "1"로 변환되지만, "2"와 "3"은 "2"로 변환되고, "4", "5", "6"은 "3"으로 변환된다. 그 결과, 전체 송신 비트의 수를 감소 시켜 PCB(프레임)의 폭을 좁히는 것이 가능하다.
이 변환에서는, 발생 확률에 기초하여 변환표를 결정하는 것이 가능하고, 그 결과 화질의 열화가 적어진다. 만일 화질의 열화가 크다면, 분리된 9개의 비트가 2개의 프로세스에 의해 정확하게 송신되는 기간들이 스크린의 중앙에 삽입되어, 열화를 방지할 수 있다. 또한, 필드마다 그 타이밍을 변경하여 열화의 위치를 옮기는 것도 열화가 쉽게 보이지 않게 하기 위해 적용 가능하다.
<회로 구성 예 1>
비선형 변환의 회로 구성 예를 설명한다. 도 27은 송신측의 회로 구성 예를 도시하는 회로도이다. 도 28은 도 27의 회로로부터 송신된 차이 신호들을 도시하는 개략도이다. 또한, 도 29는 수신측의 회로 구성 예를 도시하는 회로도이다. 도 30은 비선형 변환표의 구체적인 예를 도시하는 개략도이다. 여기서는, 5 비트에서 3 비트로의 변환 예가 도시되어 있다. 이 표에서는, 인접 화소와의 높은 상관도로 인해 차이 데이터가 0(제로)의 가까이에 집중한다는 사실을 이용하여, 보다 작은 값들이 보다 정확하게 재생된다는 것을 알 수 있다.
도 27에 도시된 바와 같이, 선택 회로로부터 출력된 차이 신호들은 비선형 변환 회로에 입력되고, 비선형 변환 회로는 그 차이 신호들을 변환함으로써, 비트 수를 감소시킨다. 도 30에서 "변환 후"에 도시된 바와 같이, 비선형 변환 회로는 비선형 변환 기법을 이용하여("0", "1", 및 "2"를 갖는 신호들의 경우, 이 차이 신호들은 변환 후에도 여전히 "0", "1", 및 "2"를 갖도록 집중하고, 다른 신호들의 몇몇 레벨들은 3 비트, 즉 "0" 내지 "7" 내에 들도록 동일 레벨로 변환된다), 저하된 비트 정확도를 갖는 차이 신호들을 송신한다. 따라서, 저하된 비트 정확도를 갖는 신호들은 재생된 후에도 1 내지 5 레벨의 에러들을 포함한다. 여기서, 화질의 열화 정도는 다음의 이유 (1) 및 (2) 때문에 작다. 즉, (1) 큰 차이의 발생 확률이 낮고, (2) 차이가 클 경우, 화상 신호의 변화가 커서, 에러가 쉽게 보이지 않기 때문이다. 도 30에 도시된 변환에서 화질의 열화가 실제로 확인된 경우, 화상에 따라 다르기는 하지만, S/N 비로서 30 dB 이상이 얻어졌고, 열화는 그다지 관찰되지 않았다.
이 비선형 변환의 이상적인 표를 T(X)로 정의하고, 그 역변환을 T-1로 정의하고, 차이 값 X의 발생 확률을 P(X)로 정의하고, 그 에러를 E(X)(=X-T-1(T(X))로 정의한다고 가정할 때, T(X)는 바람직하게는 평가 값 V(=∑E(X)P(X))가 최소가 되도록 선택된다.
도 29에 도시된 바와 같이, 수신측은 비선형 역변환 회로가 비선형 역변환을 수행한 후에 화소 신호들이 재생되도록 구성된다. 다른 구성은 도 11에서의 것과 동일하고, 따라서, 그에 대한 설명은 여기에서 생략한다.
<회로 구성 예 2>
도 31은 수신측의 다른 회로 구성 예를 도시하는 회로도이다. 이 도면에 도시된 회로는 도 17에 도시된 회로에 비선형 역변환 회로가 부가되도록 구성된다. 다른 구성은 도 17에서의 것과 동일하고, 따라서, 그에 대한 설명은 여기에서 생략한다.
(제4 실시예)
본 발명의 제4 실시예를 설명한다. 제3 실시예에서는, 비선형 변환에 의해 그 비트 수가 감소되는 차이 신호가 에러를 포함한다. 따라서, 가산 결과로 생긴 최종 디코딩된 화상 신호는 소정 레벨 이상의 레벨을 갖고, 이는 오작동(malfunction)을 일으킬 수도 있다. 이 실시예는 그러한 오작동을 방지할 수 있다.
도 32A 및 32B는 본 발명의 제4 실시예에 따른 가산기(320)와 전형적인 가산기(320X)를 대비하여 도시하는 도면들이다. 도 29에 도시된 각각의 가산기로서 전형적인 가산기(320X) 대신에 이 가산기(320)를 이용할 경우 비선형 역변환 후에 차이 데이터의 값을 제한하는 것이 가능해진다.
도 29에 도시된 회로 구성에서는, 화상 데이터의 값이 10에서 250으로 변할 경우, 차이 데이터의 정확한 값은 240이다. 이때, 비트 수를 감소시키기 위하여 차이 데이터가 비선형적으로 변환되고, 그에 따라서 디코딩 후(비선형 역변환 후)의 차이 데이터의 값은 248이 된다. 전형적인 가산기(320X)는 이 248에 10을 더하여, 258이 되고, 이 값은 255, 즉 8 비트 한계 내에 들지 않는다. 한편, 카운팅 범위가 8 비트일 경우 가산 결과의 값이 255를 초과하면 카운터(321)에서 캐리가 발생한다. 이 캐리가 발생할 경우 스위치(322)가 변경되고, 그에 따라서 가산 값 대신에 고정 값 255가 출력된다. 환언하면, 출력에서 상한이 설정된다(리미터가 설정된다). 이는 동적 범위를 넘어서 캐리에 의해 야기된 에러 신호의 재생을 방지할 수 있다.
(제5 실시예)
본 발명의 제5 실시예를 설명한다. 이 실시예에서는, 2개의 비선형적으로 변환된 화소 데이터가 함께 송신된다. 전력 소모는 주파수에 비례하므로, 비선형 변환에 의해 비트 수를 감소시킨 후에 2개의 화소를 함께 송신할 경우 주파수를 감소시키는 것이 가능해진다.
도 33은 이 실시예에 따른 송신측의 회로 구성을 도시하는 블록도이다. 도 34는 도 33의 회로로부터 출력된 신호들을 도시하는 개략도이다. 도 35는 도 33에 도시된 주파수 감소 회로의 내부 구성을 도시하는 회로도이다. 도 36은 주파수 감소 회로로부터 출력된 신호들을 도시하는 개략도이다.
송신 회로(331)는 변환표에 따라서 비선형적으로 변환되는 차이 신호를 출력하고, 변환표에서 비트 정확도는 차이 신호의 발생 확률에 따라서 변경된다. 그 후, 2개의 화소에 대한 차이 데이터가 함께 송신된다. 이 비선형 변환을 위해 사용되는 비선형 변환표로는, 위에서 설명된 도 30에 도시된 것이 사용될 수 있다는 것에 유의한다. 이때, 주파수 감소 회로(332)는 주파수를 감소시킬 수 있다. 예를 들면, 송신 회로에서 6 비트가 3 비트로 변환될 경우, 각각 3 비트를 갖는 2개의 화소가 함께 송신되고, 이로 인해 주파수를 반으로 감소시키는 것이 가능해진 다.
주파수 감소 회로(332)는 다음의 동작들을 수행한다. 주파수 f를 갖는 시리얼 3-비트 신호로서 송신된 신호가, 각 화소마다, 주파수 f/2를 갖고 그 샘플링 위상이 180도 다른 클록 신호들에 의해 2개의 신호로 분리되고, 이들 2개의 신호는 f/2의 주파수를 갖는 동일한 클록에 응답하여 동시에 출력된다. 이들 2개의 신호는 6-비트 신호로서 송신되고, 그에 따라서 주파수 f를 갖는 3-비트 신호는 주파수 f/2를 갖는 6-비트 신호로 변환될 수 있다. 6-비트 신호는 수신측이 역동작을 수행할 때 3-비트 신호로서 재생된다는 것에 유의한다.
(제6 실시예)
본 발명의 제6 실시예를 설명한다. 도 37은 본 발명의 제6 실시예에 따른 수신측의 회로 구성을 도시하는 회로도이다. 여기서는, 표시를 위해 이미 보유된 각각의 차이 신호 및 각각의 이전 화소 데이터가 더해져서, 화상 데이터의 재생 및 보다 높은 화질 양쪽 모두를 실현한다. 감소된 차이 값(수치 값)(예를 들면, 그 값이 수분의 1로 감소된다)을 갖는 차이 신호인 신호가 가산 회로에 의해 재생된 화상 데이터에 가산된다. 그 결과, 화상 신호가 변하는 에지 부분을 강조할 수 있다. 이는 시스템에 의한 에지 강조 없이도 드라이버에서의 에지 강조를 가능케 한다.
(기타 실시예)
지금까지는, 본 발명의 실시예들을 설명했지만, 본 발명은 이들 실시예에 한정되지 않고 그 의미를 벗어나지 않고 여러 가지의 변형된 형태로 실시될 수 있다. 예를 들면, 본 발명의 실시예는 액정 디스플레이 장치에 한정되지 않고, 본 발명은 일반적으로 유기 EL(전자 발광) 패널 및 PDP(플라스마 디스플레이 패널)와 같은 행렬 표시를 위한 디스플레이 장치들에 적용 가능하다.
부가적인 이점들 및 변경들을 숙련된 당업자라면 쉽게 생각해낼 수 있을 것이다. 따라서, 보다 넓은 국면에서의 본 발명은 본 명세서에서 도시되고 설명된 특정한 상세들 및 대표적인 실시예들에 한정되지 않는다. 그러므로, 부속된 청구항들 및 그 균등물들에 의해 정의된 일반적인 발명 개념의 의미 또는 범위를 벗어나지 않고 여러 가지의 변경이 이루어질 수 있다.

Claims (16)

  1. 화상 데이터 처리 장치로서,
    산술 화소 데이터(arithmetic pixel data)를 포함하는 산술 화상 데이터(arithmetic image data)를 디스플레이 장치의 신호선에 대응하는 산술 화소 데이터로 분할하도록 구성된 데이터 분할 유닛;
    제1 데이터가 인가되는 제1 단자와 제2 데이터가 인가되는 제2 단자를 갖고, 상기 제1 데이터와 상기 제2 데이터를 가산하도록 구성된 가산기; 및
    상기 가산된 데이터를 지연시키도록 구성된 데이터 지연 유닛을 포함하고,
    상기 제1 데이터는 상기 데이터 분할 유닛으로부터의 상기 분할된 산술 화소 데이터이고, 상기 제2 데이터는 상기 데이터 지연 유닛으로부터의 상기 가산되어 지연된 산술 화소 데이터이고, 상기 가산된 데이터는 상기 신호선에 대응하는 화소 데이터인 화상 데이터 처리 장치.
  2. 제1항에 있어서,
    상기 데이터 지연 유닛은 상기 가산된 데이터를 실질적으로 1 수평 주사 기간만큼 지연시키는 화상 데이터 처리 장치.
  3. 제1항에 있어서,
    상기 산술 화상 데이터는 비선형 변환(nonlinear conversion)에 의해 그 비 트 수가 감소되는 산술 화소 데이터를 포함하고,
    상기 화상 데이터 처리 장치는,
    상기 비트 수를 복원하기 위해 상기 산술 화소 데이터를 비선형적으로 역변환하도록 구성된 비선형 역변환기를 더 포함하는 화상 데이터 처리 장치.
  4. 제3항에 있어서,
    상기 가산된 데이터의 값을 소정 값 내로 제한하도록 구성된 제한 유닛을 더 포함하는 화상 데이터 처리 장치.
  5. 제1항에 있어서,
    상기 산술 화상 데이터를 상기 디스플레이 장치의 제2 신호선에 대응하는 제2 산술 화소 데이터로 분할하도록 구성된 제2 데이터 분할 유닛;
    제3 데이터가 인가되는 제3 단자와 제2 분할된 산술 화소 데이터인 제4 데이터가 인가되는 제4 단자를 갖고, 상기 제3 데이터와 상기 제4 데이터를 가산하도록 구성된 제2 가산기; 및
    상기 데이터 지연 유닛으로부터의 상기 가산되어 지연된 산술 화상 데이터와 상기 제2 가산기로부터의 제2 가산된 데이터 중 하나를 상기 가산기의 제2 단자에 선택적으로 인가하도록 구성된 스위칭 소자
    를 더 포함하는 화상 데이터 처리 장치.
  6. 제5항에 있어서,
    상기 가산기 및 상기 제2 가산기는 동일한 수평 주사 기간 중에 주사되는 서로 다른 화소들에 대응하는 화상 데이터 처리 장치.
  7. 제5항에 있어서,
    상기 가산기 및 상기 제2 가산기는 인접한 화소들에 대응하는 화상 데이터 처리 장치.
  8. 제5항에 있어서,
    상기 가산기 및 상기 제2 가산기는 서로 다른 드라이버들 내에 배치되어 있는 화상 데이터 처리 장치.
  9. 제5항에 있어서,
    상기 스위칭 소자는 선택 신호에 의해 제어되는 화상 데이터 처리 장치.
  10. 제9항에 있어서,
    상기 선택 신호를 입력하도록 구성된 선택 신호 입력 유닛을 더 포함하는 화상 데이터 처리 장치.
  11. 제9항에 있어서,
    상기 가산된 데이터에 기초하여 상기 선택 신호를 발생시키도록 구성된 선택 신호 발생 유닛을 더 포함하는 화상 데이터 처리 장치.
  12. 제11항에 있어서,
    상기 선택 신호 발생 유닛은 상기 가산된 데이터, 상기 가산되어 지연된 산술 화상 데이터, 및 상기 제2 가산된 데이터에 기초하여 상기 선택 신호를 발생시키는 화상 데이터 처리 장치.
  13. 화상 데이터 처리 방법으로서,
    산술 화소 데이터를 포함하는 산술 화상 데이터를 디스플레이 장치의 신호선에 대응하는 산술 화소 데이터로 분할하는 단계;
    제1 데이터와 제2 데이터를 가산하는 단계; 및
    상기 가산된 데이터를 지연시키는 단계를 포함하고,
    상기 제1 데이터는 상기 분할된 산술 화소 데이터이고, 상기 제2 데이터는 상기 가산되어 지연된 산술 화소 데이터이고, 상기 가산된 데이터는 상기 신호선에 대응하는 화소 데이터인 화상 데이터 처리 방법.
  14. 제13항에 있어서,
    상기 지연시키는 단계는 상기 가산된 데이터를 실질적으로 1 수평 주사 기간만큼 지연시키는 단계를 포함하는 화상 데이터 처리 방법.
  15. 제13항에 있어서,
    상기 산술 화상 데이터는 비선형 변환에 의해 그 비트 수가 감소되는 산술 화소 데이터를 포함하고,
    상기 화상 데이터 처리 방법은,
    상기 비트 수를 복원하기 위해 상기 산술 화소 데이터를 비선형적으로 역변환하는 단계를 더 포함하는 화상 데이터 처리 방법.
  16. 제15항에 있어서,
    상기 가산된 데이터의 값을 소정 값 내로 제한하는 단계를 더 포함하는 화상 데이터 처리 방법.
KR1020057020987A 2005-03-31 2005-09-21 화상 데이터 처리 장치 및 화상 데이터 처리 방법 KR100771333B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005104011A JP4761806B2 (ja) 2005-03-31 2005-03-31 画像データ処理装置
JPJP-P-2005-00104011 2005-03-31

Publications (2)

Publication Number Publication Date
KR20060129932A true KR20060129932A (ko) 2006-12-18
KR100771333B1 KR100771333B1 (ko) 2007-10-29

Family

ID=37069840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057020987A KR100771333B1 (ko) 2005-03-31 2005-09-21 화상 데이터 처리 장치 및 화상 데이터 처리 방법

Country Status (6)

Country Link
US (1) US7676528B2 (ko)
EP (1) EP1730720A4 (ko)
JP (1) JP4761806B2 (ko)
KR (1) KR100771333B1 (ko)
CN (1) CN100429694C (ko)
WO (1) WO2006112060A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061537A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 소스 드라이버 집적회로, 표시장치 및 그 데이터 처리방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090634A (ko) 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법
CN115882869B (zh) * 2022-12-09 2024-01-30 中国科学院长春光学精密机械与物理研究所 基于信号时间特征的Camera-Link解码方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57158881A (en) * 1981-03-27 1982-09-30 Hitachi Ltd Interpolation unit
US5047975A (en) * 1987-11-16 1991-09-10 Intel Corporation Dual mode adder circuitry with overflow detection and substitution enabled for a particular mode
JPH06332434A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 表示装置
JPH08304763A (ja) * 1995-05-01 1996-11-22 Casio Comput Co Ltd 表示駆動装置
JPH1011009A (ja) * 1996-04-23 1998-01-16 Hitachi Ltd 映像信号の処理装置及びこれを用いた表示装置
JP3455677B2 (ja) 1998-06-30 2003-10-14 株式会社東芝 画像データ処理装置
US7221381B2 (en) * 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
JP3660273B2 (ja) * 2001-06-05 2005-06-15 シャープ株式会社 表示装置
JP3645514B2 (ja) * 2001-10-25 2005-05-11 株式会社東芝 画像表示装置
JP2003195821A (ja) * 2001-12-25 2003-07-09 Sharp Corp 映像データの伝送装置
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP3840176B2 (ja) * 2002-11-28 2006-11-01 株式会社東芝 画像表示装置
JP2006523407A (ja) * 2003-03-31 2006-10-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 従順な拡大及び縮小のためのｆｉｒフィルタデバイス
KR20050032829A (ko) * 2003-10-02 2005-04-08 삼성에스디아이 주식회사 전계 방출 표시 장치 및 그 구동 방법
GB2418092B (en) * 2004-09-09 2010-06-09 Snell & Wilcox Ltd Video processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061537A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 소스 드라이버 집적회로, 표시장치 및 그 데이터 처리방법

Also Published As

Publication number Publication date
JP4761806B2 (ja) 2011-08-31
JP2006284864A (ja) 2006-10-19
EP1730720A4 (en) 2009-06-24
WO2006112060A1 (en) 2006-10-26
KR100771333B1 (ko) 2007-10-29
US20060221099A1 (en) 2006-10-05
CN100429694C (zh) 2008-10-29
US7676528B2 (en) 2010-03-09
EP1730720A1 (en) 2006-12-13
CN1926602A (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
US6344850B1 (en) Image data reconstructing device and image display device
US8035592B2 (en) Display device apparatus, apparatus and method for driving the same
US8314763B2 (en) Display device transferring data signal with clock
US6753840B2 (en) Image processing system and method of processing image data to increase image quality
US20030179170A1 (en) Liquid crystal display
TWI281138B (en) A display driver
US6829392B2 (en) System and method for providing an image deghosting circuit in an electroptic display device
JP2002055646A (ja) 平板ディスプレイ装置
US20090267965A1 (en) Data Driving Circuits for Low Color Washout Liquid Crystal Devices
JP2002062840A (ja) 平板ディスプレイ装置
KR100771333B1 (ko) 화상 데이터 처리 장치 및 화상 데이터 처리 방법
US10121404B2 (en) Data driver and display apparatus including the same
JP2006166188A (ja) 自動画像補正回路
US20070229440A1 (en) Source driver of an lcd panel with reduced voltage buffers and method of driving the same
JPH10340338A (ja) ディスプレイ・フォーマット変換装置
US20070120839A1 (en) Method for displaying non-specified resolution frame on panel
KR102665454B1 (ko) 디스플레이 패널 구동 장치, 소스 드라이버 및 이를 포함한 디스플레이 장치
WO2013132875A1 (ja) データ受信回路、電子機器、及びデータ受信方法
US10043436B2 (en) Display device
JP3645514B2 (ja) 画像表示装置
KR20150053486A (ko) 표시 장치 및 그것의 구동 방법
JP3957884B2 (ja) マトリクス駆動型画像表示装置
JP2007079594A (ja) 表示装置
JP4550378B2 (ja) 基準電圧選択回路及び平面表示装置
JP3481794B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee