KR20150053486A

KR20150053486A - 표시 장치 및 그것의 구동 방법

Info

Publication number: KR20150053486A
Application number: KR1020130135480A
Authority: KR
Inventors: 타다시 아미노
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-11-08
Filing date: 2013-11-08
Publication date: 2015-05-18
Also published as: US9530383B2; KR102064152B1; US20150130782A1

Abstract

표시 장치는, 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과, 상기 복수의 게이트 라인들을 구동하는 게이트 드라이버와, 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버, 그리고 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하며, 외부로부터 입력된 영상 신호를 압축한 데이터 신호를 상기 데이터 드라이버로 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는, 상기 영상 신호를 제1 타입 압축 방식으로 압축한 제1 압축 신호 및 제2 타입의 압축 방식으로 압축한 제2 압축 신호를 생성하고, 상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 상기 데이터 신호로서 선택한다.

Description

표시 장치 및 그것의 구동 방법{DISPLAY APPARATUS AND DRIVING METHOD OF THEM}

본 발명은 표시 장치 및 그것의 구동 방법에 관한 것이다.

표시 장치로는 크게 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기 전계 발광 다이오드(Organic Light Emitting Diode, OLED) 표시 장치 등이 있다.

이와 같은 표시 장치들은 TV, 컴퓨터 모니터 등의 영상표시기기에 구비되어 동영상을 비롯하여 각종 영상 및 문자를 디스플레이하는 역할을 한다. 특히, 박막 트랜지스터(TFT: thin film transistor)를 이용하여 액정 셀을 구동하는 액티브 매트릭스 타입의 액정 표시 장치는 화질이 우수하고 소비전력이 낮은 장점이 있으며, 최근의 양산기술 확보와 연구개발의 성과로 대형화와 고해상도화로 급속히 발전하고 있다.

표시 패널의 크기가 대형화됨에 따라서 표시 패널을 구동하는 집적 회로도 많이 필요하게 된다.

따라서 본 발명의 목적은 표시 패널 구동용 집적 회로의 수를 최소화할 수 있는 표시 장치를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 의하면, 복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과, 상기 복수의 게이트 라인들을 구동하는 게이트 드라이버와, 상기 복수의 데이터 라인들을 구동하는 데이터 드라이버, 그리고 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하며, 외부로부터 입력된 영상 신호를 압축한 데이터 신호를 상기 데이터 드라이버로 제공하는 타이밍 컨트롤러를 포함한다. 상기 타이밍 컨트롤러는, 상기 영상 신호를 제1 타입 압축 방식으로 압축한 제1 압축 신호 및 제2 타입의 압축 방식으로 압축한 제2 압축 신호를 생성하고, 상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 상기 데이터 신호로서 선택한다.

이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 데이터 신호를 압축 이전의 제1 복원 데이터 신호로 복원하는 제1 복원 회로, 및 상기 제1 복원 데이터 신호를 저장하는 메모리를 더 포함한다.

이 실시예에 있어서, 상기 타이밍 컨트롤러는, 상기 영상 신호를 입력받고, 상기 제1 타입 압축 방식으로 압축된 상기 제1 압축 신호를 출력하는 제1 압축기와, 상기 영상 신호 및 상기 메모리로부터의 상기 제1 복원 데이터 신호를 입력받고, 상기 제2 타입 압축 방식으로 압축된 상기 제2 압축 신호를 출력하는 제2 압축기, 및 상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 상기 데이터 신호로서 출력하는 압축 선택기를 포함한다.

이 실시예에 있어서, 상기 제1 압축기는 상기 복수의 픽셀들 중 제1 방향으로 인접한 소정 개수의 픽셀들에 대응하는 영상 신호들의 차를 이용하여 상기 제1 압축 신호를 출력한다.

이 실시예에 있어서, 상기 제2 압축기는 상기 영상 신호 및 상기 메모리로부터의 상기 제2 복원 데이터 신호의 차를 이용하여 상기 제2 압축 신호를 출력한다.

이 실시예에 있어서, 상기 압축 선택기는, 상기 제1 압축 신호 및 상기 제2 압축 신호 중 선택된 어느 하나에 대응하는 플래그 비트를 상기 데이터 신호에 부가하여 상기 데이터 드라이버로 전송한다.

이 실시예에 있어서, 상기 제1 복원 회로는, 상기 데이터 신호의 비트 폭을 복원하는 비트 폭 복원기와, 상기 메모리로부터의 상기 제1 복원 데이터 신호를 지연시키는 지연기와, 상기 비트 폭 복원기로부터의 비트 폭 복원된 데이터 신호와 상기 지연기로부터의 지연된 제1 복원 데이터 신호에 근거해서 복원 신호를 출력하는 복원기, 및 상기 플래그 비트에 근거해서 상기 비트 폭 복원된 데이터 신호 및 상기 복원 신호 중 어느 하나를 상기 메모리에 저장하는 제1 복원 선택기를 포함한다.

이 실시예에 있어서, 상기 데이터 드라이버는,상기 데이터 신호를 복원해서 제2 복원 데이터 신호를 출력하는 제2 복원 회로와, 상기 제2 복원 데이터 신호를 저장하는 쉬프트 레지스터, 및 상기 제2 복원 데이터 신호에 근거해서 상기 복수의 데이터 라인들을 구동하는 구동 회로를 포함한다. 이 실시예에 있어서, 상기 제2 복원 회로는, 상기 데이터 신호의 비트 폭을 복원하는 비트 폭 복원기와, 상기 비트 폭 복원기로부터의 비트 폭 복원된 데이터 신호와 상기 쉬프트 레지스터로부터의 지연된 제2 복원 데이터 신호에 근거해서 복원 신호를 출력하는 복원기, 및 상기 압축 정보에 근거해서 상기 비트 폭 복원된 데이터 신호 및 상기 복원 신호 중 어느 하나를 상기 제2 복원 데이터 신호로서 출력하는 제2 복원 선택기를 포함한다.

이 실시예에 있어서, 상기 구동 회로는, 상기 제2 복원 데이터 신호를 래치하는 래치와, 상기 래치로부터의 상기 제2 복원 데이터 신호를 아날로그 신호로 변환한 계조 신호를 출력하는 디지털-아날로그 변환기, 및 상기 디지털-아날로그 변환기로부터의 상기 계조 신호를 상기 복수의 데이터 라인들로 제공하는 출력 버퍼를 포함한다.

이 실시예에 있어서, 상기 타이밍 컨트롤러로부터 출력되는 상기 데이터 신호는 고정된 비트 폭을 갖는다.

이 실시예에 있어서, 상기 데이터 드라이버는 복수의 데이터 구동 집적 회로들을 포함한다.

본 발명의 다른 특징에 따른 표시 장치의 구동 방법은: 영상 신호를 수신하는 단계와, 상기 영상 신호를 제1 타입 압축 방식으로 압축한 제1 압축 신호를 생성하는 단계와, 상기 영상 신호를 제2 타입의 압축 방식으로 압축한 제2 압축 신호를 생성하는 단계, 및 상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 선택해서 데이터 신호로서 출력하는 단계를 포함한다.

이 실시예에 있어서, 상기 데이터 신호 출력 단계는, 상기 제1 압축 신호 및 상기 제2 압축 신호 중 선택된 어느 하나에 대응하는 플래그 신호를 상기 데이터 신호에 부가하는 단계를 더 포함한다.

이 실시예에 있어서, 상기 구동 방법은, 상기 데이터 신호의 비트 폭을 복원하는 단계와, 비트 폭 복원된 데이터 신호와 이전 복원 데이터 신호에 근거해서 복원 신호를 출력하는 단계, 및 상기 복원 신호를 저장하는 단계를 더 포함한다.

이와 같은 본 발명에 의하면, 타이밍 컨트롤러로부터 데이터 드라이버 집적 회로들로 전송되는 데이터 신호의 비트 폭을 감소시킬 수 있다. 그러므로 표시 패널에 구비되는 데이터 드라이버 집적 회로들의 수를 최소화할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1에 도시된 표시 장치의 회로 구성을 보여주는 도면이다.
도 3은 도 2에 도시된 타이밍 컨트롤러의 구체적인 구성을 보여주는 블록도이다.
도 4는 도 2에 도시된 데이터 드라이버의 구성을 보여주는 블록도이다.
도 5는 도 3에 도시된 타이밍 컨트롤러가 4 픽셀에 대응하는 영상 신호들에 근거해서 압축 동작을 수행하는 경우의 일 예를 보여주는 블록도이다.
도 6은 도 4에 도시된 데이터 드라이버가 4 픽셀에 대응하는 데이터 신호들에 근거해서 복원 동작을 수행하는 경우의 일 예를 보여주는 블록도이다.
도 7 및 도 8은 도 3에 도시된 타이밍 컨트롤러에 제1 복원기가 구비된 경우와 구비되지 않은 경우 도 4에 도시된 데이터 드라이버에서 복원된 제2 복원 데이터 신호를 비교해서 보여주는 도면이다.
도 9는 본 발명의 실시예에 따른 표시 장치의 압축 구동 방법을 보여주는 플로우차트이다.
도 10은 본 발명의 실시예에 따른 표시 장치의 복원 구동 방법을 보여주는 플로우차트이다.

이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 표시장치의 평면도이다.

도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 컨트롤 보드(120), 게이트 드라이버(130), 회로 기판(150) 및 데이터 구동 회로들(151-154)을 포함한다.

표시 장치(100)는 액정 표시(Liquid Crystal Display, LCD) 장치, 플라즈마 패널 표시(Plasma Panel Display, PDP) 장치, 유기 전계 발광 다이오드(Organic Light Emitting Diode, OLED) 표시 장치, 전계 효과 표시(Field Emission Display, FED) 장치 중 어느 하나일 수 있다.

컨트롤 보드(120)는 케이블(122)을 통해 인쇄 회로 기판(150)과 전기적으로 연결된다. 컨트롤 보드(120)는 케이블(122)을 통해 데이터 신호 및 제어 신호를 데이터 구동 회로들(151-154)로 제공한다. 컨트롤 보드(120)로부터 데이터 구동 회로들(151-154)로 제공되는 제어 신호는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함할 수 있다.

인쇄 회로 기판(150)은 표시 패널(110)을 구동하기 위한 다양한 회로를 포함한다. 인쇄 회로 기판(150)은 컨트롤 보드(120) 및 데이터 구동 회로들(151-154)에 연결되기 위한 다수의 배선들을 포함할 수 있다.

복수의 데이터 구동 회로들(151-154) 각각은 테이프 캐리어 패키지(tape carrier package: TCP) 또는 칩 온 필름(chip on film: COF)으로 구현될 수 있으며, 데이터 구동 집적 회로(141-144)가 각각 실장된다. 데이터 구동 집적 회로들(141-144) 각각은 컨트롤 보드(120)로부터의 데이터 신호 및 제어 신호에 응답해서 표시 패널(110)에 배열된 복수의 데이터 라인들을 구동한다. 데이터 구동 집적 회로들(141-144)은 인쇄 회로 기판(150) 상에 배치되는 것이 아니라 표시 패널(110) 상에 직접 실장 될 수도 있다.

표시 패널(110)은 복수의 픽셀들(PX)이 구비된 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 영상이 표시되는 영역이고, 비표시 영역(NDA)은 영상이 표시되지 않는 영역이다. 표시 패널(110)은 유리 기판, 실리콘 기판, 또는 필름 기판 등이 채용될 수 있다.

게이트 드라이버(130)는 비정질-실리콘 스위칭 트랜지스터(amorphous Silicon Thin Film Transistor a-Si TFT)를 이용한 ASG(Amorphous silicon gate), 산화물 반도체, 결정질 반도체, 다결정 반도체 등을 이용한 회로로 구현되어서 표시 패널(110)의 비표시 영역(NDA)에 집적된다. 다른 실시예에서, 게이트 드라이버(130)는 집적 회로로 집적되어서 표시 패널(110)의 일측에 구비될 수 있다.

표시 패널(110)의 해상도는 1360x768의 HD(high definition)에서 1920x1080의 Full HD로 발전하고, 최근에는 3840x2160의 Ultra HD로 발전하고 있다.

예를 들어, 표시 패널(110)의 해상도가 Ultra HD이고, 수직 동기 신호의 주파수가 120Hz, 수평 블랭크 구간이 100 픽셀, 수직 블랭크 구간이 100 라인, 외부로부터 제공되는 R, G, B 영상 신호 각각이 10 비트인 경우, 타이밍 컨트롤러(120)로부터 인쇄 회로 기판(150)을 통해 데이터 구동 집적 회로(141-144)들로 전송되는 데이터 신호의 전송 속도는 다음 수학식과 같다.

[수학식]

전송 속도 = 120Hz x (3840+200) x (2160+100) x 10bit x 3 =32Gpbs

타이밍 컨트롤러(120)와 인쇄 회로 기판(150) 사이의 인터페이스 가운데 하나인 AiPi(Advanced Intra Panel Interface)를 이용하여 최적의 통신 속도를 1.5Gpbs로 설정한 경우 데이터 구동 집적 회로(141-144)는 적어도 22개가 필요하다. 즉, 타이밍 컨트롤러(120)로부터 데이터 구동 집적 회로(141-144)들로 전송되는 데이터 신호의 전송 속도의 한계로 인해 많은 수의 데이터 구동 집적 회로(141-144)가 필요하다. 그러므로 본 발명의 타이밍 컨트롤러(120)는 데이터 신호를 압축해서 데이터 구동 집적 회로(141-144)로 제공함으로써 데이터 구동 집적 회로(141-144)의 수를 감소시킨다.

도 2는 도 1에 도시된 표시 장치의 회로 구성을 보여주는 도면이다.

도 2를 참조하면, 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 게이트 드라이버(130) 및 데이터 드라이버(140)를 포함한다.

표시 패널(110)은 복수의 데이터 라인들(DL1-DLm) 및 데이터 라인들(DL1-DLm)에 교차하여 배열된 복수의 게이트 라인들(GL1-GLn) 그리고 그들의 교차 영역에 행렬의 형태로 배열된 복수의 픽셀들(PX)을 포함한다. 복수의 데이터 라인들(DL1-DLm)과 복수의 게이트 라인들(GL1-GLn)은 서로 절연되어 있다. 각 픽셀(PX)은 대응하는 데이터 라인 및 게이트 라인에 연결된 스위칭 트랜지스터(T1)와 이에 연결된 액정 커패시터(crystal capacitor, CLC)를 포함할 수 있다.

타이밍 컨트롤러(120)는 외부로부터 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호들(CTRL) 예를 들면, 수직 동기 신호, 수평 동기 신호, 메인 클럭 신호 및 데이터 인에이블 신호 등을 제공받는다. 타이밍 컨트롤러(120)는 제어 신호들(CTRL)에 기초하여 영상 신호(RGB)를 표시 패널(110)의 동작 조건에 맞게 처리한 데이터 신호(DATA) 및 제1 제어 신호(CONT1)를 데이터 드라이버(140)로 제공하고, 제2 제어 신호(CONT2)를 게이트 드라이버(130)로 제공한다. 제1 제어 신호(CONT1)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함하고, 제2 제어 신호(CONT2)는 수직 동기 시작 신호 및 출력 인에이블 신호를 포함할 수 있다. 이 실시예에서, 타이밍 컨트롤러(120)는 영상 신호(RGB)를 압축하여 영상 신호(RGB)보다 비트 폭이 감소한 데이터 신호(DATA)를 출력한다. 이에 관해서는 추후 상세히 설명된다.

게이트 드라이버(130)는 타이밍 컨트롤러(120)로부터의 제2 제어 신호(CONT2)에 응답해서 복수의 게이트 라인들(GL1-GLn)을 구동한다. 데이터 드라이버(140)는 타이밍 컨트롤러(120)로부터의 데이터 신호(DATA) 및 제1 제어 신호(CONT1)에 따라서 데이터 라인들(DL1-DLm)을 구동하기 위한 계조 전압들을 출력한다. 데이터 드라이버(140)는 도 1에 도시된 데이터 구동 집적 회로(141-144)을 포함한다.

게이트 드라이버(130)에 의해서 게이트 라인들(GL1-GLn) 중 어느 하나의 게이트 라인에 게이트 온 전압(VON) 레벨의 게이트 구동 신호가 인가된 동안 이에 연결된 스위칭 트랜지스터(T1)가 턴 온되어서 데이터 드라이버(150)로부터의 계조 전압들이 데이터 라인들(DL1-DLm)로 제공한다. 여기서, 하나의 게이트 라인으로 게이트 온 전압(VON)이 공급되어서 게이트 라인과 연결된 스위칭 트랜지스터들(T1)이 턴 온 되어 있는 기간을 '1 수평 주기(horizontal period)' 또는'1H'라고 한다.

도 3은 도 2에 도시된 타이밍 컨트롤러의 구체적인 구성을 보여주는 블록도이다.

도 3을 참조하면, 타이밍 컨트롤러(120)는 입력 버퍼(210), 제1 압축기(220), 제2 압축기(230), 선택기(240), 제1 복원 회로(DEC1) 및 메모리(280)를 포함한다. 이하 설명에서, 설명의 편의를 위하여 외부의 그래픽 프로세서로부터 제공되는 영상 신호(RGB)를 현재 영상 신호(RGBi)라 칭한다. 현재 영상 신호(RGBi)는 표시 패널(110, 도 2에 도시됨)에 배열된 픽셀들(PX) 각각에 대응한다. 입력 버퍼(210)는 현재 영상 신호(RGBi)를 저장하고, 소정 개수의 픽셀들(PX)에 대응하는 현재 영상 신호들(RGBi)을 제1 압축기(220) 및 제2 압축기(230)로 출력한다. 예컨대, 입력 버퍼(210)는 인접한 4개, 8개, 12개, 16개 픽셀들에 대응하는 현재 영상 신호들(RGBi)을 동시에 제1 압축기(220) 및 제2 압축기(230)로 제공할 수 있다.

제1 압축기(220)는 입력 버퍼(210)로부터 제공된 현재 영상 신호들(RGBi)을 압축한 제1 압축 신호(HRGBi)를 출력한다. 이 실시예에서, 제1 압축기(220)는 제1 방향(X1, 도 2에 도시됨)으로 인접한 픽셀들에 대응하는 현재 영상 신호들(RGBi)의 차이값을 부호화하는 가변장 부호화(variable length coding) 압축기이다. 제1 압축기(220)는 제1 방향(X1)으로 인접한 픽셀들 간의 상관도 즉, 수평 상관도가 높을 때 압축도가 높아지는 특성을 갖는다.

제2 압축기(230)는 입력 버퍼(210)로부터 제공된 현재 영상 신호(RGBi)와 메모리(280)로부터 제공된 이전 영상 신호(RGBi-1)를 수신하고, 제2 압축 신호(VRGBi)를 출력한다. 이 실시예에서, 제2 압축기(230)는 제2 방향(X2, 도 2에 도시됨)으로 인접한 픽셀들의 차이값을 부호화한 가변장 부호화 압축기이다. 제2 압축기(230)는 제2 방향(X2)으로 인접한 픽셀들 간의 상관도 즉, 수직 상관도가 높을 때 압축도가 높아지는 특성을 갖는다.

예컨대, 현재 영상 신호(RGBi)가 i번째 게이트 라인(GLi)과 연결된 픽셀들(PX)로 제공될 신호이면, 메모리(280)로부터 독출되는 이전 영상 신호(RGBi-1)는 i-1번째 게이트 라인(GLi-1)과 연결된 픽셀들(PX)로 제공된 신호를 복원한 신호이다. 그러므로, 제2 압축기(230)는 제2 방향(X2)으로 인접한 픽셀들의 차이값을 부호할 수 있다.

선택기(240)는 제1 압축기(220)로부터의 제1 압축 신호(HRGBi) 및 제2 압축기(230)로부터의 제2 압축 신호(VRGBi) 중 비트 폭이 작은 어느 하나를 데이터 신호(DATA)로서 출력한다. 제1 압축 신호(HRGBi) 및 제2 압축 신호(VRGBi) 각각은 가변장 부호화된 신호이므로 비트 폭이 일정하지 않다. 선택기(240)는 제1 압축 신호(HRGBi) 및 제2 압축 신호(VRGBi) 중 선택된 어느 하나를 고정된 비트 폭의 데이터 신호(DATA)로 변환한다. 예컨대, 선택기(240)는, 제1 압축 신호(HRGBi)가 선택되었다면 플래그 비트를 '0'으로 설정하고, 제2 압축 신호(VRGBi)가 선택되었다면 플래그 비트를 '1'로 설정한다.

또한, 선택기(240)는 제1 압축 신호(HRGBi) 및 제2 압축 신호(VRGBi) 중 선택된 신호에 대응하는 플래그 비트를 데이터 신호(DATA)에 부가하여 도 2에 도시된 데이터 드라이버(140)로 제공한다.

제1 복원 회로(DEC1)는 데이터 신호(DATA)를 압축 이전의 신호로 복원한 제1 복원 데이터 신호(DRGBi)를 출력한다. 제1 복원 회로(DEC1)는 비트폭 복원기(250), 복원기(260), 복원 선택기(270) 및 지연기(290)를 포함한다. 비트 폭 복원기(250)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한다. 만일, 데이터 신호(DATA) 내 플래그 비트가 '0'이면, 비트 폭 복원기(250)는 데이터 신호(DATA)에 근거해서 비트 폭뿐만 아니라 압축 복원도 수행하여 제1 복원 신호(DHRGBi)를 출력한다. 비트 폭 복원기(25)는 데이터 신호(DATA)에 포함된 플래그 비트를 그대로 유지한 제1 복원 신호(DHRGBi)를 출력한다.

만일, 데이터 신호(DATA) 내 플래그 비트가 '1'이면, 비트 폭 복원기(250)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한 신호를 복원기(260)로 제공한다. 지연기(290)는 이전 영상 신호(RGBi-1)를 지연시켜서 복원기(260)로 제공한다. 복원기(260)는 지연기(290)로부터의 지연된 이전 영상 신호(RGBi-1)와 비트 폭 복원기(250)로부터의 비트 폭 복원된 신호에 근거해서 복원된 제2 복원 신호(DVRGBi)를 출력한다.

선택기(270)는 제1 복원 신호(DHRGBi)에 포함된 플래그 비트에 따라서 제1 복원 신호(DHRGBi) 및 제2 복원 신호(DVRGBi) 중 어느 하나를 제1 복원 데이터 신호(DRGBi)로서 메모리(280)에 저장한다. 즉, 선택기(270)는 플래그 비트가 '0'이면 제1 복원 신호(DHRGBi)를 선택하고, 플래그 비트가 '1'이면 제2 복원 신호(DVRGBi)를 제1 복원 데이터 신호(DRGBi)로서 선택한다.

도 4는 도 2에 도시된 데이터 드라이버의 구성을 보여주는 블록도이다.

도 4를 참조하면, 데이터 드라이버(140)는 제2 복원 회로(DEC2), 쉬프트 레지스터(240), 래치 회로(350), 디지털-아날로그 변환기(360) 및 출력 버퍼(370)를 포함한다.

제2 복원 회로(DEC2)는 도 3에 도시된 타이밍 컨트롤러(120)로부터의 데이터 신호(DATA)를 압축 이전의 신호로 복원한 제2 복원 데이터 신호(DDATA)를 출력한다. 제2 복원 회로(DEC2)는 비트폭 복원기(310), 복원기(320) 및 복원 선택기(330)를 포함한다. 비트 폭 복원기(310)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한다. 만일, 데이터 신호(DATA) 내 플래그 비트가 '0'이면, 비트 폭 복원기(310)는 데이터 신호(DATA)에 근거해서 비트 폭뿐만 아니라 압축 복원도 수행하여 제1 복원 신호(DHDATA)를 출력한다. 비트 폭 복원기(310)는 데이터 신호(DATA)에 포함된 플래그 비트를 그대로 유지한 제1 복원 신호(DHDATA)를 출력한다.

만일, 데이터 신호(DATA) 내 플래그 비트가 '1'이면, 비트 폭 복원기(310)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한 신호를 복원기(320)로 제공한다. 복원기(320)는 쉬프트 레지스터(340)로부터의 이전 데이터 신호(PDATA)와 비트 폭 복원기(310)로부터의 비트 폭 복원된 신호에 근거해서 복원된 제2 복원 신호(DVDATA)를 출력한다.

선택기(340)는 제1 복원 신호(DHDATA)에 포함된 플래그 비트에 따라서 제1 복원 신호(DHDATA) 및 제2 복원 신호(DVDATA) 중 어느 하나를 제2 복원 데이터 신호(DDATA)로서 쉬프터 레지스터(240)로 출력한다. 즉, 선택기(330)는 플래그 비트가 '0'이면 제1 복원 신호(DHDATA)를 선택하고, 플래그 비트가 '1'이면 제2 복원 신호(DVDATA)를 제2 복원 데이터 신호(DDATA)로서 선택한다.

쉬프트 레지스터(340)는 1 수평 주기 즉, 1H 동안 제2 복원 데이터 신호(DDATA)를 순차적으로 쉬프트 래치한다. 쉬프트 레지스터(340)로부터 출력되는 이전 데이터 신호(PDATA)는 래치(350)에 의해서 래치된다. 디지털-아날로그 변환기(360)는 이전 데이터 신호(PDATA)를 계조 전압으로 변환한다. 출력 버퍼(370)는 디지털-아날로그 변환기(360)로부터의 계조 전압으로 데이터 라인들(DL1~DLm, 도 2에 도시됨)을 구동한다.

도 3 및 도 4에 도시된 바와 같이, 타이밍 컨트롤러(120)는 압축된 데이터 신호(DATA)를 데이터 드라이버(140)로 전송하고, 데이터 드라이버(140)는 이를 복원해서 복원된 영상 신호에 대응하는 영상이 표시 패널(110, 도 2에 도시됨)에 표시되도록 동작한다.

타이밍 컨트롤러(120)가 압축된 데이터 신호(DATA)를 데이터 드라이버(140) 로 전송하게 되면 데이터 신호(DATA)의 양이 감소한다. 데이터 신호(DATA)의 양이 감소하면 데이터 드라이버(140) 내 데이터 구동 집적 회로(141-144)의 개수를 감소시킬 수 있다.

도 5는 도 3에 도시된 타이밍 컨트롤러가 4 픽셀에 대응하는 영상 신호들에 근거해서 압축 동작을 수행하는 경우의 일 예를 보여주는 블록도이다. 도 5에서 도 3과 동일한 구성 요소들에 대해서는 동일한 인출 부호를 병기하고, 중복되는 설명은 생략한다.

도 5를 참조하면, 입력 버퍼(210)는 3개의 지연기들(D)을 포함한다. 지연기들(D)은 순차적으로 연결되며, 현재 영상 신호(RGBi)를 지연시켜 출력한다. 그러므로 버퍼(210)를 통해 4개의 픽셀들에 대응하는 현재 영상 신호들(RGBi)이 제1 압축기(220) 및 제2 압축기(230)로 제공된다.

제2 압축기(230)는 감산기들(221~224) 및 압축 회로(225)를 포함한다. 감산기들(221~224) 각각은 현재 영상 신호(RGBi)와 메모리(280)로부터의 이전 영상 신호(RGBi-1)의 차를 계산해서 차이값(DIFFi)을 압축 회로(225)로 출력한다. 압축 회로(225)는 현재 영상 신호(RGBi)와 메모리(280)로부터의 이전 영상 신호(RGBi-1)의 차이값(DIFFi)에 근거해서 제2 압축 신호(VRGB1)를 출력한다.

제1 압축기(220)는 입력 버퍼(210)로부터 제공된 현재 영상 신호들(RGBi)을 압축한 제1 압축 신호(HRGBi)를 출력한다. 선택기(240)는 제1 압축기(220)로부터의 제1 압축 신호(HRGBi) 및 제2 압축기(230)로부터의 제2 압축 신호(VRGBi) 중 비트 폭이 작은 어느 하나를 데이터 신호(DATA)로서 출력한다.

제1 복원 회로(DEC1) 내 비트 폭 복원기(250)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한다. 만일, 데이터 신호(DATA) 내 플래그 비트가 '0'이면, 비트 폭 복원기(250)는 데이터 신호(DATA)에 근거해서 비트 폭뿐만 아니라 압축 복원도 수행하여 제1 복원 신호(DHRGBi)를 출력한다. 비트 폭 복원기(25)는 데이터 신호(DATA)에 포함된 플래그 비트를 그대로 유지한 제1 복원 신호(DHRGBi)를 출력한다. 만일, 데이터 신호(DATA) 내 플래그 비트가 '1'이면, 비트 폭 복원기(250)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한 신호를 복원기(260)로 제공한다.

복원기(260)는 가산기들(261~264)을 포함한다. 가산기들(261~264) 각각은 지연기(290)로부터의 지연된 이전 영상 신호(RGBi-1)와 비트 폭 복원기(250)로부터의 비트 폭 복원된 신호에 근거해서 복원된 제2 복원 신호(DVRGBi)를 출력한다.

선택기(270)는 제1 복원 신호(DHRGBi)에 포함된 플래그 비트에 따라서 제1 복원 신호(DHRGBi) 및 제2 복원 신호(DVRGBi) 중 어느 하나를 제1 복원 데이터 신호(DRGBi)로서 메모리(280)에 저장한다.

다음 표 1은 인접한 4개의 픽셀들에 대응하는 이전 영상 신호(RGBi-1)와 현재 영상 신호(RGBi)의 일 예를 보여준다.

이전 영상 신호(RGBi-1)	0	25	52	85
현재 영상 신호(RGBi)	0	25	52	85

다음 표 2는 표 1에 예시된 이전 영상 신호(RGBi-1)와 현재 영상 신호(RGBi)에 근거해서 도 5에 도시된 제1 압축기(210) 및 제2 압축기(230)에 의해 각각 압축되는 경우 제1 압축 신호(HRGBi) 및 제2 압축 신호(VRGBi) 각각의 비트 폭을 보여주는 도면이다.

HRGBi	DIFFi	0	25	27	33
HRGBi	비트 폭	1	9	9	9
VRGBi	DIFFi	0	0	0	0
VRGBi	비트 폭	1	1	1	1

표 1의 인접한 4개의 픽셀들에 대응하는 이전 영상 신호(RGBi-1)와 현재 영상 신호(RGBi)를 압축하는 경우, 제1 압축 신호(HRGBi)의 비트 폭은 총 28 비트이고, 제2 압축 신호(VRGBi)의 비트 폭은 총 4 비트이다. 이 경우와 같이 제2 방향(X2)에서의 상관 관계 즉, 수직 상관이 높은 경우에는 제2 압축기(230)로부터 출력되는 제2 압축 신호(VRGBi)의 비트 폭이 더 작다. 따라서 압축 선택기(240)는 제2 압축기(230)로부터 출력되는 제2 압축 신호(VRGBi)를 데이터 신호(DATA)로서 출력할 것이다.

다음 표 3은 인접한 4개의 픽셀들에 대응하는 이전 영상 신호(RGBi-1)와 현재 영상 신호(RGBi)의 다른 예를 보여준다.

이전 영상 신호(RGBi-1)	85	52	25	22
현재 영상 신호(RGBi)	90	90	90	90

다음 표 4는 표 3에 예시된 이전 영상 신호(RGBi-1)와 현재 영상 신호(RGBi)에 근거해서 도 5에 도시된 제1 압축기(210) 및 제2 압축기(230)에 의해 각각 압축되는 경우 제1 압축 신호(HRGBi) 및 제2 압축 신호(VRGBi) 각각의 비트 폭을 보여주는 도면이다.

HRGBi	DIFFi	90	0	0	0
HRGBi	비트 폭	9	1	1	1
VRGBi	DIFFi	3	33	27	3
VRGBi	비트 폭	9	9	9	9

표 1의 인접한 4개의 픽셀들에 대응하는 이전 영상 신호(RGBi-1)와 현재 영상 신호(RGBi)를 압축하는 경우, 제1 압축 신호(HRGBi)의 비트 폭은 총 12 비트이고, 제2 압축 신호(VRGBi)의 비트 폭은 총 36 비트이다. 이와 같이 제1 방향(X1)에서의 상관 관계 즉, 수평 상관이 높은 경우에는 제1 압축기(220)로부터 출력되는 제1 압축 신호(HRGBi)의 비트 폭이 더 작다. 따라서 압축 선택기(240)는 제2 압축기(230)로부터 출력되는 제2 압축 신호(VRGBi)를 데이터 신호(DATA)로서 출력할 것이다.

도 6은 도 4에 도시된 데이터 드라이버가 4 픽셀에 대응하는 데이터 신호들에 근거해서 복원 동작을 수행하는 경우의 일 예를 보여주는 블록도이다. 도 6에서 도 4와 동일한 구성 요소들에 대해서는 동일한 인출 부호를 병기하고, 중복되는 설명은 생략한다.

도 6을 참조하면, 제2 복원 회로(DEC2) 내 비트 폭 복원기(310)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한다. 만일, 데이터 신호(DATA) 내 플래그 비트가 '0'이면, 비트 폭 복원기(310)는 데이터 신호(DATA)에 근거해서 비트 폭뿐만 아니라 압축 복원도 수행하여 제1 복원 신호(DHDATA)를 출력한다. 비트 폭 복원기(310)는 데이터 신호(DATA)에 포함된 플래그 비트를 그대로 유지한 제1 복원 신호(DHDATA)를 출력한다.

만일, 데이터 신호(DATA) 내 플래그 비트가 '1'이면, 비트 폭 복원기(310)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한 신호를 복원기(320)로 제공한다. 복원기(320)는 가산기들(321~324)을 포함한다. 가산기들(321~324) 각각은 쉬프트 레지스터(340)로부터의 이전 데이터 신호(PDATA)와 비트 폭 복원기(310)로부터의 비트 폭 복원된 신호에 근거해서 복원된 제2 복원 신호(DVDATA)를 출력한다.

쉬프트 레지스터(340)는 1 수평 주기 즉, 1H 동안 제2 복원 데이터 신호(DDATA)를 순차적으로 쉬프트 래치한다. 쉬프트 레지스터(340)는 m/4 개의 지연회로들(DLY1~DLYm/4)을 포함한다. 지연 회로들(DLY1~DLYm/4) 각각은 4개의 지연기들(D)을 포함한다. 각 지연 회로들(DLY1~DLYm/4) 내 4개의 지연기들(D)은 병렬로 배열되되, 지연 회로들(DLY1~DLYm/4)은 직렬로 순차적으로 연결된다. 따라서 4개의 픽셀들에 대응하는 제2 복원 데이터 신호들(DDATA)이 쉬프트 레지스터(340)에 의해서 병렬로 순차 지연된 후 이전 데이터 신호(PDATA)로 출력된다.

한편, 첫 번째 지연 회로(DLY1)로부터 출력되는 제2 복원 데이터 신호(DDATA)는 출력 데이터 신호(D1~Dm)로서 래치 회로(350)로 제공된다. 래치 회로(350)는 출력 데이터 신호(D1~Dm)가 모두 수신되면 출력 데이터 신호(D1~Dm)를 디지털-아날로그 변환기(360)로 제공한다. 디지털-아날로그 변환기(360)는 이전 데이터 신호(PDATA)를 계조 전압으로 변환한다. 출력 버퍼(370)는 디지털-아날로그 변환기(360)로부터의 계조 전압으로 데이터 라인들(DL1~DLm)을 구동한다.

도 7 및 도 8은 도 3에 도시된 타이밍 컨트롤러에 제1 복원기가 구비된 경우와 구비되지 않은 경우 도 4에 도시된 데이터 드라이버에서 복원된 제2 복원 데이터 신호를 비교해서 보여주는 도면이다.

먼저 도 3, 도 4 및 도 7을 참조하면, 우선 타이밍 컨트롤러(120)로부터 출력되는 데이터 신호(DATA)는 제2 압축기(230)에 의해서 압축된 것으로 가정한다. 타이밍 컨트롤러(120)로부터 출력되는 데이터 신호(DATA)는 영상 신호(RGBi)에 근거해서 압축되었으나, 데이터 신호(DATA)와 영상 신호(RGBi) 사이에는 오차가 존재할 수 있다. 만일 타이밍 컨트롤러(120)가 압축 선택기(240)로부터 출력되는 데이터 신호(DATA)를 복원하지 않고 그대로 메모리(280)에 저장하는 경우, 데이터 드라이버(140)에 의해서 복원된 제2 복원 데이터 신호(DDATA)에는 영상 신호(RGBi)와 압축된 데이터 신호(DATA) 사이의 차이가 누적됨을 알 수 있다.

도 3, 도 4 및 도 8을 참조하면, 타이밍 컨트롤러(120)로부터 출력되는 데이터 신호(DATA)가 복원되어 메모리(280) 저장되는 본 발명의 실시예에 의하면, 메모리(280)로부터 독출된 이전 영상 신호(RGBi-1)와 데이터 드라이버(140)에 의해서 복원된 제2 복원 데이터 신호(DDATA)가 서로 일치한다. 이와 같이, 타이밍 컨트롤러(120)가 압축 복원된 제1 복원 데이터 신호(DRGBi)를 메모리(280)에 저장하는 것에 의해서 오차 발생을 최소화할 수 있다.

도 9는 본 발명의 실시예에 따른 표시 장치의 압축 구동 방법을 보여주는 플로우차트이다. 설명의 편의를 위하여 도 3에 도시된 타이밍 컨트롤러의 구성을 참조하여 표시 장치의 구동 방법이 설명된다.

도 3 및 도 9를 참조하면, 타이밍 컨트롤러(120) 내 입력 버퍼(210)는 현재 영상 신호(RGBi)를 수신한다(S400). 제1 압축기(220)는 제1 입력 버퍼(210)로부터 제공된 현재 영상 신호들(RGBi)을 압축한 제1 압축 신호(HRGBi)를 출력한다(S410). 이 실시예에서, 제1 압축기(220)는 제1 방향(X1, 도 2에 도시됨)으로 인접한 픽셀들에 대응하는 현재 영상 신호들(RGBi)의 차이값을 부호화하는 가변장 부호화(variable length coding) 압축기이다. 제1 압축기(220)는 제1 방향(X1)으로 인접한 픽셀들 간의 상관도 즉, 수평 상관도가 높을 때 압축도가 높아지는 특성을 갖는다.

제2 압축기(230)는 입력 버퍼(210)로부터 제공된 현재 영상 신호(RGBi)와 메모리(280)로부터 제공된 이전 영상 신호(RGBi-1)를 수신하고, 제2 압축 신호(VRGBi)를 출력한다(S420). 이 실시예에서, 제2 압축기(230)는 제2 방향(X2, 도 2에 도시됨)으로 인접한 픽셀들의 차이값을 부호화한 가변장 부호화 압축기이다. 제2 압축기(230)는 제2 방향(X2)으로 인접한 픽셀들 간의 상관도 즉, 수직 상관도가 높을 때 압축도가 높아지는 특성을 갖는다.

선택기(240)는 제1 압축기(220)로부터의 제1 압축 신호(HRGBi) 및 제2 압축기(230)로부터의 제2 압축 신호(VRGBi)의 비트 폭을 비교한다(S430). 만일 제1 압축 신호(HRGBi)의 비트 폭이 제2 압축 신호(VRGBi)의 비트 폭보다 작다면 플래그 비트를 '0'으로 설정하고, 제1 압축 신호(HRGBi)를 데이터 신호(DATA)로서 출력한다(S440).

제1 복원 회로(DEC1)는 데이터 신호(DATA)를 압축 이전의 신호로 복원한 제1 복원 데이터 신호(DRGBi)를 출력한다(S442). 제1 복원 데이터 신호(DRGBi)는 메모리(280)에 저장된다(S444).

만일 제2 압축 신호(VRGBi)의 비트 폭이 제1 압축 신호(HRGBi)의 비트 폭 보다 작다면 플래그 비트를 '1'으로 설정하고, 제2 압축 신호(VRGBi)를 데이터 신호(DATA)로서 출력한다(S450).

제1 복원 회로(DEC1)는 데이터 신호(DATA)를 압축 이전의 신호로 복원한 제1 복원 데이터 신호(DRGBi)를 출력한다(S452). 제1 복원 데이터 신호(DRGBi)는 메모리(280)에 저장된다(S454).

도 10은 본 발명의 실시예에 따른 표시 장치의 복원 구동 방법을 보여주는 플로우차트이다. 설명의 편의를 위하여 도 4에 도시된 데이터 드라이버의 구성을 참조하여 표시 장치의 구동 방법이 설명된다.

도 4 및 도 10을 참조하면, 데이터 드라이버(140)의 제2 복원 회로(DEC2)는 도 3에 도시된 타이밍 컨트롤러(120)로부터의 데이터 신호(DATA)를 수신한다(S500). 제2 복원 회로(DEC2) 내 비트 폭 복원기(310)는 데이터 신호(DATA)의 비트 폭을 영상 신호(RGBi)의 비트 폭으로 복원한다(S510). 만일, 데이터 신호(DATA) 내 플래그 비트가 '0'이면, 데이터 신호(DATA)에 근거해서 비트 폭뿐만 아니라 압축 복원도 수행하여 제1 복원 신호(DHDATA)를 출력한다.

선택기(340)는 제1 복원 신호(DHDATA)에 포함된 플래그 비트에 따라서 압축 타입을 판별한다(S520). 만일 플래그 비트가 '0'이면 선택기(340)는 제1 타입의 압축인 것으로 판별해서 제1 복원 신호(DHDATA)를 제2 복원 데이터 신호(DDATA)로서 출력한다(S530). 만일 플래그 비트가 '1'이면 선택기(340)는 복원기(320)로부터의 제2 복원 신호(DVDATA) 선택한다(S540). 선택기(340)는 제2 복원 신호(DVDATA)를 제2 복원 데이터 신호(DDATA)로서 선택한다.

쉬프트 레지스터(340)는 1 수평 주기 즉, 1H 동안 제2 복원 데이터 신호(DDATA)를 순차적으로 쉬프트 래치한다. 쉬프트 레지스터(340)로부터 출력되는 이전 데이터 신호(PDATA)는 래치(350)에 의해서 래치된다. 디지털-아날로그 변환기(360)는 이전 데이터 신호(PDATA)를 계조 전압으로 변환한다. 출력 버퍼(370)는 디지털-아날로그 변환기(360)로부터의 계조 전압으로 데이터 라인들(DL1~DLm, 도 2에 도시됨)을 구동한다(S560).

도 9 및 도 10에 도시된 바와 같이, 타이밍 컨트롤러(120)는 압축된 데이터 신호(DATA)를 데이터 드라이버(140)로 전송하고, 데이터 드라이버(140)는 이를 복원해서 복원된 영상 신호에 대응하는 영상이 표시 패널(110, 도 2에 도시됨)에 표시되도록 동작한다. 타이밍 컨트롤러(120)가 압축된 데이터 신호(DATA)를 데이터 드라이버(140) 로 전송하게 되면 데이터 신호(DATA)의 양이 감소한다. 데이터 신호(DATA)의 양이 감소하면 데이터 드라이버(140) 내 데이터 구동 집적 회로(141-144)의 개수를 감소시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시 장치 110: 표시 패널
120: 타이밍 컨트롤러 130: 게이트 드라이버
140: 데이터 드라이버 141~144: 데이터 구동 집적 회로
151~154: 데이터 구동 회로들 210: 입력 버퍼
220: 제1 압축기 230: 제2 압축기
240; 압축 선택기 250, 310: 비트 폭 복원기
260, 320: 복원기 270, 330: 복원 선택기
280: 메모리 290: 지연기
340: 쉬프트 레지스터 350; 래치 회로
360: 디지털-아날로그 변환기 370: 출력 버퍼

Claims

복수의 게이트 라인들과 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널과;
상기 복수의 게이트 라인들을 구동하는 게이트 드라이버와;
상기 복수의 데이터 라인들을 구동하는 데이터 드라이버; 그리고
상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하며, 외부로부터 입력된 영상 신호를 압축한 데이터 신호를 상기 데이터 드라이버로 제공하는 타이밍 컨트롤러를 포함하되;
상기 타이밍 컨트롤러는,
상기 영상 신호를 제1 타입 압축 방식으로 압축한 제1 압축 신호 및 제2 타입의 압축 방식으로 압축한 제2 압축 신호를 생성하고, 상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 상기 데이터 신호로서 선택하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는,
상기 데이터 신호를 압축 이전의 제1 복원 데이터 신호로 복원하는 제1 복원 회로; 및
상기 제1 복원 데이터 신호를 저장하는 메모리를 더 포함하는 것을 특징으로 하는 표시 장치.
제 2 항에 있어서,
상기 타이밍 컨트롤러는,
상기 영상 신호를 입력받고, 상기 제1 타입 압축 방식으로 압축된 상기 제1 압축 신호를 출력하는 제1 압축기와;
상기 영상 신호 및 상기 메모리로부터의 상기 제1 복원 데이터 신호를 입력받고, 상기 제2 타입 압축 방식으로 압축된 상기 제2 압축 신호를 출력하는 제2 압축기; 및
상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 상기 데이터 신호로서 출력하는 압축 선택기를 포함하는 것을 특징으로 하는 표시 장치.
제 3 항에 있어서,
상기 제1 압축기는 상기 복수의 픽셀들 중 제1 방향으로 인접한 소정 개수의 픽셀들에 대응하는 영상 신호들의 차를 이용하여 상기 제1 압축 신호를 출력하는 것을 특징으로 하는 표시 장치.
제 3 항에 있어서,
상기 제2 압축기는 상기 영상 신호 및 상기 메모리로부터의 상기 제2 복원 데이터 신호의 차를 이용하여 상기 제2 압축 신호를 출력하는 것을 특징으로 하는 표시 장치.
제 3 항에 있어서,
상기 압축 선택기는,
상기 제1 압축 신호 및 상기 제2 압축 신호 중 선택된 어느 하나에 대응하는 플래그 비트를 상기 데이터 신호에 부가하여 상기 데이터 드라이버로 전송하는 것을 특징으로 하는 표시 장치.
제 6 항에 있어서,
상기 제1 복원 회로는,
상기 데이터 신호의 비트 폭을 복원하는 비트 폭 복원기와;
상기 메모리로부터의 상기 제1 복원 데이터 신호를 지연시키는 지연기와;
상기 비트 폭 복원기로부터의 비트 폭 복원된 데이터 신호와 상기 지연기로부터의 지연된 제1 복원 데이터 신호에 근거해서 복원 신호를 출력하는 복원기; 및
상기 플래그 비트에 근거해서 상기 비트 폭 복원된 데이터 신호 및 상기 복원 신호 중 어느 하나를 상기 메모리에 저장하는 제1 복원 선택기를 포함하는 것을 특징으로 하는 표시 장치.
제 6 항에 있어서,
상기 데이터 드라이버는,
상기 데이터 신호를 복원해서 제2 복원 데이터 신호를 출력하는 제2 복원 회로와;
상기 제2 복원 데이터 신호를 저장하는 쉬프트 레지스터; 및
상기 제2 복원 데이터 신호에 근거해서 상기 복수의 데이터 라인들을 구동하는 구동 회로를 포함하는 것을 특징으로 하는 표시 장치.
제 8 항에 있어서,
상기 제2 복원 회로는,
상기 데이터 신호의 비트 폭을 복원하는 비트 폭 복원기와;
상기 비트 폭 복원기로부터의 비트 폭 복원된 데이터 신호와 상기 쉬프트 레지스터로부터의 지연된 제2 복원 데이터 신호에 근거해서 복원 신호를 출력하는 복원기; 및
상기 압축 정보에 근거해서 상기 비트 폭 복원된 데이터 신호 및 상기 복원 신호 중 어느 하나를 상기 제2 복원 데이터 신호로서 출력하는 제2 복원 선택기를 포함하는 것을 특징으로 하는 표시 장치.
제 8 항에 있어서,
상기 구동 회로는,
상기 제2 복원 데이터 신호를 래치하는 래치와;
상기 래치로부터의 상기 제2 복원 데이터 신호를 아날로그 신호로 변환한 계조 신호를 출력하는 디지털-아날로그 변환기; 및
상기 디지털-아날로그 변환기로부터의 상기 계조 신호를 상기 복수의 데이터 라인들로 제공하는 출력 버퍼를 포함하는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러로부터 출력되는 상기 데이터 신호는 고정된 비트 폭을 갖는 것을 특징으로 하는 표시 장치.
제 1 항에 있어서,
상기 데이터 드라이버는 복수의 데이터 구동 집적 회로들을 포함하는 것을 특징으로 하는 표시 장치.
영상 신호를 수신하는 단계와;
상기 영상 신호를 제1 타입 압축 방식으로 압축한 제1 압축 신호를 생성하는 단계와;
상기 영상 신호를 제2 타입의 압축 방식으로 압축한 제2 압축 신호를 생성하는 단계; 및
상기 제1 압축 신호 및 상기 제2 압축 신호 중 비트 폭이 작은 어느 하나를 선택해서 데이터 신호로서 출력하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제 13 항에 있어서,
상기 데이터 신호 출력 단계는,
상기 제1 압축 신호 및 상기 제2 압축 신호 중 선택된 어느 하나에 대응하는 플래그 신호를 상기 데이터 신호에 부가하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
제 14 항에 있어서,
상기 데이터 신호의 비트 폭을 복원하는 단계와;
비트 폭 복원된 데이터 신호와 이전 복원 데이터 신호에 근거해서 복원 신호를 출력하는 단계; 및
상기 복원 신호를 저장하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.