KR20060127648A - 듀얼 다마신 패턴 형성 방법 - Google Patents
듀얼 다마신 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20060127648A KR20060127648A KR1020050048879A KR20050048879A KR20060127648A KR 20060127648 A KR20060127648 A KR 20060127648A KR 1020050048879 A KR1020050048879 A KR 1020050048879A KR 20050048879 A KR20050048879 A KR 20050048879A KR 20060127648 A KR20060127648 A KR 20060127648A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- forming
- photoresist pattern
- trench
- interlayer insulating
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 239000011261 inert gas Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 230000031700 light absorption Effects 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000007261 regionalization Effects 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 8
- 230000032798 delamination Effects 0.000 abstract description 7
- 238000010521 absorption reaction Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract 4
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005336 cracking Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 etc. Chemical compound 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로서, 상기 방법은 배선이 형성된 기판상에 확산방지막, 층간절연막을 형성하는 단계, 상기 층간 절연막에 불활성 가스 플라즈마를 이용하여 표면을 처리하는 단계, 상기 층간 절연막 위에 캡핑층을 형성하는 단계, 상기 캡핑층 위에 비아홀용 포토레지스트 패턴을 형성하고 이를 이용한 식각공정으로 상기 배선을 노출시키기 위해 비아홀을 형성하는 단계, 상기 비아홀용 포토레지스트 패턴을 제거하고 상기 비아홀에 광흡수막을 매립하는 단계, 상기 광흡수막 상에 트렌치용 포토레지스트 패턴을 형성한 후, 상기 광흡수막, 상기 층간 절연막 및 상기 캡핑층 각각의 노출된 부분을 일정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치용 포토레지스트 패턴과 상기 비아홀에 남아 있는 상기 광흡수막을 제거하는 단계를 포함하여 이루어진다. 본 발명은 층간 절연막에 불활성 가스를 이용한 플라즈마 처리를 하여, 층간 절연막과 캡핑층의 접착불량 및 갈라짐을 감소시켜 메탈 브리지 현상을 방지함으로써, 소자의 신뢰성 및 수율을 향상시킨다.
듀얼 마다신 패턴, 저유전 상수, 인터컨넥트, 다마신
Description
도 1a 내지 도 1f는 종래의 기술에 따른 다마신 패턴 형성 방법을 도시한 단면도이고,
도 2a는 갈라짐 현상(delamination)을 도시한 단면도이고,
도 2b는 메탈 브리지(metal bridge) 현상을 도시한 단면도이고,
도 2c는 양호한 듀얼 다마신 패턴의 단면도이고,
도 3a 내지 도 3h는 본 발명의 실시예에 따른 다마신 패턴 형성 방법을 도시한 단면도.
<도면의 주요 부분에 관한 부호의 설명>
31: 하부 배선 32: 확산 방지막
33: 층간 절연막 34: 캡핑층
36: 비아홀 37: 트렌치용 패턴
본 발명은 저유전 상수 물질을 이용한 듀얼 다마신 공정에 관한 것으로, 특히 층간 절연막을 형성하는 저유전 상수 물질의 표면에 불활성 가스를 이용한 플라즈마 전처리를 통해 장치의 신뢰도를 향상시키는 듀얼 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적회로로 옮겨가면서 소자의 기하학적 형상이 서브-하프-마이크론(sub-half-micron)영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration:EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적회로에 유용한 상호연결 재료(interconnection material)로 사용되고 있다. 또한, 반도체 소자가 고집적화되고 기술이 발전되어 감에 따라 배선간의 기생 정전용량이 문제점으로 대두되고 있다. 기생 정전용량이 크게 되면, RC 시간이 지연되고 사용 전력량이 증가하며 상호 간섭에 의한 잡음 등이 일어나 소자의 고속화에 장애가 된다. 따라서, 층간 절연막의 재료로 다공성 산화물과 같이 유전 상수값이 3이하인 저유전 상수값(low-k)을 갖는 절연물질이 사용되고 있다.
그런데, 구리와 저유전 상수값의 절연물질을 이용하여 배선공정을 진행함에 있어, 구리의 식각 특성이 매우 열악하여 이를 해결하고자 최근에는 듀얼 다마신 공정이 널리 적용되고 있다.
듀얼 다마신 공정은 다양한 방식으로 실시하고 있는데, 버리드 비아(buried via), 비아 퍼스트(via first), 트렌치 퍼스트(trench first) 및 자기 정렬(self aligned)의 네가지로 요약할 수 있다.
CMOS 로직 소자의 스피드 증가는 주로 게이트 길 감소에 의한 게이트 지연시간(gate delay time)을 줄이는 것에 의존하여 왔느나, 소자의 고집적화로 BEOL(Back End Of Line) 금속화(metallization)에 의한 시정수(Resistance Capacitance:RC) 지연이 소자의 스피드를 좌우하게 되었다. 이러한 시정수 지연을 줄이기 위해, 상기에서 언급한 바와 같이, 저항이 낮은 구리와 같은 금속을 금속 배선 재료로 적용하고, 층간 절연막을 저유전 물질로 형성하며, 듀얼 다마신 공정을 적용하고 있다.
도 1a 내지 도 1f는 종래 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 하부 배선(11)이 형성된 기판(10)이 제공되고, 하부 배선(11)을 포함한 전체 구조상에 확산 방지막(12)을 형성한다. 확산 방지막(12)은 하부 배선(11)이 구리인 경우 구리의 산화 방지 및 구리 이온의 외부 확산을 방지하는 역할을 하며, 후 공정으로 형성될 비아홀 형성시 하부 배선(11)을 보호하는 역할을 한다.
도 1b를 참조하면, 확산 방지막(12) 상에 층간 절연막(13) 및 캡핑층(14)을 형성한다. 캡핑층(14) 상에 비아홀이 형성될 영역이 개방된 비아홀용 포토레지스트 패턴(15)을 형성한다.
상기에서, 층간 절연막(13)은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해, 유전 상수값이 낮은 물질로 형성한다. 캡핑층(14)은 저유전 층간 절연막(13)의 수분 흡수나 후속 공정에 의한 손상을 방지하기 위해 형성하는데, 주로 
나 
와 같은 질화물을 사용한다.
도 1c를 참조하면, 비아홀용 포토레지스트 패턴(15)을 식각 마스크로 한 비아 식각 공정으로 캡핑층(14) 및 층간 절연막(13)을 식각하여 비아홀(16)을 형성한다. 이때, 확산 방지막(12)은 식각 정지층 역할을 한다. 이후, 비아홀용 포토레지스트 패턴(15)을 제거한다.
도 1d를 참조하면, 비아홀(16)을 포함한 전체 구조상에 광흡수막(100)을 도포하여 비아홀(16)을 매립하고, 광흡수막(100)상에 트렌치가 형성될 영역에 개방된 트렌치용 포토레지스트 패턴(17)을 형성한다. 상기 광흡수막(100)은 보통 유기버텀-반사방지막(Organic B-ARC)이 사용된다.
도 1e를 참조하면, 트렌치용 포토레지스트 패턴(17)을 식각 마스크로 하여 광흡수막(100), 층간 절연막(13) 및 캡핑층(14) 각각의 노출된 부분을 일정 깊이 식각하여 트렌치(18)를 형성하고, 이후 트렌치용 포토레지스트 패턴(17)과 광흡수막(100)도 제거하여 비아홀(16)과 트렌치(18)로 이루어진 듀얼 다마신 패턴이 형성된다.
도 1f를 참조하면, 듀얼 다마신 패턴 내에 하부 배선(11)과 연결되는 상부 배선(19)을 형성한다.
상기한 종래 듀얼 다마신 패턴 형성 방법은 비아 퍼스트(via first) 방식을 기술이고, 상기한 바와 같이 트렌치를 먼저 형성하고 비아홀을 뒤에 형성하는 트렌치 퍼스트(trench first)방식과 기타 버리드 비아 방식 자기 정렬 방식 등도 이용되고 있다. 듀얼 다마신 패턴에 있어서 층간 절연막(13)으로는 저유전 상수(low-k) 물질인 SiOC 필름이 보편적으로 사용되고 있다. 이와 같은 저유전 상수 물질은 특성상 전기 이동도(electro-migration:EM), 스트레스 이동도(stress-migration:SM) 및 온도에 따른 유전체 방전(temperature dependent dielectric breakdown:TDDB)과 같은 집적시의 신뢰성 문제를 안고 있다. 특히, 저유전 상수 물질로 보편적으로 이용되는 SiOC의 사용시에는 IMD 접착(adhesion) 및 갈라짐(delamination)의 현상이 문제되고 있다.
도 2a 는 트렌치 측면의 갈라짐 현상 및 접착 불량 현상(25)(trench side wall delamination and poor adhesion)을 도시하고 있다. SiOC와 같은 저유전 상수 물질은 애싱(ashing) 공정시 탄소 손실(carbon loss)이 발생하며, 이로 인하여 IMD side wall 의 SiOC과 
간의 계면의 손상에 따른 갈라짐(delamination) 현상이 도 2a와 같이 발생할 수 있다. 카본기로 야기되는 층간 절연막(23)의 SiOC와 캡핑층(24)의 
필름 간의 접착(adhesion) 문제를 발생할 수도 있다.
도 2b는 상기의 갈라짐 및 접착 문제로 인하여 메탈 브리지(26)가 생기는 현상을 도시하고 있다. 캡핑층(24)과 층간 절연막(23) 사이가 갈라지거나 접착이 완전하지 않는 경우 구리를 홀에 주입시 그 틈으로 구리가 인입되어 서로 연결되는 현상, 즉 메탈 브리지가 발생되며 장치의 품질을 저하시키게 된다.
도 2c는 갈라짐 및 접착 문제가 발생하지 않는 이상적인 듀얼 다마신 공정의 모습을 도시하고 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 층간 절연막을 형성한 후 불활성 가스 플라즈마 전처리를 함으로써 접착 불량(adhesion) 및 갈라짐(delamination)의 현상을 감소시키는 것을 목적으로 한다.
이와 같은 목적을 실현하기 위해 본 발명은 배선이 형성된 기판상에 확산방지막, 층간절연막을 형성하는 단계, 상기 층간 절연막에 불활성 가스 플라즈마를 이용하여 표면을 처리하는 단계, 상기 층간 절연막 위에 캡핑층을 형성하는 단계, 상기 캡핑층 위에 비아홀용 포토레지스트 패턴을 형성하고 이를 이용한 식각공정으로 상기 배선을 노출시키기 위해 비아홀을 형성하는 단계, 상기 비아홀용 포토레지스트 패턴을 제거하고 상기 비아홀에 광흡수막을 매립하는 단계, 상기 광흡수막 상에 트렌치용 포토레지스트 패턴을 형성한 후, 상기 광흡수막, 상기 층간 절연막 및 상기 캡핑층 각각의 노출된 부분을 일정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치용 포토레지스트 패턴과 상기 비아홀에 남아 있는 상기 광흡수막을 제거하는 단계를 포함하여 이루어진다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 3a를 참조하면, 하부 배선(31)이 형성된 가판(30)이 제공되고, 하부 배선(31)을 포함한 전체 구조상에 확산 방지막(32)을 형성한다. 확산 방지막(32)은 하부 배선(31)이 구리인 경우 구리의 산화 방지 및 구리 이온의 외부 확산을 방지하는 역할을 하며, 후속 공정으로 형성될 비아홀 형성시 하부 배선(31)을 보호하는 역할을 한다.
도 3b 및 3c를 참조하면, 확산 방지막 위에는 저유전 상수 물질(33)(low-k material)이 도포된다. 저유전 상수 물질이란 일반적으로 4 이하의 유전 상수값을 가지는 산화 실리콘에 비해 향상된 절연 능력을 가지고 있는 낮은 유전 상수 값을 가진 유전체 물질을 말한다. 저유전 상수 물질로는 특히 SiOC가 가장 널리 사용되고 있다. SiOC의 경우 도포된 이후에 그 표면의 카본 밀도(carbon density)가 증가되게 되는데, 증가된 카본 밀도로 인해 SiOC필름과 그 위에 형성되는 캡핑층 간에 접착 불량(poor adhesion)이 발생하고 식각한 후에는 갈라짐(delamination)이 발생한다. 이러한 접착 불량과 갈라짐으로 메탈 브리지(metal bridge)가 생기는 것을 막기 위해서 도 3c에 도시된 바와 같이 불활성 가스를 이용한 플라즈마 전처리를 층간 절연층에 행한다. 이러한 전처리는 층간 절연층 표면에 증가된 카본기를 제거 해 주는 역할을 포함하는데, 결과적으로 카본기에 의해 발생하는 접착 불량이나 갈라짐 현상을 감소시켜 메탈 브리지에 의한 장치의 품질 저하를 막아준다. 상기 플라즈마 처리에 이용되는 불활성 가스는 Ar 또는 He이 바람직하다.
도 3d는 층간 절연막 위에 캡핑층(34)을 도포한 것이다. 캡핑층(34)은 저유전 층간 절연막(33)의 수분 흡수나 후속 공정에 의한 손상을 방지하기 위해 형성하는데, 주로 
및 
등이 사용되고 있다.
도 3e는 층간 절연막(33)에 캡핑층(34)을 도포한 후, 그 위에 식각 패턴을 형성하고 식각하여 비아홀(36)을 형성한 형상이다.
도 3f는 비아홀(36)을 포함한 전체 구조상에 광흡수막(300)을 도포하여 비아홀(36)을 매립하고, 광흡수막(100)상에 트렌치가 형성될 영역이 개방된 트렌치용 포토레지스트 패턴(37)을 형성한 형상이다.
도 3g는 트렌치용 포토레지스트 패턴(37)을 식각 마스크로 하여 광흡수막(300), 층간 절연막(33) 및 캡핑층(34) 각각의 노출된 부분을 일정 깊이 식각하여 트렌치(38)를 형성하고 이후 트렌치용 포토레지스트 패턴(37)과 광흡수막 및 확산 방지막(32)을 제거하여 하부 배선(31)이 노출되도록 한 형상이다.
도 3h는 비아홀(36)과 트렌치(38)로 이루어진 듀얼 다마신 패턴 내에 하부 배선(31)과 연결되는 상부 배선(39)을 형성한 형상이다. 상부 배선(39)은 구리 또는 텅스텐, 알루미늄 등과 같은 반도체 소자의 배선 재료로 사용되는 전도성 물질 로 형성할 수 있으며, 최근에는 구리가 널리 적용되고 있다.
상술한 바와 같이, 본 발명은 듀얼 다마신 패턴 형성 방법에 있어서 층간 절연막에 불활성 가스를 이용한 플라즈마 처리를 통해 층간 절연막 표면의 카본기를 제거함으로써 캡핑층과의 접착불량 및 갈라짐을 감소시킴으로써 메탈 브리지 현상을 방지하여, 소자의 신뢰성 및 수율을 향상시킬 수 있다.
Claims (6)
- 배선이 형성된 기판상에 확산방지막, 층간절연막을 형성하는 단계,상기 층간 절연막에 불활성 가스를 이용한 플라즈마로 표면을 처리하는 단계,상기 층간 절연막 위에 캡핑층을 형성하는 단계,상기 캡핑층 위에 비아홀용 포토레지스트 패턴을 형성하고 이를 이용한 식각공정으로 상기 배선을 노출시키기 위해 비아홀을 형성하는 단계,상기 비아홀용 포토레지스트 패턴을 제거하고 상기 비아홀에 광흡수막을 매립하는 단계,상기 광흡수막 상에 트렌치용 포토레지스트 패턴을 형성한 후, 상기 광흡수막, 상기 층간 절연막 및 상기 캡핑층 각각의 노출된 부분을 일정 깊이로 식각하여 트렌치를 형성하는 단계,상기 트렌치용 포토레지스트 패턴과 상기 비아홀에 남아 있는 상기 광흡수막을 제거하는 단계를 포함하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막은 저유전 상수 물질인 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 2 항에 있어서,상기 저유전 상수 물질은 SiOC인 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 불활성 가스는 He 또는 Ar인 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 캡핑층은인 것을 특징으로 하는 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 확산 방지막은 SiN 또는 SiCN 중 하나인 것을 특징으로 하는 다마신 패턴 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048879A KR100678003B1 (ko) | 2005-06-08 | 2005-06-08 | 듀얼 다마신 패턴 형성 방법 |
| US11/449,275 US20060281301A1 (en) | 2005-06-08 | 2006-06-08 | Method for manufacturing dual damascene pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048879A KR100678003B1 (ko) | 2005-06-08 | 2005-06-08 | 듀얼 다마신 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060127648A true KR20060127648A (ko) | 2006-12-13 |
| KR100678003B1 KR100678003B1 (ko) | 2007-02-02 |
Family
ID=37524610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050048879A KR100678003B1 (ko) | 2005-06-08 | 2005-06-08 | 듀얼 다마신 패턴 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060281301A1 (ko) |
| KR (1) | KR100678003B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920730B (zh) * | 2017-12-13 | 2021-04-20 | 联华电子股份有限公司 | 一种图案化方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114259A (en) * | 1999-07-27 | 2000-09-05 | Lsi Logic Corporation | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage |
| US6297149B1 (en) * | 1999-10-05 | 2001-10-02 | International Business Machines Corporation | Methods for forming metal interconnects |
| US6930056B1 (en) * | 2001-06-19 | 2005-08-16 | Lsi Logic Corporation | Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure |
-
2005
- 2005-06-08 KR KR1020050048879A patent/KR100678003B1/ko not_active IP Right Cessation
-
2006
- 2006-06-08 US US11/449,275 patent/US20060281301A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100678003B1 (ko) | 2007-02-02 |
| US20060281301A1 (en) | 2006-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7998855B2 (en) | Solving via-misalignment issues in interconnect structures having air-gaps | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US20050051900A1 (en) | Method for forming dielectric barrier layer in damascene structure | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| KR100731075B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100703559B1 (ko) | 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법 | |
| KR100854910B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100772250B1 (ko) | 반도체 다마신 공정에서의 금속배선 형성 방법 | |
| KR100678003B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100691105B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
| KR100552815B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| JP2004006708A (ja) | 半導体装置の製造方法 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100909177B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100623332B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100731085B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
| KR100791688B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| KR100835423B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| US7387960B2 (en) | Dual depth trench termination method for improving Cu-based interconnect integrity | |
| KR20070013894A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100854877B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100670667B1 (ko) | 반도체소자의 구리배선 및 그의 제조 방법 | |
| KR20100073779A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 | |
| Balakrishnan et al. | Process integration of interconnects | |
| KR20030048956A (ko) | 반도체 소자의 금속-비아 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |