KR20060114220A - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 전하저장전극과 플레이트전극을 WN층으로 형성하고, 유전막으로 고유전 특성을 가지는 HfSiOxNy층을 형성하되, HfO₂ 층과 SiOx층을 증착한 후, 이를 고체용융시키고, 이를 지소 분위기에서 열처리하여 형성하였으므로, 상기 WN층은 계면 접착력이 향상되고, 결합 트랩이 감소되며 다결정실리콘 콘택플러그나 금속배선과 별도의 베리어 금속막 없이 오믹 접촉이 가능하고 결합력이 높아 후속 열처리 공정시 산소 장벽력이 높아 계면 산화막이나 불균일 절연막이 형성되지 않아 공정이 간단하고 정전용량이 향상되며, HfSiOxNy층은 결정성이 높아 정전용량이 높아져 소자의 고집적화에 유리하고 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

캐패시터, HfSiOxNy층, WN층

Description

반도체소자의 제조방법 {Manufacturing method for semiconductor device}

도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 제조공정도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체기판 12 : 하부절연막

14 : 희생절연막 16 : 콘택플러그

18 : 콘택홀 20 : 전하저장전극

22 : HfSiOxNy층 24 : 플레이트전극

본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 캐패시터간 거리가 가까운 고밀도 소자에서 장벽산화막을 이용하여 장벽산화막 패턴의 내측면에 전하저장전극을 형성하는 공정시 캐패시터의 단락을 방지하고, 장벽산화막의 식각에 의해 높이가 손실되어 정전용량이 감소되는 것을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 캐패시터 제조방법에 관한 것이다.

최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

이때 상기 캐패시터는 주로 다결정 실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오(oxide-nitride-oxide)막을 유전체로 사용하고 있다.

따라서 캐패시터의 정전용량(C)은 C=(ε₀×ε_r×A)/T (여기서 ε₀ 은 진공 유전율(permitivity of vacuum), ε_r 은 유전막의 유전상수(dielectric constant), A는 캐패시터의 표면적, T는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.

그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질_, 예를들어 Ta₂O₅, TiO₂ 또는 SrTiO₃등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않아 실제 소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.

더욱이 캐패시터의 전하저장전극의 표면적을 증가시키기 위하여 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조로 형성하거나, 콘택의 상부에 실린더 형상의 전하저장전극을 형성하는 등의 방법을 사용하기도 한다.

그러나 상기와 같은 종래 기술에 따른 반도체 소자의 전하저장전극 제조방법은 캐패시터의 높이를 증가시키면 단차에 의해 후속 공정이 어려워지고, 디램의 고집적화에 따라 소자의 면적이 감소되어 정전용량 확보가 어려워지고 있다.

또한 셀 효율을 증가시키기 위하여 비트라인당 셀 수를 기존에 비해 2배 이상으로 설계를 가져가고 있어 셀 캐패시터의 정전용량은 더욱 증가되어야 하는데, 캐패시터의 사용 가능한 표면적은 감소되고 있어, 현재 사용되는 핀형이나 실린더형 캐패시터에서는 캐패시터의 높이를 증가시키고, 전하저장전극 사이의 간격을 감소시키며, 반구형실리콘(hemi spherical silicon grain; 이하 HSG라 칭함)을 사용하는 등의 방법으로 유효표면적을 증가시키고 있다.

상기와 같은 종래 기술에 따른 반도체 소자의 캐패시터는 전하저장전극 사이의 간격 감소로 인하여 이 부분에서의 디자인 룰이 여유가 없어져 인접한 전하저장전극 사이의 브릿지 불량 발생이 증가되고 있으며, 이러한 현상은 HSG를 사용하는 경우 더욱 증가되는 것으로 보고되고 있어 수율이 더욱 떨어진다.

종래 기술에 따른 반도체소자의 캐패시터는 먼저, 반도체기판에 소자분리 산화막과 MOSFET, 비트라인 등의 하부 구조물을 형성하고, 전표면상에 콘택플러그를 구비하는 층간절연막을 형성하여 평탄화시키고, 상기 층간절연막 상에 캐패시터를 형성한다.

상기와 같은 종래 기술에 따른 반도체소자의 제조방법은, 소자의 고집적화에 따라 계속적으로 캐패시터의 정전용량 증가가 필요하나 전하저장전극이나 플레이트전극 및 유전막을 SiO₂, Si₃N₄ 또는 Al₂O₃ 등의 유전물질을 극박막으로 형성하는데, 이러한 물질들은 유전율이 낮아 정전용량 증가에 한계가 있고, HfO₂ 등의 고유전 물질을 사용하는 방법은 HfO₂가 60Å 이하의 두께에서 결정성이 향상되어 누설전류가 급격하게 증가되어 소자의 신뢰성이 떨어지는 문제점이 있다.

또한 전하저장전극 물질로는 TiN 이나 다결정실리콘층 등을 사용하는데, 캐패시터 형성 후 산소 공동이나 트랩사이트의 밀도를 낮추기 위해 실시하는 산소 열처리 공정시 계면에 기생 산화막이나 불균일한 절연막이 형성되어 정전용량이 떨어지고 누설전류가 증가하여 소자의 신뢰성을 저하시키는 다른 문제점이 있다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 산소 열처리 공정시 계면 산화가 일어나지 않는 WN층으로 전하저장전극을 형성하고, 유전막으로는 고유전율을 가지며, 결정성이 우수하여 캐패시터의 긴범위 결정성을 증가시켜 낮은 온도에서도 높은 정전용량을 확보 할 수 있으며, 결함 제거에도 유리한 반도체소자의 제조방법을 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은,

반도체기판상에 전하저장전극 콘택플러그를 구비하는 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 캐패시터를 형성하는 공정을 구비하는 반도체소자의 제조방법에 있어서,

상기 캐패시터의 전하저장전극과 플레이트전극을 WN층으로 형성하고, 유전막은 HfSiOxNy층으로 형성하는 것을 특징으로 한다.

또한 본 발명의 다른 특징은, 상기 HfSiOxNy층은 x=0.01-5, y=0.01-5로, 5 내지 1000Å 두께로, 100 내지 1000℃ 온도에서 형성하며, 상기 HfSiOxNy층은 HfO₂ 층과 SiOx층을 증착하고, 이를 고체 용융시킨 후, 질소 분위기에서 열처리하여 형성하며, 상기 HfO₂ 층과 SiOx층은 원자층 증착방법이나 화학기상증착 등의 방법으로 증착하되, 0 내지 50% 도핑하며, 질소계 가스 분위기 열처리는 급속열처리나 플라즈마 열처리 방법으로 300 내지 1000℃에서 열처리하여 형성하고, 상기 질소 열처리 공정은 플라즈마 열처리 시에는 0.1mTorr 내지 100Torr의 압력에서 10 내지 5000W의 파워로 실시하며, 상기 WN층은 5 내지 1000Å 두께로 원자층 증착이나 화학기상증착 방법으로 형성하는 것을 특징으로 한다.

이하, 본 발명에 따른 반도체 소자의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명을 하기로 한다.

도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 제조 공정도이다.

먼저, 반도체기판(10)상에 활성영역을 정의하는 소자분리 산화막과 MOSFET 및 비트라인 등과 하부구조물을 형성하고 이를 평탄화시키는 하부절연막(12)을 형성한 후, 상기 반도체기판(10)에서 전하저장전극 콘택으로 예정되어 있는 부분의 하부절연막(12)을 제거하여 콘택홀을 형성하고, 상기 콘택홀을 메우는 전하저장전극용 콘택플러그(14)를 다결정실리콘 등으로 형성한다. (도 1a 참조).

그다음 상기 구조의 전표면에 질화막 재질의 희생절연막(16)을 형성하여 평탄화하고, 상기 희생절연막(16)을 사진식각하여 상기 콘택플러그(14)를 노출시키는 전하저장전극용 콘택홀(18)을 형성한다. 이때 상기 희생절연막(16)의 하부에 식각 공정을 위한 식각장벽층을 개재시킬 수도 있다. (도 1b 참조).

그후, 상기 콘택홀(18) 내벽에 상기 콘택플러그(14)와 접촉되는 전하저장전극(20)을 형성한다. 여기서 상기 전하저장전극(20)은 다결정실리콘층이나 금속 등으로 형성할 수도 있으나, 다결정실리콘층으로된 콘택플러그(18)와의 오믹 접촉을 위한 별도의 베리어층이 필요하지 않고, 산소 차단 효과가 우수하여 후속 산소 열처리 공정에서도 계면산화가 일어나지 않는 WN층으로 형성한다. 또한 상기 전하저장전극(20)은 콘택홀(18)이 형성되어 있는 상태의 전표면에 전하저장전극용 도전층을 도포하고, 상기 희생절연막(16) 상부의 도전층을 화학-기계적 연마 등의 방법으로 제거하여 분리시켜 형성한다. (도 1c 참조).

그다음 상기 구조의 전표면에 HfO₂ 층과 SiOx층을 다양한 방법으로 증착하 고, 이를 고체용융시킨 후, 질소 분위기에서 열처리하여 유전막인 HfSiOxNy층(22)을 5 내지 1000Å 저도 두께로 형성한다. 여기서 상기 HfO₂ 층과 SiOx층은 원자층 증착방법이나 화학기상증착 등의 방법으로 증착하되, 유전율을 증가시키기 위하여 0 내지 50% 정도만 도핑하고, 고체용융시킨 후, NH₃ N₂ 등의 질소계 가스 분위기에서 급속열처리나 플라즈마 열처리 등의 방법으로 300 내지 1000℃에서 열처리하여 HfSiOxNy층(22)을 x=0.01-5, y=0.01-5의 범위로 형성한다. 이때 상기 HfO₂ 층과 SiOx층 형성이나 고체용융 및 열처리 등은 100 내지 1000℃ 온도 범위에서 실시하고, 플라즈마 열처리 시에는 0.1mTorr 내지 100Torr의 압력에서 10 내지 5000W의 파워로 실시한다.

그후, 상기 HfSiOxNy층(22)상에 WN층 등으로된 플레이트전극(24)을 혀d성한다. 여기서 상기 전하저장전극(20)과 플레이트전극(24)은 WN으로 형성하되, 5 내지 1000Å 두께로 원자층 증착이나 화학기상증착 등의 방법으로 형성한다. 상기 WN층은 콘택플러그(18)나 금속배선과 오믹 접촉이 용이하고, 후속 고온 산소 열처리 공정시에도 계면 산화막이 형성되지 않는다. (도 1d 참조).

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 제조방법은 전하저장전극과 플레이트전극을 WN층으로 형성하고, 유전막으로 고유전 특성을 가지는 HfSiOxNy층을 형성하되, HfO₂ 층과 SiOx층을 증착한 후, 이를 고체용융시키고, 열처 리하여 형성하였으므로, 상기 WN층은 계면 접착력이 향상되고, 결합 트랩이 감소되며 다결정실리콘 콘택플러그나 금속배선과 별도의 베리어 금속막 없이 오믹 접촉이 가능하고 결합력이 높아 후속 열처리 공정시 산소 장벽력이 높아 계면 산화막이나 불균일 절연막이 형성되지 않아 공정이 간단하고 정전용량이 향상되며, HfSiOxNy층은 결정성이 높아 정전용량이 높아져 소자의 고집적화에 유리하고 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (6)

1. 반도체기판상에 전하저장전극 콘택플러그를 구비하는 층간절연막을 형성하는 공정과, 상기 층간절연막 상에 캐패시터를 형성하는 공정을 구비하는 반도체소자의 제조방법에 있어서,

   상기 캐패시터의 전하저장전극과 플레이트전극을 WN층으로 형성하고, 유전막은 HfSiOxNy층으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
2. 제1항에 있어서, 상기 HfSiOxNy층은 x=0.01-5, y=0.01-5로, 5 내지 1000Å 두께로, 100 내지 1000℃ 온도에서 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
3. 제1항에 있어서, 상기 HfSiOxNy층은 HfO₂ 층과 SiOx층을 증착하고, 이를 고체용융시킨 후, 질소 분위기에서 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제3항에 있어서, 상기 HfO₂ 층과 SiOx층은 원자층 증착방법이나 화학기상증착 등의 방법으로 증착하되, 0 내지 50% 도핑하며, 질소계 가스 분위기 열처리는 급속열처리나 플라즈마 열처리 방법으로 300 내지 1000℃에서 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
5. 제3항에 있어서, 상기 질소 열처리 공정은 플라즈마 열처리 시에는 0.1mTorr 내지 100Torr의 압력에서 10 내지 5000W의 파워로 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
6. 제1항에 있어서, 상기 WN층은 5 내지 1000Å 두께로 원자층 증착이나 화학기상증착 방법으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.

Images