KR20060107685A - 반도체 소자의 오버레이 측정패턴 형성방법 - Google Patents

반도체 소자의 오버레이 측정패턴 형성방법 Download PDF

Info

Publication number
KR20060107685A
KR20060107685A KR1020050030026A KR20050030026A KR20060107685A KR 20060107685 A KR20060107685 A KR 20060107685A KR 1020050030026 A KR1020050030026 A KR 1020050030026A KR 20050030026 A KR20050030026 A KR 20050030026A KR 20060107685 A KR20060107685 A KR 20060107685A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
overlay measurement
sion
inner box
Prior art date
Application number
KR1020050030026A
Other languages
English (en)
Inventor
황승민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050030026A priority Critical patent/KR20060107685A/ko
Publication of KR20060107685A publication Critical patent/KR20060107685A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것으로, 딥 콘택홀 공정의 에치 스탑퍼(etch stopper)가 식각정지막 역할뿐만 아니라 반사방지막(Anti Reflective Coating : ARC) 역할도 담당할 수 있도록 에치 스탑퍼를 SiON으로 형성하여 별도로 하부반사방지막(Bottom Anti Reflective Coating : BARC)을 구성하지 않아도 오버레이 측정패턴의 변형(deformation)을 예방할 수 있도록 하는 기술이다.
오버레이 측정패턴, SiON막

Description

반도체 소자의 오버레이 측정패턴 형성방법{Method for forming overlay measuring pattern in semiconductor device}
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도
도 2는 딥 콘택홀 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 이너 박스의 단면 상태를 시뮬레이션한 도면
도 3은 딥 콘택홀 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 에치 스탑퍼의 두께에 따른 기판 반사율을 나타낸 그래프
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 11 : 반사방지 식각정지막
12 : 층간절연막 13 : 아우터 박스
14 : 이너 박스
본 발명은 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것으로, 특히 난반사에 의한 오버레이 측정패턴의 변형을 방지하기 위한 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것이다.
오버레이 정확도(overlay accuracy)란, 디바이스 제조 공정에서 전(前) 공정과 현(現) 공정에서 형성된 패턴(pattern)들 간의 정렬상태를 나타내는 수치이며, 오버레이 정확도는 마스크(mask) 제작시 발생하는 에러와 실질적인 디바이스의 공정 및 시스템 에러에 의해 영향을 받는다.
이러한 오버레이 정확도를 측정하기 위하여, 다이(die) 사이를 분할하는 스크라이브 라인(scribe line)내에 오버레이 측정패턴을 형성하고 있다.
일반적으로, 오버레이 측정패턴은 전 공정에서 형성시킨 아우터 박스(outer box)와 현 공정에서 형성되는 이너 박스(inner box)로 이루어지며, 상기 아우터 박스는 하부층 패턴으로 이루어지고, 이너 박스는 하부층 패턴을 패터닝하기 위하여 사용되는 마스크 예컨대, 감광막 패턴으로 이루어진다.
낸드 플래쉬 공정에서 딥 콘택홀을 형성하는 공정은 소오스 콘택, 드레인 콘택, 메탈1 콘택, 메탈2 콘택, 메탈3 콘택을 형성하는 공정 등이 있으며, 이러한 딥 콘택홀 마스크 형성시에 스크라이브 라인 내에 오버레이 측정을 위하여 이너 박스를 형성한다.
이때, 이너 박스 하부의 두꺼운 산화막에 의하여 상기 딥 콘택홀 마스크와 이너 박스 패터닝을 위한 노광광이 난반사를 일으키게 되고, 그에 따라 이너 박스에 변형이 일어나게 된다.
이에, 종래 기술에서는 이너 박스 바로 아래에 유기계(organic) 또는 무기계(inorganic) 하부반사방지막(Bottom Anti Reflective Coating : BARC)을 코팅하여 난반사를 줄이고 있다.
그러나, 하부반사막(BARC)을 형성하는 공정이 추가되어야 하고, 딥 콘택홀 식각 전에 하부반사방지막(BARC)을 식각하는 공정이 추가되어야 하는 문제점이 있다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써 하부반사방지막을 추가하지 않고서도 오버레이 박스의 변형을 방지할 수 있는 반도체 소자의 오버레이 측정패턴 형성방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 별도로 하부반사방지막을 형성하지 않음으로써 공정을 단순화시키는데 있다.
본 발명에 따른 반도체 소자의 오버레이 측정패턴 형성방법은 반도체 기판상에 반사방지 식각정지막을 형성하는 단계와, 상기 반사방지 식각정지막상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 아우터 박스를 형성하는 단계와, 상기 아우터 박스를 포함한 전면에 감광막을 도포한 후 노광 및 현상 공정으로 이너 박스를 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도이다.
먼저, 소정의 패턴이 형성된 반도체 기판(10)상에 이후에 진행되는 딥 콘택홀(deep contact) 공정의 에치 스탑퍼(etch stopper) 역할 뿐만 아니라 이후 이너 박스(inner box) 형성 공정시 노광광의 난반사를 방지하는 역할을 수행할 수 있는 반사방지 식각정지막(11)을 형성한다. 상기 반사방지 식각정지막(11)은 SiON을 이용하여 형성하는 것이 좋다.
이어, 상기 반사방지 식각정지막(11)상에 딥 콘택홀(deep contact) 형성용 층간절연막(12)을 형성한다.
낸드 플래쉬 소자에서 딥 콘택홀을 형성하는 공정으로는 소오스 콘택, 드레인 콘택, 메탈1 콘택, 메탈2 콘택, 메탈3 콘택을 형성하는 공정 등이 있다.
이어서, 사진 식각 공정으로 아우터 박스 영역의 층간절연막(12)을 일정두께 식각하여 요(凹) 형상의 아우터 박스(13)를 형성한다. 상기 아우터 박스(13)는 선행공정과 후속공정의 정렬정밀도를 측정하기 위한 정렬도 측정용 오버레이 패턴인 제 1 오버레이 측정 타겟이다.
그런 다음, 전면에 포토레지스트(PR)를 도포한다.
종래 기술의 질화막과 달리 SiON으로 이루어진 상기 반사방지 식각정지막(11)은 에치 스탑퍼 역할 뿐만 아니라 난반사 방지 역할도 하기 때문에 상기 포토레지스트(PR)를 도포하기 전에 별도의 하부반사방지막(BARC)을 형성할 필요가 없다.
이어, 노광 및 현상 공정으로 이너 박스(inner box) 영역에 남도록 상기 포토레지스트를 패터닝하여 제 2 오버레이 측정 타겟인 이너 박스(14)를 형성한다.
이상으로 본 발명에 따른 반도체 소자의 오버레이 측정패턴 제조를 완료한다.
도 2는 딥 콘택홀 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 이너 박스(inner box)의 단면 상태를 시뮬레이션한 도면이다.
도 2를 보면, SiN을 사용하였을 때보다 SiON을 사용한 경우에 스탠딩 웨이브(standing wave) 효과 감소에 효과적임을 확인 할 수 있다.
스텐딩 웨이브 효과를 감소시키기 위해 포스트 익스포즈 베이킹(post expose baking)을 추가로 실시하고 있으나, 스탠딩 웨이브 효과가 적을수록 패터닝 측면에서는 유리하다.
도 3은 딥 콘택홀 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 에치 스탑퍼의 두께(thickness layer#2)에 따른 기판 반사율(substrate reflectivity)을 나타낸 그래프이다.
도 3을 보면 SiN 대신에 SiON을 사용하였을 경우 반사율 측면에서 200% 이상의 개선 효과가 있음을 확인할 수 있다.
예를 들어, SiN 및 SiON의 두께가 65nm일 때 SiN을 사용하는 경우의 반사율은 0.03%이지만, SiON을 사용하는 경우의 반사율은 0.015%까지 낮출 수 있다. 물론, SiN이나 SiON의 두께에 따라서 효율은 더욱 향상된다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
딥 콘택홀 공정의 에치 스탑퍼 역할을 하는 막이 이너 박스 패터닝을 위한 노광 공정의 반사방지 역할도 담당하므로, 이너 박스 아래에 하부반사방지막(BARC)을 형성하지 않아도 되고, 하부반사방지막(BARC) 식각 공정을 생략할 수 있다. 따라서, 공정 스텝수를 줄일 수 있다.
또한, 스텐딩 웨이브 효과를 감소시킬 수 있으므로 이너 박스 패터닝이 유리해진다.

Claims (3)

  1. 반도체 기판상에 반사방지 식각정지막을 형성하는 단계;
    상기 반사방지 식각정지막상에 층간절연막을 형성하는 단계;
    상기 층간절연막에 아우터 박스를 형성하는 단계; 및
    상기 아우터 박스를 포함한 전면에 감광막을 도포한 후 노광 및 현상 공정으로 이너 박스를 형성하는 단계를 포함하는 반도체 소자의 오버레이 측정패턴 형성방법.
  2. 제 1항에 있어서,
    상기 반사방지 식각정지막은 SiON으로 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
  3. 제 1항에 있어서,
    상기 아우터 박스는 상기 층간절연막을 일정두께 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
KR1020050030026A 2005-04-11 2005-04-11 반도체 소자의 오버레이 측정패턴 형성방법 KR20060107685A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050030026A KR20060107685A (ko) 2005-04-11 2005-04-11 반도체 소자의 오버레이 측정패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050030026A KR20060107685A (ko) 2005-04-11 2005-04-11 반도체 소자의 오버레이 측정패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20060107685A true KR20060107685A (ko) 2006-10-16

Family

ID=37627792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030026A KR20060107685A (ko) 2005-04-11 2005-04-11 반도체 소자의 오버레이 측정패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20060107685A (ko)

Similar Documents

Publication Publication Date Title
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
JP2000150644A (ja) 半導体デバイスの製造方法
JP2867964B2 (ja) レジスト膜パターンの形成方法
US9171731B2 (en) Method of forming the gate with the LELE double pattern
KR20060107685A (ko) 반도체 소자의 오버레이 측정패턴 형성방법
KR20230011420A (ko) 리프트-오프 마스크 구조를 형성하기 위한 방법
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JP2009267215A (ja) 半導体装置の製造方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR20080022879A (ko) 트렌치 레이어 포토 공정
KR100688710B1 (ko) 반사 방지막 식각 방법
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
KR100380277B1 (ko) 미세패턴 형성방법
JPH0594945A (ja) パターン形成方法
JPH04239116A (ja) 半導体装置の製造方法
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
JP2007103571A (ja) 半導体装置の製造方法
KR19990057830A (ko) 하프톤 위상반전마스크를 사용한 미세 패턴 형성방법
KR100850081B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20020056385A (ko) 반도체소자의 콘택 형성방법
JPH0429321A (ja) レジストを用いた凹部形成方法
KR20060017974A (ko) 반도체소자의 게이트 형성방법
KR100541671B1 (ko) 반도체 소자의 제조방법
JPH11143080A (ja) 半導体装置の製造方法
KR20030002665A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid