JPH11143080A

JPH11143080A - 半導体装置の製造方法

Info

Publication number: JPH11143080A
Application number: JP30410897A
Authority: JP
Inventors: Haruo Iwasaki; 治夫岩崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-11-06
Filing date: 1997-11-06
Publication date: 1999-05-28
Anticipated expiration: 2017-11-06
Also published as: JP3055774B2

Abstract

(57)【要約】【課題】被加工膜のエッチングの際に必要な厚さ及び
形状のレジストパターン及び反射防止膜パターンを残留
させることにより、適正な被加工膜パターンを形成する
ことの可能な半導体装置の製造方法を提供する。【解決手段】半導体基板３１上の被加工膜３２上に反
射防止膜３３及びレジスト膜３５を順に形成し、これら
レジスト膜３５及び反射防止膜３３をパターニングする
ことによりレジストパターン３５ａ及び反射防止膜パタ
ーン３３ｂを形成し、このパターンをマスクとして用い
て被加工膜３２のエッチングを行う。その際、反射防止
膜３３の材料として感光性材料から構成されるものを使
用し、半導体基板３１の表面の形状を反映して被加工膜
３２に形成された局所的な段差３４の大きい領域以外の
領域にのみ、光露光を用いて被加工膜３２上に反射防止
膜３３ａを選択的に形成し、その上にレジスト膜３５を
形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の技術分
野に属するものであり、具体的には感光性材料で構成さ
れている塗布性反射防止膜を用い、半導体基板上に光露
光を用いて該反射防止膜を選択的に形成する半導体装置
の製造方法に関する。

【０００２】

【従来の技術】光露光によるフォトレジスト（レジス
ト）のパターニングでは、基板段差部からの反射光によ
るレジストパターンの喰われ（ノッチング）やレジスト
の膜厚変動に伴うレジストパターン寸法の変動が生じる
という問題があった。

【０００３】この問題を解決するためにレジスト直下に
露光光の反射を防止する反射防止膜を形成して、基板か
らの反射光を低減する方法が提案されている。この反射
防止膜には、レジストのように被加工膜上にスピンコー
トを行って塗布形成する有機膜と、化学気相成長（ＣＶ
Ｄ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉ
ｏｎ）によって形成する無機膜とがある。これらは、そ
れぞれ次のような特徴を有している。

【０００４】無機反射防止膜の場合、被加工膜上の段差
の高さによらず、薄く、一定の膜厚で形成される。この
結果ドライエッチングに要する時間を短くすることが可
能となるが、段差に起因するレジスト膜厚の変化による
パターンの寸法変化が発生する。

【０００５】一方有機反射防止膜はレジストと同様に塗
布形成が可能であり、基板段差を平坦化する傾向を有す
る。そのため有機反射防止膜を用いることにより、レジ
スト膜厚を段差に関係なくほぼ一定にすることが可能と
なる。この結果レジスト膜厚変化に起因するパターン寸
法変動も抑制することが可能である。また塗布性の膜で
あることから、反射防止膜の形成が非常に容易であるな
どの利点もある。

【０００６】このような塗布性反射防止膜の例として、
月刊セミコンダクターワールド１９９５年６月号ｐ１０
０−１０２に記載の例が知られている。この例を、図５
を用いて説明する。

【０００７】図５（ａ）に示すように、半導体基板５１
上に被加工膜５２を形成した後、塗布性反射防止膜５３
を塗布形成し、この反射防止膜５３上にレジスト膜５４
を塗布形成する。

【０００８】この後、レジスト膜５４をｉ線やＫｒＦエ
キシマレーザーを光源とする露光装置により選択的に露
光し、現像し、図５（ｂ）に示すようにレジストパター
ン５４ａを形成する。

【０００９】次いで、図５（ｃ）に示すように、レジス
トパターン５４ａをマスクとして、反射防止膜５３をド
ライエッチングして反射防止膜パターン５３ａを形成す
る。

【００１０】これらレジストパターン５４ａ、反射防止
膜パターン５３ａをマスクに、被加工膜５２のエッチン
グを行い、図５（ｄ）に示すように被加工膜パターン５
２ａを形成する。

【００１１】そして、レジストパターン５４ａ、反射防
止膜パターン５３ａを除去することによって、図５
（ｅ）に示すように所望の被加工膜パターン５２ａを得
ることができる。

【００１２】

【発明が解決しようとする課題】以上のように、塗布性
反射防止膜は、その形成が非常に容易であり、露光光の
基板からの反射を防止して寸法変動のないレジストパタ
ーンが可能になる。

【００１３】しかしながら、実際の半導体基板上には、
局所的な段差が存在する。この局所的な段差の存在に起
因して、反射防止膜の膜厚は部分的に厚くなり、反射防
止膜のエッチング時間が増加する。その結果、被加工膜
をドライエッチングするために必要なレジスト残膜を部
分的に失ってしまい、被加工膜エッチング中にレジスト
膜及び反射防止膜パターンの喪失と、それによる被加工
膜パターンの変形、喪失とが発生する。

【００１４】上記の問題点を、図を用いて、従来の半導
体装置の製造法の流れを追いながら説明する。

【００１５】図６（ａ）に示すように、半導体基板６１
上に、被加工膜６２を形成し、その後反射防止膜６３、
レジスト膜６４を順に塗布形成する。

【００１６】レジスト膜６４をｉ線やＫｒＦエキシマレ
ーザーを光源とする露光装置により選択的に露光し、現
像し、図６（ｂ）に示すようにレジストパターン６４ａ
を形成する。

【００１７】次いで、図６（ｃ）に示すように、レジス
トパターン５４ａをマスクとして、反射防止膜６３をド
ライエッチングして反射防止膜パターン６３ａを形成す
る。このとき、反射防止膜は、デバイスパターンの存在
しない局所的な段差（くぼみ）６５の部分にも形成され
ている。この局所的な段差６５内では反射防止膜６３の
膜厚は他の部分に比して大きいので、反射防止膜エッチ
ングのための時間は増加する。その結果、局所的な段差
６５以外の領域では、必要以上な時間、反射防止膜エッ
チング処理がなされることとなり、このエッチング処理
中に必要なレジスト残膜を失ってしまう。

【００１８】この状態で、被加工膜６２のエッチングを
行った場合、図６（ｄ）で示すように、被加工膜パター
ン６２ａに変形、さらには喪失が発生する。

【００１９】

【発明の目的】そこで、本発明は、被加工膜のエッチン
グの際に必要な厚さ及び形状のレジストパターン及び反
射防止膜パターンを残留させることにより、適正な被加
工膜パターンを形成することの可能な半導体装置の製造
方法を提供することを目的とするものである。

【００２０】

【課題を解決するための手段及び作用】本発明によれ
ば、以上の如き目的を達成するものとして、被加工膜上
に反射防止膜及びフォトレジスト膜を順に形成し、これ
らフォトレジスト膜及び反射防止膜をパターニングする
ことによりフォトレジスト膜及び反射防止膜のパターン
を形成し、該パターンをマスクとして用いて前記被加工
膜のエッチングを行う半導体装置の製造方法において、
前記反射防止膜の材料として感光性材料から構成される
ものを使用し、前記反射防止膜を光露光を用いて前記被
加工膜上に選択的に形成し、その上に前記フォトレジス
ト膜を形成することを特徴とする半導体装置の製造方
法、が提供される。

【００２１】本発明の一態様においては、デバイスパタ
ーンの存在する領域にのみ前記反射防止膜を選択的に形
成する。

【００２２】本発明の一態様においては、前記パターニ
ングが細かく前記半導体装置の設計ルールの厳しい領域
にのみ前記反射防止膜を選択的に形成する。

【００２３】本発明の一態様においては、前記被加工膜
に形成された局所的な段差の大きい領域以外の領域にの
み前記反射防止膜を選択的に形成する。

【００２４】本発明の一態様においては、前記被加工膜
に形成された局所的な段差は、前記被加工膜が形成され
ている半導体基板の表面の形状を反映している。

【００２５】本発明の一態様においては、前記反射防止
膜の材料として、光露光によって架橋し、現像によって
前記露光された領域に反射防止膜が選択的に形成される
ような感光性材料から構成されるものを用いる。

【００２６】本発明の一態様においては、前記反射防止
膜の材料として、光露光によって現像液に可溶化し、現
像によって前記露光された以外の領域に反射防止膜が選
択的に形成されるような感光性材料から構成されるもの
を用いる。

【００２７】以上のように、本発明においては、反射防
止膜を感光性材料で構成することにより、半導体基板上
の被加工膜上に反射防止膜を選択的に形成することがで
きる。それによって、局所的な段差の大きい領域を避け
るように選択的に反射防止膜を形成することが可能とな
るため、段差部で極端に厚い反射防止膜が形成するのを
防ぐことができる。この結果、反射防止膜のドライエッ
チングにおいて段差分の反射防止膜のエッチング時間を
短縮して、適正な厚さのレジストパターンを残存させる
ことができ、かくして被加工膜のドライエッチング終了
までレジストパターンを残存させることができ、ドライ
エッチングによる被加工膜の所望パターン形成の際に該
所望パターンの変形や喪失を抑制することができる。

【００２８】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００２９】図１は、本発明の半導体装置の製造方法の
第１の実施形態を示す図である。この実施形態は、デバ
イスパターンの存在する領域のみ反射防止膜を選択的に
形成する例を示す。

【００３０】図１（ａ）に示すように、半導体基板３１
上に、被加工膜３２を形成し、その後反射防止膜３３を
塗布形成する。

【００３１】反射防止膜３３の材料としては、ＫｒＦ露
光用には、例えば、図２の（ａ）〜（ｃ）に示される材
料を用いて得られるものを使用することができる。この
反射防止膜材料は、光露光によって硬化し、現像によっ
て露光された領域に反射防止膜が選択的に形成されるＫ
ｒＦ露光用の反射防止膜材料の一例である。また、反射
防止膜３３の材料としては、ＫｒＦ露光用には、例え
ば、図３の（ａ）〜（ｃ）に示される材料を用いて得ら
れるものを使用することができる。この反射防止膜材料
は、光露光によって現像液に可溶化し、現像によって露
光された以外の領域に反射防止膜が選択的に形成される
ＫｒＦ露光用の反射防止膜材料の一例である。これらの
材料で構成された感光性反射防止膜３３を用いることに
より、半導体基板３１上に反射防止膜３３を形成するこ
とができる。

【００３２】次に、感光性反射防止膜３３を光露光し、
現像およびベークすることによって、図１（ｂ）に示す
ようにデバイスパターンが形成される予定の領域（局所
的な段差３４以外の領域）に反射防止膜３３ａを選択的
に形成する。

【００３３】次に、図１（ｃ）に示すように、レジスト
膜３５を塗布形成する。

【００３４】このレジスト膜３５をｉ線やＫｒＦエキシ
マレーザーを光源とする露光装置により選択的に露光
し、現像し、図１（ｄ）に示すようにレジストパターン
３５ａを形成する。

【００３５】次いで、図１（ｅ）に示すように、レジス
トパターン３５ａをマスクとして、反射防止膜３３ａを
エッチングして反射防止膜パターン３３ｂを形成する。
このとき、反射防止膜３３ａは、局所的な段差３４内に
存在しないことから、極端に厚い膜厚の部分は存在しな
い。従って、反射防止膜３３ａのエッチング時間を必要
最小限に短縮することができる。この結果、被加工膜３
２をエッチングするに十分なレジスト残膜を得ることが
できる。

【００３６】図１（ｆ）に示すように、このレジストパ
ターン３５ａ及び反射防止膜パターン３３ｂをマスクと
して被加工膜３２をエッチングすることにより、所望の
被加工膜パターン３２ａを得ることができる。

【００３７】図４は、本発明の半導体装置の製造方法の
第２の実施形態を示す図である。この実施形態は、局所
的な段差を避けるように反射防止膜を選択的に形成する
例を示す。この実施形態は、反射防止膜が存在しない領
域でのレジストパターンの寸法変動が許容できるような
パターン（パターン寸法が大きい）の場合に適用するこ
とはできる。

【００３８】図４（ａ）に示すように、半導体基板４１
上に、被加工膜４２を形成し、その後反射防止膜４３を
塗布形成する。

【００３９】感光性反射防止膜４３を光露光し、現像お
よびベークすることによって、図４（ｂ）に示すように
局所的な段差４４を避けるように反射防止膜４３ａを形
成する。

【００４０】次に、図４（ｃ）に示すように、レジスト
膜４５を塗布形成する。

【００４１】このレジスト膜４５をｉ線やＫｒＦエキシ
マレーザーを光源とする露光装置により選択的に露光
し、現像し、図４（ｄ）に示すようにレジストパターン
４５ａを形成する。

【００４２】次いで、図４（ｅ）に示すように、レジス
トパターン４５ａをマスクとして、反射防止膜４３ａを
エッチングして反射防止膜パターン４３ｂを形成する。
このとき、反射防止膜４３ａは、局所的な段差４４内に
存在しないことから、極端に厚い膜厚の部分は存在しな
い。従って、反射防止膜４３ａのエッチング時間を必要
最小限に短縮することができる。この結果、被加工膜４
２をエッチングするのに十分なレジスト残膜を得ること
ができる。

【００４３】図４（ｆ）に示すように、このレジストパ
ターン４５ａをマスクに被加工膜４２をエッチングする
ことにより、所望の被加工膜パターン４２ａを得ること
ができる。

【００４４】

【発明の効果】以上のように、本発明においては、感光
性材料で構成された反射防止膜を用い、この反射防止膜
を被加工膜上に選択的に形成することにより、被加工膜
のドライエッチング終了まで、レジストパターンを残存
させることができ、ドライエッチングによる被加工膜の
所望パターン形成の際の該パターンの変形や喪失を抑制
することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の第１の実施形
態を示す図である。

【図２】本発明の半導体装置の製造方法に使用される感
光性反射防止膜を構成する材料の一例を示す図である。

【図３】本発明の半導体装置の製造方法に使用される感
光性反射防止膜を構成する材料の一例を示す図である。

【図４】本発明の半導体装置の製造方法の第２の実施形
態を示す図である。

【図５】従来の半導体装置の製造方法における反射防止
膜によるパターン形成の説明図である。

【図６】従来の反射防止膜によるパターン形成における
問題点の説明図である。

【符号の説明】

３１半導体基板３２被加工膜３２ａ被加工膜パターン３３反射防止膜３３ａ選択的に形成した反射防止膜３３ｂ反射防止膜パターン３４局所的な段差３５レジスト３５ａレジストパターン４１半導体基板４２被加工膜４２ａ被加工膜パターン４３反射防止膜４３ａ選択的に形成した反射防止膜４３ｂ反射防止膜パターン

Claims

【特許請求の範囲】

【請求項１】被加工膜上に反射防止膜及びフォトレジ
スト膜を順に形成し、これらフォトレジスト膜及び反射
防止膜をパターニングすることによりフォトレジスト膜
及び反射防止膜のパターンを形成し、該パターンをマス
クとして用いて前記被加工膜のエッチングを行う半導体
装置の製造方法において、前記反射防止膜の材料として
感光性材料から構成されるものを使用し、前記反射防止
膜を光露光を用いて前記被加工膜上に選択的に形成し、
その上に前記フォトレジスト膜を形成することを特徴と
する半導体装置の製造方法。
【請求項２】請求項１の半導体装置の製造方法におい
て、デバイスパターンの存在する領域にのみ前記反射防
止膜を選択的に形成することを特徴とする半導体装置の
製造方法。
【請求項３】請求項１の半導体装置の製造方法におい
て、前記パターニングが細かく前記半導体装置の設計ル
ールの厳しい領域にのみ前記反射防止膜を選択的に形成
することを特徴とする半導体装置の製造方法。
【請求項４】請求項１の半導体装置の製造方法におい
て、前記被加工膜に形成された局所的な段差の大きい領
域以外の領域にのみ前記反射防止膜を選択的に形成する
ことを特徴とする半導体装置の製造方法。
【請求項５】請求項４の半導体装置の製造方法におい
て、前記被加工膜に形成された局所的な段差は、前記被
加工膜が形成されている半導体基板の表面の形状を反映
していることを特徴とする半導体装置の製造方法。
【請求項６】請求項１の半導体装置の製造方法におい
て、前記反射防止膜の材料として、光露光によって架橋
し、現像によって前記露光された領域に反射防止膜が選
択的に形成されるような感光性材料から構成されるもの
を用いる半導体装置の製造方法。
【請求項７】請求項１の半導体装置の製造方法におい
て、前記反射防止膜の材料として、光露光によって現像
液に可溶化し、現像によって前記露光された以外の領域
に反射防止膜が選択的に形成されるような感光性材料か
ら構成されるものを用いる半導体装置の製造方法。