KR20060105222A - 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 - Google Patents

에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 Download PDF

Info

Publication number
KR20060105222A
KR20060105222A KR1020050027698A KR20050027698A KR20060105222A KR 20060105222 A KR20060105222 A KR 20060105222A KR 1020050027698 A KR1020050027698 A KR 1020050027698A KR 20050027698 A KR20050027698 A KR 20050027698A KR 20060105222 A KR20060105222 A KR 20060105222A
Authority
KR
South Korea
Prior art keywords
layer
electrode
gate
forming
transparent electrode
Prior art date
Application number
KR1020050027698A
Other languages
English (en)
Other versions
KR101197221B1 (ko
Inventor
양준영
이정일
신동수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050027698A priority Critical patent/KR101197221B1/ko
Publication of KR20060105222A publication Critical patent/KR20060105222A/ko
Application granted granted Critical
Publication of KR101197221B1 publication Critical patent/KR101197221B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 고화질을 구현하는 프린지필드 스위칭(Fringe Field Switching, FFS)방식의 액정표시장치용 어레이 기판의 구조와 그 제조방법에 관한 것이다.
본 발명에 따른 FFS 방식 액정표시장치용 어레이 기판은 공통 전극을 개별 패턴하여, 공통 전극과 화소 전극 사이의 최소한의 이격 공간(1㎛)을 두어 구성하는 것을 특징으로 하며, 이러한 구성을 가진 FFS 방식 액정표시장치용 어레이 기판을 4 마스크 공정으로 제작하는 것을 특징으로 한다.
전술한 바와 같이, 상기 공통 전극과 화소 전극 간 간격을 최소로 두어 이격구성함으로써, 종래의 화소 및 공통 전극의 오버랩구조에 의해 기인되는 잔상문제를 해결할 수 있는 장점이 있다.
또한, 전술한 구성은 게이트 절연막에 형성한 식각홀을 이용한 콘택홀(식각홀) 필링방식(contact hole filling method)을 이용하여 4마스크 공정으로 제작 가능하여, 공정단순화를 통한 공정시간 단축 및 공정비용 절감으로 공정수율을 개선할 수 있는 효과가 있다.

Description

에프에프에스 방식 액정표시장치용 어레이 기판과 그 제조방법{An array substrate for fringe field switching mode LCD and method of fabricating of the same}
도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,
도 3은 일반적인 FFS방식 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 4a 내지 도 9a와 도 4b내지 도 9b와 도 도 4c 내지 도 9c와 도 4d 내지 도 9d는 도 3의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여 종래에 따른 공정순서에 따라 도시한 공정 단면도이고,
도 10은 본 발명에 따른 FFS방식 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 11a 내지 도 23a와 도 11b 내지 도 23b와 도 11c 내지 도 23c와 도 11d내지 도 23d는 도 10의 Ⅷ-Ⅷ,Ⅸ-Ⅸ,Ⅹ-Ⅹ,ⅩⅠ-ⅩⅠ을 절단하여, 본 발명의 공정순 서에 따라 도시한 공정 단면도이고,
도 24는 게이트 패드 전극 및 데이터 패드 전극 상부의 보호막을 제거하는 공정을 도시한 도면이다.
<도면의 주요부분에 대한 간단한 설명>
200 : 기판 202 : 게이트 배선
204 : 게이트 전극 206 : 게이트 패드
207 : 공통 배선 222 : 데이터 배선
224 : 데이터 패드 228 : 제 2 패턴(반도체층)
230a : 액티브층 232 : 소스 전극
234 : 드레인 전극 252 : 화소 전극
254 : 공통 전극
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 잔상이 없는 고화질의 FFS 방식 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부 기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
이하, 도 1을 참조하여 일반적인 횡전계 방식 액정표시장치에 관해 상세히 설명한다.
도 1은 일반적인 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이 다.
도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.
상기 어레이기판(B2)은 투명한 절연 기판(10)에 정의된 다수의 화소(P1,P2)마다 박막트랜지스터(T)와 공통 전극(30)과 화소 전극(32)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(14)과, 게이트 전극(14) 상부에 절연막(16)을 사이에 두고 구성된 반도체층(18)과, 반도체층(18)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(20,22)을 포함한다.
전술한 구성에서, 상기 공통 전극(30)과 화소 전극(32)은 동일 기판 상에 서로 평행하게 이격하여 구성된다.
그런데 일반적으로, 상기 공통 전극(30)은 상기 게이트 전극(14)과 동일층 동일물질로 구성되고, 상기 화소 전극(32)은 상기 소스 및 드레인 전극(20,22)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소 전극(32)은 투명한 전극으로 형성할 수 있다.
도시하지는 않았지만, 상기 화소(P)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(30)에 전압을 인가하는 공통 배선(미도시)이 구성된다.
상기 컬러필터 기판(B1)은 투명한 절연 기판(10) 상에 상기 게이트 배선(미도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 블랙매트릭 스(42)가 구성되고, 상기 화소(P)에 대응하여 컬러필터(34a,34b)가 구성된다.
상기 액정층(LC)은 상기 공통 전극(30)과 화소 전극(32)의 수평전계(45)에 의해 동작된다.
이하, 도 2를 참조하여, 횡전계 방식 액정표시장치를 구성하는 어레이 기판의 구성을 설명한다.
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 구성을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(10)상에 일 방향으로 연장된 게이트 배선(12)과, 게이트 배선(12)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(24)이 구성된다.
또한, 상기 게이트 배선(12)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(15)이 구성된다.
상기 게이트 배선(12)과 데이터 배선(24)의 교차지점에는 상기 게이트 배선(12)과 연결된 게이트 전극(14)과, 게이트 전극(14) 상부의 반도체층(28)과, 반도체층(28) 상부의 소스 전극(20)과 드레인 전극(22)을 포함하는 박막트랜지스터(T)가 구성된다.
상기, 화소 영역(P)에는 상기 공통 배선(15)과 접촉하면서 화소 영역(P)으로 수직하게 연장된 공통 전극(30)이 구성되고, 상기 드레인 전극(22)과 접촉하면서 상기 공통 전극(30)과 평행하게 이격된 위치로 연장된 화소 전극(32)이 구성된다.
전술한 구성에서, 휘도를 확보하기 위해 상기 공통 전극(30)과 화소 전극 (32)을 투명전극으로 형성하나, 설계상 상기 공통 전극(30)과 화소 전극(32)사이의 이격거리에 의해, 상기 공통 전극(30)과 화소 전극(32)양측 일부만이 휘도개선에 기여할 뿐, 대부분의 영역은 빛을 차단하는 결과가 된다.
따라서, 최소의 휘도 개선효과를 얻을 수 있을 뿐이다.
이러한 문제를 개선하고자 제안된 것이 FFS(Fringe Field Switching)기술이다.
상기 FFS 기술은 액정을 정밀하게 제어함으로써 상하좌우 180도 광시야각과 더불어 측면 시야각에서도 색상변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있는 것이 특징이어서, IPS기술과 비교하여 높은 화면품질을 구현할 수 있는 장점이 있다.
도 3은 종래에 따른 종래에 따른 FFS 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이다.
도시한 바와 같이, FFS 방식은 투명한 절연기판(100)상에 일 방향으로 연장되고 일 끝단에 게이트 패드(110)를 포함하는 게이트 배선(106)과, 상기 게이트 배선(106)과 교차하여 화소 영역(P)을 정의하며 일 끝단에 데이터 패드(124)를 포함하는 데이터 배선(122)이 구성된다.
상기 게이트 패드(110)와 데이터 패드(124)의 상부에는 이들과 접촉하는 게이트 패드 전극(136)과 데이터 패드 전극(138)을 구성한다.
상기 게이트 배선(106)과 데이터 배선(122)의 교차지점에는 상기 게이트 배선(106)과 접촉하는 게이트 전극(108)과, 게이트 전극(108) 상부의 반도체층(114) 과, 반도체층(114)의 상부에 위치하고 상기 데이터 배선(122)과 접촉하는 소스 전극(118)과 이와는 소정간격 이격된 드레인 전극(120)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 공통 전극(102)이 구성되고, 상기 공통 전극(102)의 상부에는 다수개의 수직부가 이격된 형상으로 패턴된 화소 전극(134)이 구성된다.
전술한 구성은 상기 하부의 공통 전극(102)과 상부의 화소 전극(134)사이에 발생하는 전계에 의해 액정층(미도시)을 구동하게 되며, 공통 전극(102)과 화소 전극(134)사이가 매우 가까워지는 효과로 인해 상기 전계는 상기 화소 전극(134)의 중심에 위치하는 액정(미도시)마저도 정상 동작하도록 한다.(이것을 "프린지 필드 효과"라 한다.)
따라서, 종래의 IPS 기술과는 달리 투과영역을 확장하는 효과로 인해 높은 휘도를 얻을 수 있는 장점 있다.
이하, 도면을 참조하여 종래에 따른 FFS 방식 액정표시장치용 어레이 기판의 제조공정을 설명한다.
도 4a 내지 도 9a와 도 4b 내지 도 9b와 도 4c 내지 도 9c와 도 4d 내지 도 9d는 도 3의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여, 종래의 공정 순서에 따라 도시한 공정 단면도이다.
도 4a 내지 도 4d는 제 1 마스크 공정을 나타낸 도면으로, 다수의 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)이 정의된 투명한 절연기판(50) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 1 마스크 공정으로 패턴하여, 상기 화소 영역(P)에 대응하여 공통 전극(102)을 형성 한다.
다음으로, 상기 공통 전극(102)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 투명한 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 제 1 절연막(104)을 형성한다.
도 5a 내지 도 5d는 제 2 마스크 공정을 나타낸 도면으로, 상기 제 1 절연막(104)이 형성된 기판(100)의 전면에 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo),크롬(Cr), 티타늄(Ti)을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 영역(G)에 일 방향으로 연장되고 일 끝단에 게이트 패드(110)를 포함하는 게이트 배선(106)과, 상기 게이트 배선(106)과 연결되고 상기 스위칭 영역(S)에 위치하는 게이트 전극(108)을 형성한다.
동시에, 상기 게이트 배선(106)과 평행하게 이격된 공통배선(도 3의 105)을 형성한다.
다음으로, 상기 게이트 패드와 게이트 배선 및 게이트 전극(110,106,108)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 유기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(112)을 형성한다.
도 6a 내지 도 6d는 제 3 마스크 공정을 나타낸 도면으로, 상기 게이트 절연막(112)이 형성된 기판(100)의 전면에 비정질 실리콘(a:Si-H)과 불순물이 포함된 비정질 실리콘(n+또는 p+a-Si:H)을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 게이트 전극(108)에 대응하는 게이트 절연막(112)상에 액티브층(114)과 오믹 콘택층(116)을 형성한다.
도 7a 내지 도 7d는 제 4 마스크 공정을 나타낸 도면으로, 상기 액티브층 및 오믹 콘택층(114,116)이 형성된 기판(100)의 전면에 전술한 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하고 제 4 마스크 공정으로 패턴하여, 상기 오믹 콘택층(116)상에서 이격된 소스 전극(118)과 드레인 전극(120)과, 상기 소스 전극(118)과 연결되고 일 끝단에 데이터 패드(124)를 포함하며 상기 게이트 배선(106)과는 교차하는 데이터 배선(122)을 형성한다.
도 8a 내지 도 8d는 제 5 마스크 공정을 나타낸 도면으로, 상기 소스 및 드레인 전극(118,120)과 데이터 배선과 데이터 패드가 형성된 기판(100)의 전면에 앞서 언급한 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나 경우에 따라서, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(126)을 형성한다.
다음으로, 상기 보호막(126)을 제 5 마스크 공정으로 패턴하여 상기 드레인 전극(120)을 노출하는 드레인 콘택홀(128)과, 상기 게이트 패드(110)를 노출하는 게이트 패드 콘택홀(130)과, 상기 데이터 패드(124)를 노출하는 데이터 패드 콘택홀(132)을 형성한다.
도 9a 내지 도 9d는 제 6 마스크 공정을 나타낸 도면으로, 상기 보호막(126)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO) 를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 6 마스크 공정으로 패턴하여, 상기 드레인 전극(120)과 접촉하는 화소 전극(134)과, 상기 게이트 패드(110)와 접촉하는 게이트 패드 전극(136)과 상기 데이터 패드(124)와 접촉하는 데이터 패드 전극(138)을 형성한다.
이때, 상기 화소 전극(134)은 상기 화소 영역(P)에 대응하여 다수개의 막대형상이 이격된 상태로 형성 하며, 상기 공통 전극(102)과는 평면적으로 겹쳐 구성된 형상이다.
전술한 공정을 통해 종래에 따른 FFS 방식의 액정표시장치용 어레이 기판을 제작할 수 있다.
그러나, 종래에 따른 FFS 방식 액정표시장치용 어레이기판은, 상기 화소 전극(134)과 공통 전극(102)이 겹쳐지는 부분으로 인한 기생캡(parasitic cap)이 발생하기 때문에 이에 따른 잔상이 남는 문제가 있다.
또한, 전술한 바와 같이 6마스크 공정으로 제작되기 때문에, 다수의 마스크 공정으로 인해 공정 시간이 지연되고 공정 비용이 증가하여, 제품의 경쟁력을 저하 하는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 잔상이 없는 고화질의 FFS 방식 액정표시장치용 어레이 기판을 저마스크 공정으로 제작하는 방법을 제안하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 FFS 방식 액정표시장치는 화소전극과 공통 전극을 최소 이격거리를 유지하도록 구성하는 것을 특징으로 하며, 이와 같이 구성된 어레이 기판을 4 마스크 공정으로 제작하는 것을 특징으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 FFS 방식 액정표시장치용 어레이기판은 다수의 화소 영역이 정의된 기판과; 상기 화소 영역의 일 측을 따라 연장된 다수의 게이트 배선과, 상기 게이트 배선과 수직 교차하여 형성된 다수의 데이터 배선과; 상기 게이트 배선과 이격된 공통 배선과; 상기 게이트 배선 및 공통 배선의 상부에 구성되고, 상기 화소 영역에 대응하여 상기 공통 배선의 일부를 노출하는 막대 형상의 식각홀을 다수개 포함하는 절연막과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 화소 영역에 위치하고, 상기 공통 배선과 접촉하면서 상기 게이트 절연막의 식각홀에 구성된 막대형상의 공통 전극과, 상기 공통 전극과 이격되고 상기 드레인 전극과 접촉하면서 상기 게이트 절연막의 상부에 구성된 막대 형상의 화소 전극과; 상기 공통 전극과 화소 전극과 박막트랜지스터의 상부에 구성된 보호막을 포함한다.
상기 화소 전극과 공통 전극은 최대 1㎛로 이격하여 구성하는 것을 특징으로 한다.
상기 게이트 배선의 일 끝단에 게이트 패드와, 상기 데이터 배선의 일 끝단에 데이터 패드를 구성하고, 상기 게이트 패드와 접촉하는 투명한 게이트 패드 전 극과, 상기 데이터 패드와 접촉하는 투명한 데이터 패드 전극을 구성한다.
본 발명에 따른 FFS방식 액정표시장치용 어레이기판 제조방법은 기판 상에 스위칭 영역을 포함하는 다수의 화소 영역을 정의하는 단계와; 상기 기판에 일 방향으로 연장된 게이트 배선과 이와 이격된 공통 배선과, 상기 스위칭 영역에 대응하여 게이트 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선 및 공통 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층과, 상기 반도체층 상부에 이격된 소스 및 드레인 전극과, 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 제 2 마스크 공정 단계와; 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 제 1 투명전극 패턴을 형성하는 제 3 마스크 공정 단계와; 상기 제 1 투명전극 패턴이 형성된 기판의 전면에 제 1 감광층을 형성하는 단계와; 상기 감광층과 그 하부의 제 1 투명전극패턴과 게이트 절연막을 식각하여, 일 측이 상기 공통 배선을 노출하며 일 방향으로 형성된 막대형상의 식각홀을 다수개 형성함으로써 보호막의 하부에 화소 전극이 형성되고, 상기 식각홀에 상기 공통배선과 접촉하는 공통 전극을 형성하는 제 4 마스크 공정 단계와; 상기 공통 전극과 화소 전극과 소스 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하는 단계를 포함한다.
상기 제 2 마스크 공정 단계는 상기 게이트 절연막 상에 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층의 상부에 감광층을 형성한 후, 이와 이격하여 투과부와 차단부와 반투과부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부에서 빛을 조사하여 하부의 감 광층을 노광한 후 현상하여, 상기 스위칭 영역에 대응하여 높이가 다른 제 1 감광패턴과, 상기 제 1 감광패턴에서 연장된 제 2 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴의 주변으로 노출된 상기 도전성 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 제거하여, 상기 게이트 전극에 대응하여 금속층과 이에 연결되고 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴을 애싱(ashing)하여, 상기 제 1 감광패턴의 낮은 부분을 완전히 제거하여, 하부의 도전성 금속층을 노출하는 단계와; 상기 노출된 도전성 금속층과 그 하부의 불순물 비정질 실리콘층을 제거하여, 상기 게이트 전극의 상부에 대응하여 이격된 소스 전극과 드레인 전극과, 상기 소스 및 드레인 전극과, 그 하부에 오믹 콘택층과 그 하부의 액티브층을 형성하는 단계를 포함한다.
상기 제 4 마스크 공정단계는 상기 제 1 투명전극 패턴이 형성된 기판의 전면에 제 1 감광층을 형성하는 단계와; 상기 감광층을 제 4 마스크 공정으로 패턴하여, 상기 화소 영역에 대응하여 하부의 제 1 투명전극 패턴 노출하는 막대 형상의 식각홀을 다수개 형성하는 단계와; 상기 식각홀을 통해 하부의 제 1 투명전극패턴과, 게이트 절연막을 제거하는 단계와; 상기 식각된 감광층과, 식각되어 측면 노출된 보호막 및 게이트 절연막과 제 1 투명전극패턴의 표면에 투명 전극층을 형성하는 단계와; 상기 투명 전극층이 형성된 기판의 표면에 제 2 감광층을 형성하고 애싱(ashing)공정을 진행하여, 상기 식각홀 부분에만 제 2 감광층이 남도록 하여, 상기 식각홀의 주변으로 상기 투명 전극층을 노출하는 단계와; 상기 투명 전극층을 제거하는 공정을 진행하여, 상기 남겨진 제 2 감광층의 하부에만 투명 전극층이 남 도록 하는 단계와; 상기 남겨진 제 2 감광층과, 상기 투명 전극층이 제거된 상기 제 1 감광층을 제거하여, 상기 공통 배선과 각각 접촉하는 다수의 막대 형상의 공통 전극과, 공통 전극과 이격되어 위치하고 상기 게이트 절연막의 상부에 위치한 화소 전극을 형성하는 단계를 포함한다.
투명 전극층은 습식식각 공정을 통해 제거한다.
상기 게이트 배선의 일 끝단에 게이트 패드와 상기 데이터 배선의 일 끝단에 데이터 패드를 형성하는 단계를 포함하고, 상기 제 1 투명전극 패턴을 형성함과 동시에, 상기 게이트 패드와 데이터 패드 상부에 제 2 투명전극 패턴과 제 3 투명전극 패턴을 형성하는 단계를 포함한다.
상기 공통 전극을 형성함과 동시에, 상기 게이트 패드와 접촉하는 투명한 게이트 패드 전극과 상기 데이터 패드와 접촉하는 투명한 데이터 패드 전극을 형성하는 단계를 포함한다.
상기 게이트 패드 전극과 데이터 패드 전극을 형성하는 단계는 상기 제 2 및 제 3 투명 전극 패턴의 상부에 보호막과 제 1 감광층이 적층되고, 상기 제 1 감광층을 식각하고 상기 게이트 패드에 대응한 부분은 보호막과 제 2 투명전극패턴과 게이트 절연막을 식각하고, 상기 데이터 패드부에 대응하여 보호막과 제 3 투명전극 패턴을 식각하는 단계와; 상기 제 1 감광층의 표면과, 상기 보호막과 제 2 투명전극패턴과 제 3 투명전극 패턴과, 상기 게이트 절연막의 식각되어 노출된 측면에 투명전극층을 형성하는 단계와; 상기 투명 전극층이 형성된 기판의 표면에 제 2 감광층을 형성하고 애싱(ashing)공정을 진행하여, 상기 식각홀 부분에만 제 2 감광층 이 남도록 하여, 상기 식각홀의 주변으로 상기 투명 전극층을 노출하는 단계와; 상기 투명 전극층을 제거하는 공정을 진행하여, 상기 남겨진 제 2 감광층의 하부에만 투명 전극층이 남도록 하는 단계와; 상기 남겨진 제 2 감광층과, 상기 투명 전극층이 제거된 상기 제 1 감광층을 제거하여, 상기 게이트 패드와 접촉하는 게이트 패드 전극과 상기 데이터 패드와 접촉하는 데이터 패드 전극을 형성하는 단계를 포함한다.
상기 액정표시장치용 어레이기판과 별도의 컬러필터 기판을 합착하여 액정패널을 형성하는 단계와;
본 발명에 따른 FFS 방식 액정표시장치 제조방법은 상기 어레이 기판에 구성한 게이트 패드 전극과 데이터 패드 전극에 대응하는 부분의 상기 컬러필터 기판을 절단하여 하부의 보호막을 노출하는 단계와; 상기 보호막을 플라즈마 에칭방법을 이용하여 제거하여, 하부의 게이트 패드 전극과 데이터패드 전극을 노출하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
-- 실시예 --
도 10은 본 발명에 따른 FFS 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이다.
도시한 바와 같이, 기판(200)상에 일 방향으로 연장되고 일 끝단에 게이트 패드(206)를 포함하는 게이트 배선(202)과, 상기 게이트 배선(202)과 연결된 게이 트 전극(204)을 형성 한다.
상기 게이트 배선(202)과 교차하여 화소 영역(P)을 정의하며 일 끝단에 데이터 패드(224)를 포함하는 데이터 배선(222)을 형성 한다.
상기 게이트 배선(202)과 데이터 배선(222)의 교차지점에는 게이트 전극(204)과 액티브층((23a) 및 오믹 콘택층)과 소스 및 드레인 전극(232,234)을 포함하는 박막트랜지스터(T)를 구성 한다.
상기 화소 영역(P)에는 막대형상의 공통 전극(254)과 화소 전극(252)을 구성하되, 이들 두 전극의 이격 간격을 최대 1㎛이하가 되도록 구성하는 것을 특징으로 한다.
이와 같이 구성해야만, 프린지 필드(fringe field) 효과로 인해 투명한 공통 전극 및 화소 전극(254,252)의 상부에 위치한 액정(미도시) 또한 정상적인 동작할 수 있으므로 투과영역을 넓힐 수 있어 높은 투과특성을 얻을 수 있다.
또한, 종래와 달리 상기 공통 전극(254)과 화소 전극(252)의 겹침 면적이 존재하지 않기 때문에 잔상을 방지할 수 있는 장점이 있다.
전술한 구성은, 상기 반도체층(230a)과 소스 및 드레인 전극(232,234)을 동일한 공정에서 형성하고, 상기 공통 전극(254)을 콘택홀 필링(filling)방식을 이용하여 형성함으로써 4 마스크 공정으로 제작가능하다.
이하, 공정도면을 참조하여 본 발명에 따른FFS 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 11a 내지 도 23a와 도 11b 내지 도 23b와 도 11c 내지 도 23c와 도 11d와 도 23d는 도 10의 Ⅷ-Ⅷ,Ⅸ-Ⅸ,Ⅹ-Ⅹ,?-?을 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 11a 내지 도 11d는 제 1 마스크 공정을 나타낸 도면으로, 도시한 바와 같이 스위칭 영역(S)과 이를 포함한 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)이 정의된 기판(200) 상에 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 게이트 영역(G)에 대응하여 일 방향으로 연장되고 일 끝단에 게이트 패드(206)를 포함하는 게이트 배선(202)을 형성한다.
이때, 상기 게이트 배선(202)의 일부 또는 게이트 배선(204)에서 연장된 연장부를 게이트 전극(204)으로 한다.
다음으로, 상기 게이트 배선(202)과 게이트 전극(204)과 게이트 패드(206)가 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(208)을 형성한다.
도 12(a,b,c,d) 내지 16(a,b,c,d)는 제 2 마스크 공정을 나타낸 도면이다.
도 12a 내지 도 12d에 도시한 바와 같이, 상기 게이트 절연막(208)의 상부에 비정질 실리콘층(210)과 오믹 콘택층(212)과 도전성 금속층(214)을 적층하여 형성한다.
다음으로, 상기 도전성 금속층(214)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(216)을 형성하고, 상기 감광층(216)의 상부에 투과부(B1)와 반투과(B2)와 차단부(B3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 스위칭 영역(S)의 상부에 대응하여, 반투과부(B2)와 반투과부(B2)의 주변으로 차단부(B3)가 위치하도록 구성하고, 상기 마스크(M)의 상부에서 자외선(UV)을 조사하여 하부의 감광층(216)을 노광하는 공정을 진행한다.
이때, 상기 차단부(B3)에 대응한 부분은 노광이 안되고, 상기 반투과부(B2)에 대응한 부분은 표면으로부터 일부만이 노광되고 상기 투과부(B1)에 대응한 부분은 완전 노광된다.
이와 같은 상태의 감광층(216)을 현상하는 공정을 진행하면, 도 13a 내지 도 13d에 도시한 바와 같이, 스위칭 영역(S)에 대응하여 높이가 다른 제 1 감광패턴(218a)과, 상기 데이터 영역(D)에 제 2 감광패턴(218b)이 남게 된다.
도 14a 내지 도 14d에 도시한 바와 같이, 상기 제 1 및 제 2 감광패턴(218a,218b)의 외부로 노출된 금속층을 제거하여, 상기 제 1 및 제 2 감광패턴(218a,218b)의 하부에 제 1 금속패턴(220)과, 상기 제 1 금속패턴에서 일 방향으로 연장되어 일 끝단에 데이터 패드(224)를 포함하는 데이터 배선(222)을 형성한다.
다음으로, 상기 금속층(220)과 데이터 패드 및 데이터 배선(224,222)의 주변으로 노출된 불순물 비정질 실리콘층(212)과 순수 비정질 실리콘층(210)을 제거하는 공정을 진행한다.
이와 같이 하면, 상기 금속층(220)의 하부에 제 1 패턴(226)이, 상기 데이터 배선 및 데이터 패드(222,224)의 하부에 제 2 패턴(228)이 형성된다.
도 15a 내지 도 15d에 도시한 바와 같이, 상기 제 1 감광패턴(218a)과 제 2 감광패턴(218b)을 애싱(ashing)하는 공정을 진행하여, 상기 스위칭 영역의 제 1 감광패턴(218a)중 높이가 낮은 부분을 완전히 제거하여 하부의 금속층(220)의 일부를 노출하는 공정을 진행한다.
이와 같은 애싱공정시, 상기 제 1 금속층(220)과 데이터 배선(222)과 데이터 패드(224)의 주변이 상기 제 1 및 제 2 감광패턴(218a,218b)의 주위로 노출된다.
다음으로, 노출된 금속층(220)을 식각하는 공정을 진행하면, 도 16a 내지 도 16d에 도시한 바와 같이, 스위칭 영역(S)에 대응하여 이격된 소스 전극(232)과 드레인 전극(234)을 형성한다.
이때, 다음으로, 상기 소스 및 드레인 전극(232,234)의 이격된 하부로 노출된 불순물 비정질 실리콘층(212)을 제거하여 하부의 비정질 실리콘층(210)을 노출하는 공정을 진행한다.
이러한 공정으로, 상기 소스 및 드레인 전극(232,234) 하부의 패턴된 불순물 비정질 실리콘층은 오믹 콘택층(230b)이라 칭하고, 상기 오믹 콘택층(230b) 하부의 패턴된 순수 비정질 실리콘층을 액티브층(230a)이라 칭한다.
전술한 공정에서, 상기 제 1 및 제 2 감광패턴(218a,218b)의 주변으로 비정질 실리콘층(210)이 노출되는 결과가 된다.
전술한 제 2 마스크 공정을 통해, 액티브층(230a)과 오믹 콘택층(230b)과 소스 및 드레인 전극(232,234)과 데이터 배선 및 데이터 패드(222,224)를 형성할 수 있다.
도 17a 내지 도 17d는 제 3 마스크 공정을 나타낸 도면으로, 도시한 바와 같이, 상기 소스 및 드레인 전극(232,234)과 데이터 배선 및 데이터 패드(222,224)가 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극(234)과 접촉하는 제 1 투명전극 패턴(236)과 상기 게이트 패드 상부의 제 2 투명 전극 패턴(238a)과, 데이터 패드(222)와 접촉하는 제 3 투명전극 패턴(238b)을 형성한다.
도 18(a,b,c,d) 내지 도 24(a,b,c,d)는 제 4 마스크 공정을 나타낸 도면이다.
먼저, 도 18a 내지 도 18d에 도시한 바와 같이, 상기 제 1 투명전극 패턴(236)과 제 2 및 제 3 투명 전극 패턴(238a,238b)을 형성한 기판(200)의 전면에 포토레지스트(photo-resist)를 도포하여 감광층(240)을 형성하고 제 4 마스크 공정으로 패턴하여, 상기 화소 영역(P)에 대응하여 상기 제 1 투명전극 패턴(236)을 노출하는 다수개의 스트라이프 형상의 제 1 식각홀(242)과, 상기 게이트 패드(206) 상부의 제 2 투명전극 패턴(238a)을 노출하는 제 2 식각홀(244)을 형성한다.
이때, 도시하지는 않았지만, 상기 제 1 식각홀(242)의 일 측 끝단은 앞서 제 1 마스크 공정에서 제작한 공통 배선(207)의 상부에 걸쳐 구성되어 게이트 절연막(208)을 노출한다.
상기 감광층(240)의 제 1 및 제 2 식각홀(242,244)을 통해 노출된 하부의 제 1 투명전극 패턴(236)과 제 2 투명 전극 패턴(238a)을 제거하는 공정을 진행한다.
이러한 제거공정은 일반적으로 습식식각 공정을 통해 이루어진다.
이와 같이 하면, 도 19a 내지 도 19d에 도시한 바와 같이, 상기 식각홀(222,224)을 통해 노출된 제 1 및 제 2 투명전극 패턴(236,238a)이 제거됨과 동시에 상기 감광층(240)의 하부에 위치한 부분도 상기 감광층(240)의 안쪽으로 오버에칭(over etching)되는 결과가 된다.
이는 식각액이 상기 노출된 제 1 및 제 2 투명전극 패턴(136,138a)을 제거하면서 상기 감광층의 하부까지 스며들기 때문이다.
도 20a 내지 도 20d에 도시한 바와 같이, 상기 감광층(240)의 제 1 및 제 2 식각홀(242,244) 사이로 노출된 하부의 제 1 및 제 2 투명전극 패턴(236,238)을 제거한 후, 상기 제 1 식각홀 및 제 2 식각홀(242,244)을 통해 노출된 게이트 절연막(208)을 식각하는 공정을 진행한다.
이때, 상기 공통 배선(도 10의 207)과 걸쳐져 구성된 다수의 제 1 식각홀(242) 일끝단의 하부로 공통 배선(도 10의 207)이 노출되고, 상기 제 2 식각홀(244)의 하부에는 상기 게이트 패드(206)의 일부가 노출된다.
다음으로, 상기 제 1 및 제 2 식각홀(242,244)을 통해 노출된 게이트 절연막(208)을 제거한 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 투명 전극층(246)을 형성하고, 상기 투명 전극층(246)의 상부에 제 2 감광층(248)을 형성한다.
다음으로, 상기 제 2 감광층(248)을 애싱(ashing)하는 공정을 진행한다.
이와 같이 하면, 도 21a 내지 도 21d에 도시한 바와 같이, 상기 제 1 및 제 2 식각홀(242,242)의 안쪽으로 채워질 정도로 제 2 감광층(248)이 남도록 한다.
이와 같이 하면, 상기 남겨진 감광층의 주변으로 노출된 투명 전극층(246)을 제거하는 공정을 진행한다.
다음으로, 도 22a 내지 도 22d에 도시한 바와 같이, 상기 남겨진 제 2 감광층(248)의 외부로 노출된 투명 전극층은 완전히 제거되고, 상기 남겨진 제 2 감광(248)층과 상기 제 1 감광층(140) 사이게 개재해 있던 상기 투명전극층(246) 또한 제거되어, 상기 제 2 감광층(248)의 하부에만 남게 된다.
이때, 남겨진 투명 전극층은 앞서 제 1 감광층(240)의 하부에 위치한 제 1 및 제 2 투명전극패턴(236,238a)과는 접촉하지 않은 상태로 형성된다.
따라서, 상기 제 2 감광층(248)의 하부에 남겨진 투명 전극층(246)은 상기 공통 배선(도 10의 207)과 접촉하여 공통 전극(254)으로서 기능하게 되고, 상기 제 1 감광패턴(240)의 하부에 남겨진 제 1 투명전극 패턴(236)은 다수개의 막대 형상으로 구성되고 상기 막대형상을 하나로 연결하는 일 측이 상기 드레인 전극(234)과 직접 접촉된 화소 전극(252)으로 기능하게 된다.
또한, 상기 게이트 패드(206)와 상기 제 2 감광층(248) 사이에 남겨진 제 2 투명전극패턴(238b)은 게이트 패드 전극(256)이 되고, 상기 데이터 패드(224)와 직접 접촉하는 제 3 투명전극 패턴(238b)은 데이터 패드 전극(258)으로서 기능을 하게 된다.
다음으로, 상기 제 1 감광층 및 제 2 감광층(240,248)을 제거하는 공정을 진행한다.
도 23a 내지 도 23d에 도시한 바와 같이, 상기 제 1 및 제 2 감광층이 제거되어 노출된 공통 전극(254)과 화소 전극(252)과 게이트 패드 전극(256)과 데이터 패드 전극(256)의 전면에 벤조사이클로 부텐(BCB)과 아크릴(acryl)계 수지(resin)를 도포하여 보호막(260)을 형성한다.
다음으로, 상기 게이트 패드 및 데이터 패드(206,224)의 상부에 위치한 보호막(260)은 액정패널을 완성한 후, 별도의 플라즈마 에칭방법을 통해 제거하는 공정을 진행하여 제거한다.
이에 대해 이하, 도 24를 참조하여 설명한다.
도 24는 상기 게이트 패드 전극 및 데이터 패드 전극 상부의 보호막을 제거하는 공정을 도시한 도면이다.
도시한 바와 같이, 앞서 제작한 어레이 기판(200)과 컬러필터 기판(300)을 합착하여 액정패널(400)을 형성한다.
다음으로, 상기 게이트 패드 전극(258)과 데이터 패드 전극(256)에 대응하는 상부 컬러필터 기판(300)을 절단하여 하부의 보호막(미도시)을 노출한다.
다음으로, 상기 플라즈마(plasma) 장치를 이용한 플라즈마 에칭방법을 통해 상기 보호막(미도시)을 제거하여 하부의 게이트 패드 전극(256)과 데이터 패드 전극(258)을 노출한다.
따라서, 상기 게이트 및 데이터 패드 전극(256,258)을 노출하기 위한 보호막 (미도시)제거를 위해 별도의 마스크 공정을 필요로 하지 않는다.
전술한 바와 같은 4 마스크 공정을 통해 본 발명에 따른 FFS 방식 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같은 FFS 방식 액정표시장치용 어레이 기판을 제작하게 되면 아래와 같은 효과가 있다.
첫째, 화소 전극과 공통 전극이 겹쳐 형성되는 부분이 없어지기 때문에 전극간 오버랩에 의한 잔상이 발생하지 않아 고화질을 구현하는 효과가 있다.
둘째, 4마스크 공정을 통해 FFS방식 액정표시장치용 어레이 기판을 제작할 수 있으므로 공정단순화를 통해 공정 시간을 단축할 수 있어 생산수율을 개선하는 효과가 있다.
셋째, 공정 단순화를 통해 공정비용을 절감할 수 있으므로 제품의 경쟁력이 향상되는 효과가 있다.

Claims (14)

  1. 다수의 화소 영역이 정의된 기판과;
    상기 화소 영역의 일 측을 따라 연장된 다수의 게이트 배선과, 상기 게이트 배선과 수직 교차하여 형성된 다수의 데이터 배선과;
    상기 게이트 배선과 이격된 공통 배선과;
    상기 게이트 배선 및 공통 배선의 상부에 구성되고, 상기 화소 영역에 대응하여 상기 공통 배선의 일부를 노출하는 막대 형상의 식각홀을 다수개 포함하는 절연막과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와;
    상기 화소 영역에 위치하고, 상기 공통 배선과 접촉하면서 상기 게이트 절연막의 식각홀에 구성된 막대형상의 공통 전극과, 상기 공통 전극과 이격되고 상기 드레인 전극과 접촉하면서 상기 게이트 절연막의 상부에 구성된 막대 형상의 화소 전극과;
    상기 공통 전극과 화소 전극과 박막트랜지스터의 상부에 구성된 보호막
    을 포함하는 FFS 방식 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 화소 전극과 공통 전극은 최대 1㎛로 이격되어 구성된 FFS 방식 액정표 시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 배선의 일 끝단에 게이트 패드와, 상기 데이터 배선의 일 끝단에 데이터 패드가 구성된 FFS 방식 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 게이트 패드와 접촉하는 투명한 게이트 패드 전극과, 상기 데이터 패드와 접촉하는 투명한 데이터 패드 전극이 구성된 FFS 방식 액정표시장치용 어레이 기판.
  5. 기판 상에 스위칭 영역을 포함하는 다수의 화소 영역을 정의하는 단계와;
    상기 기판에 일 방향으로 연장된 게이트 배선과 이와 이격된 공통 배선과, 상기 스위칭 영역에 대응하여 게이트 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선 및 공통 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 게이트 절연막 상에 반도체층과, 상기 반도체층 상 부에 이격된 소스 및 드레인 전극과, 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 제 2 마스크 공정 단계와;
    상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 제 1 투명전극 패턴을 형성하는 제 3 마스크 공정 단계와;
    상기 제 1 투명전극 패턴이 형성된 기판의 전면에 제 1 감광층을 형성하는 단계와;
    상기 감광층과 그 하부의 제 1 투명전극패턴과 게이트 절연막을 식각하여, 일 측이 상기 공통 배선을 노출하며 일 방향으로 형성된 막대형상의 식각홀을 다수개 형성함으로써 보호막의 하부에 화소 전극이 형성되고, 상기 식각홀에 상기 공통배선과 접촉하는 공통 전극을 형성하는 제 4 마스크 공정 단계와;
    상기 공통 전극과 화소 전극과 소스 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하는 단계
    를 포함하는 FFS방식 액정표시장치용 어레이기판 제조방법.
  6. 제 5 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 절연막 상에 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;
    상기 도전성 금속층의 상부에 감광층을 형성한 후, 이와 이격하여 투과부와 차단부와 반투과부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부에서 빛을 조사하여 하부의 감광층을 노광한 후 현상하여, 상기 스위칭 영역에 대응하여 높이가 다른 제 1 감광패턴과, 상기 제 1 감광패턴에서 연장된 제 2 감광패턴을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴의 주변으로 노출된 상기 도전성 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 제거하여, 상기 게이트 전극에 대응하여 금속층과 이에 연결되고 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;
    상기 제 1 및 제 2 감광패턴을 애싱(ashing)하여, 상기 제 1 감광패턴의 낮은 부분을 완전히 제거하여, 하부의 도전성 금속층을 노출하는 단계와;
    상기 노출된 도전성 금속층과 그 하부의 불순물 비정질 실리콘층을 제거하여, 상기 게이트 전극의 상부에 대응하여 이격된 소스 전극과 드레인 전극과, 상기 소스 및 드레인 전극과, 그 하부에 오믹 콘택층과 그 하부의 액티브층을 형성하는 단계
    를 포함하는 FFS방식 액정표시장치용 어레이기판 제조방법.
  7. 제 5 항에 있어서,
    상기 제 4 마스크 공정단계는
    상기 제 1 투명전극 패턴이 형성된 기판의 전면에 제 1 감광층을 형성하는 단계와;
    상기 감광층을 제 4 마스크 공정으로 패턴하여, 상기 화소 영역에 대응하여 하부의 제 1 투명전극 패턴 노출하는 막대 형상의 식각홀을 다수개 형성하는 단계와;
    상기 식각홀을 통해 하부의 제 1 투명전극패턴과, 게이트 절연막을 제거하는 단계와;
    상기 식각된 감광층과, 게이트 절연막의 식각면에 투명 전극층을 형성하는 단계와;
    상기 투명 전극층이 형성된 기판의 표면에 제 2 감광층을 형성하고 애싱(ashing)공정을 진행하여, 상기 식각홀 부분에만 제 2 감광층이 남도록 하여, 상기 식각홀의 주변으로 상기 투명 전극층을 노출하는 단계와;
    상기 투명 전극층을 제거하는 공정을 진행하여, 상기 남겨진 제 2 감광층의 하부에만 투명 전극층이 남도록 하는 단계와;
    상기 남겨진 제 2 감광층과, 상기 투명 전극층이 제거된 상기 제 1 감광층을 제거하여, 상기 공통 배선과 각각 접촉하는 다수의 막대 형상의 공통 전극과, 공통 전극과 이격되어 위치하고 상기 게이트 절연막의 상부에 위치한 화소 전극을 형성하는 단계
    를 포함하는 FFS방식 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    투명 전극층은 습식식각 공정을 통해 제거되는 FFS방식 액정표시장치용 어레이기판 제조방법.
  9. 제 5 항에 있어서,
    상기 게이트 배선의 일 끝단에 게이트 패드와 상기 데이터 배선의 일 끝단에 데이터 패드를 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  10. 제 9 항에 있어서,
    상기 제 1 투명전극 패턴을 형성함과 동시에, 상기 게이트 패드와 데이터 패드 상부에 제 2 투명전극 패턴과 제 3 투명전극 패턴을 형성하는 단계를 포함하는 FFS 방식 액정표시장치용 어레이 기판 제조방법.
  11. 제 10 항에 있어서,
    상기 공통 전극을 형성함과 동시에, 상기 게이트 패드와 접촉하는 투명한 게이트 패드 전극과 상기 데이터 패드와 접촉하는 투명한 데이터 패드 전극을 형성하 는 단계를 포함하는 FFS 방식 액정표시장치용 어레이 기판 제조방법.
  12. 제 11 항에 있어서,
    상기 게이트 패드 전극과 데이터 패드 전극을 형성하는 단계는
    상기 제 2 및 제 3 투명 전극 패턴의 상부에 제 1 감광층이 형성되고, 상기 제 1 감광층을 식각하고 상기 게이트 패드에 대응한 부분은 제 2 투명전극패턴과 게이트 절연막을 식각하는 단계와,
    상기 제 1 감광층의 표면과 상기 게이트 절연막의 식각된면에 투명전극층을 형성하는 단계와;
    상기 투명 전극층이 형성된 기판의 표면에 제 2 감광층을 형성하고 애싱(ashing)공정을 진행하여, 상기 식각홀 부분에만 제 2 감광층이 남도록 하여, 상기 식각홀의 주변으로 상기 투명 전극층을 노출하는 단계와;
    상기 투명 전극층을 제거하는 공정을 진행하여, 상기 남겨진 제 2 감광층의 하부에만 투명 전극층이 남도록 하는 단계와;
    상기 남겨진 제 2 감광층과, 상기 투명 전극층이 제거된 상기 제 1 감광층을 제거하여, 상기 게이트 패드와 접촉하는 게이트 패드 전극과 상기 데이터 패드와 접촉하는 데이터 패드 전극(상기 제 3 투명전극패턴)을 형성하는 단계
    를 포함하는 FFS방식 액정표시장치용 어레이기판 제조방법.
  13. 제 5 항에 있어서,
    상기 화소 전극과 공통 전극은 최대 1㎛로 이격되어 형성된 FFS 방식 액정표시장치용 어레이 기판 제조방법.
  14. 제 5 항에 있어서,
    상기 액정표시장치용 어레이기판과 별도의 컬러필터 기판을 합착하여 액정패널을 형성하는 단계와;
    상기 어레이 기판에 구성한 게이트 패드 전극과 데이터 패드 전극에 대응하는 부분의 상기 컬러필터 기판을 절단하여 하부의 보호막을 노출하는 단계와;
    상기 보호막을 플라즈마 에칭방법을 이용하여 제거하여, 하부의 게이트 패드 전극과 데이터패드 전극을 노출하는 단계
    를 포함하는 FFS 방식 액정표시장치 제조방법.
KR1020050027698A 2005-04-01 2005-04-01 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 KR101197221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027698A KR101197221B1 (ko) 2005-04-01 2005-04-01 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027698A KR101197221B1 (ko) 2005-04-01 2005-04-01 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법

Publications (2)

Publication Number Publication Date
KR20060105222A true KR20060105222A (ko) 2006-10-11
KR101197221B1 KR101197221B1 (ko) 2012-11-05

Family

ID=37635044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027698A KR101197221B1 (ko) 2005-04-01 2005-04-01 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법

Country Status (1)

Country Link
KR (1) KR101197221B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146055A (ja) * 2014-04-11 2014-08-14 Semiconductor Energy Lab Co Ltd 液晶表示装置
US9829761B2 (en) 2006-10-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR20180027477A (ko) * 2018-03-05 2018-03-14 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR20180077940A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 보더리스타입 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102272422B1 (ko) 2015-01-14 2021-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9829761B2 (en) 2006-10-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10698277B2 (en) 2006-10-31 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11016354B2 (en) 2006-10-31 2021-05-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11372298B2 (en) 2006-10-31 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11592717B2 (en) 2006-10-31 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11860495B2 (en) 2006-10-31 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2014146055A (ja) * 2014-04-11 2014-08-14 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR20180077940A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 보더리스타입 표시장치
KR20180027477A (ko) * 2018-03-05 2018-03-14 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR101197221B1 (ko) 2012-11-05

Similar Documents

Publication Publication Date Title
KR101229413B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR100892087B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100930363B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 제조방법
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101264789B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101234138B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101249774B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20100059508A (ko) 액정표시장치의 패드부
KR100508000B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20130049100A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100844003B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20130067442A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR101058455B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100475837B1 (ko) 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
KR20040085583A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7