KR20060098071A - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060098071A KR20060098071A KR1020050019293A KR20050019293A KR20060098071A KR 20060098071 A KR20060098071 A KR 20060098071A KR 1020050019293 A KR1020050019293 A KR 1020050019293A KR 20050019293 A KR20050019293 A KR 20050019293A KR 20060098071 A KR20060098071 A KR 20060098071A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- line
- electrode
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 41
- 230000001681 protective effect Effects 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims description 46
- 238000003860 storage Methods 0.000 claims description 37
- 239000011810 insulating material Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 7
- 239000003738 black carbon Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 54
- 238000001931 thermography Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 공정을 단순화하여 비용을 절감함과 아울러 전극간의 컨택불량을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 박막트랜지스터 어레이 기판은 기판 상에서 게이트 절연막을 사이에 두고 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극과 접속되는 화소전극과; 상기 드레인 전극을 제외한 박막 트랜지스터 및 데이터 라인 중 적어도 어느 하나를 덮도록 형성된 보호패턴을 구비하는 것을 특징으로 한다.
Description
도 1은 종래의 박막 트랜지스터 어레이 기판을 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판의 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 3은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이다.
도 4는 도 3에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 5a 및 도 5d는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 도면들이다.
도 6 및 도 7은 본발명의 보호막을 형성하기 위한 써멀 이미징 장비를 나타내는 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이다.
도 9는 도 8에 도시된 박막 트랜지스터 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 10은 본 발명의 제3 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 활성층 16 : 제1 컨택홀
18, 118 : 화소전극 20, 120 : 스토리지 캐패시터
22, 122 : 스토리지 전극 42, 142 : 하부기판
44,144 : 게이트 절연막 48, 148 : 오믹접촉층
150 : 보호패턴
본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 특히 공정을 단순화하여 비용을 절감함과 아울러 전극간의 컨택불량을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
도 1은 종래의 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(18)의 일부와 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한 박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트라인(2)과, 그 게이트라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 전극(22)과, 그 스토리지 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조방법을 4마스크 공정에 의해 형성된다. 그러나, 하나의 마스크 공정은 증착, 노광, 현상, 세정, 검사 공정 등을 포함함으로써 제조비용을 증가시키는 원인이 되고 있다. 이에 따라 마스크 공 정을 줄일 수 있는 방안이 요구된다.
또한, 종래의 박막 트랜지스터(6)의 드레인 전극(12)을 노출시키는 제1 컨택홀(16)과 스토리지 전극(22)을 노출시키는 제2 컨택홀(24)의 폭이 충분히 형성되지 않거나 보호막(50) 물질이 일부 잔존하여 전극간의 접촉불량 문제가 발생된다.
따라서, 본 발명의 목적은 공정을 단순화하여 비용을 절감할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 전극간의 접촉불량을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 어레이 기판은 기판 상에서 게이트 절연막을 사이에 두고 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극과 접속되는 화소전극과; 상기 드레인 전극을 제외한 박막 트랜지스터 및 데이터 라인 중 적어도 어느 하나를 덮도록 형성된 보호패턴을 구비하는 것을 특징으로 한다.
상기 게이트 라인과; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 중첩되게 형성되며 상기 화소전극이 부분적으로 걸쳐지는 스토리지 전극을 포함하 는 스토리지 캐패시터를 더 구비하는 것을 특징으로 한다.
상기 게이트 라인과 나란하게 형성되는 공통라인과; 상기 공통라인과 접속되며 상기 화소전극과 수평전계를 이루는 공통전극을 더 구비하는 것을 특징으로 한다.
상기 공통라인 및 공통전극은 상기 게이트 라인과 동일물질로 동시에 형성된 것을 특징으로 한다.
상기 공통라인은 상기 게이트 라인과 동일물질로 동시에 형성되고, 상기 공통전극은 상기 화소전극과 동일물질로 동시에 형성되며, 상기 공통전극은 상기 게이트 절연막을 관통하여 상기 공통라인을 노출시키는 컨택홀을 통해 상기 공통라인과 접속되는 것을 특징으로 한다.
상기 보호패턴은 블랙을 구현하는 블랙 카본 및 컬러물질 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법은 제1 마스크 공정을 이용하여 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계와; 제2 마스크 공정을 이용하여 상기 게이트 라인 및 게이트 전극을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 게이트 라인의 교차영역에 위치하는 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터에서 드레인 전극을 제외한 나머지 영역 및 상기 데이터 라인 중 적어도 어느 하나를 덮는 보호패턴을 형성하는 단계와; 제3 마스크 공정을 이용하여 상기 박막 트랜지스터의 드레인 전극에 접속되는 화소전극 을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 보호패턴을 형성하는 단계는 절연물질이 부착된 절연물질필름부를 상기 기판 상에 정렬시키는 단계와; 상기 절연물질필름부를 사이에 두고 상기 기판과 반대 방향에 위치하는 레이저 장치를 이용하여 상기 절연물질필름부에 레이저를 조사하여 상기 절연물질을 상기 박막 트랜지스터에서 드레인 전극을 제외한 나머지 영역 및 상기 데이터 라인 중 적어도 어느 하나에 전사시키는 단계를 포함하는 것을 특징으로 한다.
상기 절연물질을 전사시키는 단계는 상기 절연물질필름부의 보호필름에 레이저가 조사되는 단계와; 상기 보호필름 하부에 위치하는 전이층에 레이저의 에너지가 전이되고, 전이된 에너지가 열로 변환되어 절연물질에 전달되는 단계와; 상기 열이 상기 절연물질에 전달되어 상기 절연물질이 상기 보호필름 상에서 분리되는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 라인과, 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 중첩되게 형성되며 상기 화소전극이 부분적으로 걸쳐지는 스토리지 전극을 포함하는 스토리지 캐패시터를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제1 마스크 공정은 상기 게이트 라인과 나란한 공통라인, 상기 공통라인과 접속되며 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제1 마스크 공정은 상기 게이트 라인과 나란한 공통라인을 형성하는 단계를 포함하고, 상기 제3 마스크 공정은 상기 게이트 절연막을 관통하여 상기 공통 라인을 노출시키는 컨택홀을 통해 상기 공통라인과 접속되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 보호패턴은 블랙을 구현하는 블랙 카본 및 컬러물질 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3 내지 도 10을 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 제1실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 4는 도 3에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 3 및 도 4에 도시된 박막 트랜지스터 어레이 기판은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(118)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(118)의 일부와 전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(120)를 구비한다.
박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(118)에 접속된 드레인 전극(112)과, 게이트 전극(108)과 중첩되고 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114)을 구비한다. 활성층(114)은 스토리지 하부전극(122), 데이터 라인(104), 소스 전극(110) 및 드레인 전극(112)과 중첩되게 형성되고 소스 전극(110)과 드레인 전극(112) 사이의 채널부를 더 포함한다. 활성층(114) 위에는 스토리지 하부전극(122), 데이터 라인(104), 소스 전극(110) 및 드레인 전극(112)과 오믹접촉을 위한 오믹접촉층(148)이 더 형성된다. 이러한 박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소 전극(118)에 충전되어 유지되게 한다.
화소 전극(118)은 종래의 컨택홀을 이용하지 않고 박막 트랜지스터(106)의 드레인 전극(112)과 직접 접속된다. 즉, 화소 전극(118)과 드레인 전극(112) 사이에는 보호막(150)이 위치하지 않게 됨으로써 별도의 컨택홀 없이 직접 양 전극 간의 접속이 가능하게 된다.
화소 전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 전단 게이트라인(102)과, 그 게이트라인(102)과 게이트 절연막(144), 활성층(114) 및 오믹접촉층(148)을 사이에 두고 중첩되는 스토리지 전극(122)과, 그 스토리지 전극(122)과 직접 접속된 화소 전극(118)으로 구성된다. 즉, 스토리지 상부전극(119)과 스토리지 하부전극(112) 사이에도 보호막 (150)이 위치하지 않게 됨으로써 별도의 컨택홀 없이 직접 양 전극 간의 접속이 가능하게 된다. 이러한 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
본원발명에서의 보호막(150)은 본원출원인에 의한 선출원 2005-0008849호에 제안된 필름롤 및 레이저 장치(이를 소위 "써멀 이미징(thermal Imaging) 장비" 라고도 한다.)를 이용하여 형성된다.
즉, 본원발명에서는 써멀 이미징(thermal Imaging) 장비를 이용하여 데이터 라인(104) 및 박막 트랜지스터(106)에서 드레인 전극(112)을 제외한 나머지 영역에만 보호패턴(150)을 선택적으로 형성할 수 있게 된다. 종래에는 전면 보호막(50)이 형성되었으나 본원발명에서는 화소전극(118)과 데이터 라인(104) 사이간의 쇼트(short) 방지 및 화소전극(118)과 박막 트랜지스터(106)의 소스전극(110) 간의 쇼트(short) 방지를 위해 부분적으로만 보호패턴(150)이 형성된다. 그 결과, 별도의 마스크 공정이 필요없게 되어 공정이 단순화되고 비용이 절감된다. 써멀 이미징(thermal Imaging) 장비를 이용한 보호패턴(150)의 형성방법에 대해서는 후술한다.
또한, 본원발명에서는 박막 트랜지스터(106)의 드레인 전극(112)과 화소전극(118) 사이, 스토리지 전극(122)과 화소전극(118) 사이에 각각 보호막이 위치하지 않게 됨으로써 컨택홀 없이 양 전극 간에 접속이 가능하게 된다. 이에 따라, 컨택홀 형성 불량에 의해 전극 간의 접속불량요소 등이 제거됨으로써 전극간의 접촉불량을 방지할 수 있게 된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 3마스크 공정과 한번 의 써멀 이미징(thermal Imaging) 장비를 이용한 패터닝 공정에 의해 형성된다.
이하, 도 5a 내지 도 7을 참조하여, 본원발명에 따른 박막 트랜지스터 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 5a를 참조하면, 하부기판(42) 상에 게이트 패턴들이 형성된다.
하부기판(142) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(102), 게이트전극(108)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 5b를 참조하면, 게이트 패턴들이 형성된 하부기판(142) 상에 게이트 절연막(144), 활성층(114), 오믹접촉층(148), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.
게이트 패턴들이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(144), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층 이 패터닝됨으로써 데이터 라인(104), 소스 전극(110), 그 소스 전극(110)과 일체화된 드레인 전극(112), 스토리지 전극(122)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(148)과 활성층(114)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(148)이 식각된다. 이에 따라, 채널부의 활성층(114)이 노출되어 활성층(114)이 활성화되지 않는 경우 소스 전극(110)과 드레인 전극(112)이 전기적으로 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
이어서, 도 6에 도시된 써멀 이미징 장비를 이용하여 보호막을 형성한다.
도 6에 도시된 써멀 이미징 장비(180)는 절연물질이 필름에 부착된 형태의 필름롤(184)과; 상기 필름롤(184)을 사이에 두고 상기 기판(142)과 반대 방향에 위치하여 상기 필름롤(184)에 레이저를 조사하여 상기 절연물질(186)을 데이터 라인(104) 및 박막 트랜지스터(106) 상에 전사시키는 레이저 장치(182)를 포함한다.
여기서, 레이저(194)는 IR(INFRARED OR INFRARED RADIATION : 적외선)레이저, Nd YAG(yttrium aluminium garnet)laser(네오늄 고체를 이용하여 발진된 laser 로써 증폭 매질로 YAG 결정을 이용하는 레이저를 말한다.) 및 다이오드레이저(N형반도체와 P형반도체 접합부의 carrier 이동이나 에너지준위이동시 발생하는 빛을 이용하여 발진하는 레이저를 말한다.) 중 적어도 어느 하나에 의해 생성된다. 특히, IR 레이저에 의한 스퀘어(square) 빔(beam)을 조사하는 경우 가장 바람직하게 절연물질 전사가 이루어지게 된다.
절연물질 필름롤(184)은 좀더 구체적으로 도 7에 도시된 바와 같은 구성을 가지게 된다.
절연물질 필름롤(184)은 보호필름(188), 온도전이층(187) 및 절연물질(186)로 구성된다. 여기서, 보호필름(188)은 절연물질(186)을 보호하는 역할을 하고, 온도전이층(187)은 레이저가 보호필름(188)에 조사되는 경우 레이저(194)의 에너지를 열로 변환시킴과 아울러 변환된 열을 절연물질(186)에 전달하는 역할을 한다.
이러한, 절연물질 필름롤(184)은 롤 형태로 감겨져 있다가 필요시 풀려져 필름 고정부(182)에 의해 고정 및 지지됨과 아울러 박막 트랜지스터 어레이 기판 상에 위치하게 된다.
또한, 본 발명에서는 레이저 장치(182)와 절연물질 필름롤(184) 사이에 위치하여 레이저(194)의 조점거리 및 조사영역을 조절하기 위한 초점조절부 예를 들어, 랜즈, 거울 등을 구비할 수 있다.
이와 같은 써멀 이미징 장비가 박막 트랜지스터 어레이 기판 상에 정렬된 후 데이터 라인(104) 및 박막 트랜지스터(106)에 대응되는 영역의 보호필름(188)에 레이저(194)가 조사된다. 이에 따라, 레이저(194)의 에너지가 보호필름(188) 하부의 온도전이층(187)으로 전이되고 전이된 에너지는 열로 변환되어 절연물질(186) 상에 전달된다. 이에 따라, 절연물질(186)이 보호필름(188) 상에서 분리되어 데이터 라인(104) 및 박막 트랜지스터(106) 상에 전사된다. 이에 따라, 도 5c에 도시된 바와 같이 데이터 라인(104) 상에 위치함과 아울러 박막 트랜지스터(106)에서 드레인 전극(112)를 제외한 나머지 영역, 즉 소스전극(110) 및 채널영역 상에 보호패턴(150)이 형성된다.
여기서, 보호패턴(150)의 재료로는 게이트 절연막(144)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다. 더 나아가, 블랙을 구현하는 블랙 카본 및 컬러물질이 더 포함되어 빛샘 등을 방지할 수 도 있다.
이어서, 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된 후 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(118)이 형성된다. 화소전극(118)은 드레인 전극(112)과 전기적으로 접속되고, 전단 게이트라인(102)과 중첩되는 스토리지 전극(122)과 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
이와 같이, 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판 및 그 제조방법은 써멀 이미징(thermal Imaging) 장비를 이용하여 데이터 라인(104) 및 박막 트랜지스터(106)에서 드레인 전극(112)을 제외한 나머지영역 중 적어도 어 느 한 영역에 보호패턴(150)을 선택적으로 형성할 수 있게 된다. 그 결과, 별도의 마스크 공정이 필요없게 되어 공정이 단순화되고 비용이 절감된다.
또한, 본원발명에서는 박막 트랜지스터의 드레인 전극(112)과 화소전극(118) 사이, 스토리지 전극(122)과 화소전극(118) 사이에 각각 보호막이 위치하지 않게 됨으로써 컨택홀 없이 양 전극 간에 접속이 가능하게 된다. 이에 따라, 컨택홀 형성 불량에 의해 전극 간의 접속불량요소 등이 제거됨으로써 전극간의 접촉불량을 방지할 수 있게 된다.
도 8은 본 발명의 제2 실시 예에 따른 수평전계인가형(IPS 모드) 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 9는 도 8에 도시된 박막 트랜지스터 어레이 기판의Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 8 및 도 9에 도시된 IPS 모드 박막 트랜지스터 어레이 기판은 도 3 및 도 4에 도시된 박막 트랜지스터 어레이 기판과 대비하여 공통전극(136)이 박막 트랜지스터 어레이 기판 상에 형성되고 화소전극(118)이 공통전극(136)과 나란하게 배열되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 3 및 도 4와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
본 발명의 제2 실시예에서는 본원발명의 기술적 특징이 IPS 모드 박막 트랜지스터 어레이 기판에도 그대로 적용될 수 있음을 보이고 있다.
게이트 라인(102)과 나란하며 게이트 패턴들과 동일물질인 공통라인(135)이 형성되고 게이트 절연막(144)을 관통하는 제3 컨택홀(137)을 통해 공통라인(135)과 접속되는 공통전극(136)을 구비한다.
공통전극(136)은 화소전극(118)과 동시에 형성되고 화소전극(118)과 수평전계를 이루게 된다. 화소전극(118)은 공통전극(136)과 수평전계를 이루기 위해 화소영역에서 공통전극(136)과 나란하게 배열되는 핑거부(118a), 공통라인(135)과 나란한 수평부(118b)를 포함한다.
이와 같은 구조를 가지는 IPS 모드 박막 트랜지스터 어레이 기판도 써멀 이미징 장비를 이용하여 제1 실시예와 마찬가지로 보호막(150)이 데이터 라인(104)을 덮도록 형성됨과 아울러 박막 트랜지스터의 소스전극(110) 및 채널 영역을 덮고 드레인 전극(112)을 노출시키도록 형성된다. 이에 따라, 보호막을 형성을 위한 별도의 마스크 공정이 필요없게 됨으로써 공정이 단순화되는 등 비용이 절감된다.
또한, 화소전극(118)이 별도의 컨택홀 없이 드레인 전극(112)과 직접 접속될 수 있게됨과 아울러 스토리지 전극(122)과도 직접 접속될 수 있게 된다. 이에 따라, 컨택홀 형성 불량에 의해 전극 간의 접속불량 등의 문제가 발생되지 않는다.
본 발명의 제2 실시예에 따른 IPS 모드 박막 트랜지스터 어레이 기판의 제조방법은 제1 실시예에 따른 박막 트랜지스터 어레이 기판과 비교하여 공통라인(135), 공통전극(136)이 형성되고, 화소전극(118)이 공통전극(136)과 나란하게 형성되는 것을 제외하고는 동일한 방식에 대해 형성된다.
공통라인(135)는 게이트 라인(102) 등의 게이트 패턴 형성공정에서 게이트 라인(102)과 나란하게 형성된다. 공통전극(136)은 화소전극(118)의 형성공정과 동시에 동일물질로 형성된다. 공통전극(136)은 공통라인(135)과 게이트 절연막(144)을 사이에 두고 중첩되는 수평부와 화소전극(118)의 핑거부(118)와 나란한 핑거부 를 포함한다. 이러한, 공통전극(136)은 게이트 절연막(144)을 관통하는 제3 컨택홀(137)을 통해 공통라인(135)과 접속된다.
상술한 구성을 제외하고는 본 발명의 제1 실시예와 동일한 방식에 의해 형성됨으로써 상세한 설명은 생략하기로 한다.
도 10본 발명의 제3 실시 예에 따른 수평전계인가형(IPS 모드) 박막 트랜지스터 어레이 기판을 도시한 평면도이다.
도 10에 도시된 IPS 모드 박막 트랜지스터 어레이 기판은 도 8 및 도 9에 도시된 박막 트랜지스터 어레이 기판과 대비하여 공통라인 및 공통전극이 게이트 패턴과 동시에 형성되는 것을 제외하고는 제2 실시예와 동일하며, 그의 제조방법 또한 동일하다. 즉, 제3 실시예에서는 게이트 절연막(144)을 관통하는 컨택홀이 필요하지 않게 되어 제2 실시예의 구조보다 단순한다.
제3 실시예도 제2 실시예와 마찬가지로 써멀 이미징 장비를 이용하여 보호패턴(150)이 형성된다. 다만, 본 발명의 제3 실시예에서는 데이터 라인(104) 상에도 보호패턴(150)이 존재하지 않을 수 도 있다. 이는 공통전극(136)이 게이트 패턴과 동시에 동일물질로 형성됨으로써 공통전극(136) 상에 게이트 절연막(144)이 위치하게 되어 공통전극(136)과 데이터 라인(104) 간에 쇼트 염려가 없기 때문이다. 이에 따라, 구조가 더 단순해 질 수 있다.
이를 제외하고는 본 발명의 제3 실시예에 따른 박막 트랜지스터 어레이 기파 및 그 제조방법은 제1 및 제2 실시예와 동일한 방식에 의해 형성될 수 있다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법은 써멀 이미징(thermal Imaging) 장비를 이용하여 데이터 라인 및 박막 트랜지스터에서 드레인 전극을 제외한 나머지 영역 중 적어도 어느 한 영역에 보호패턴을 선택적으로 형성할 수 있게 된다. 그 결과, 별도의 마스크 공정이 필요없게 되어 공정이 단순화되고 비용이 절감된다.
또한, 본원발명에서는 박막 트랜지스터의 드레인 전극과 화소전극 사이, 스토리지 전극과 화소전극 사이에 각각 보호막이 위치하지 않게 됨으로써 컨택홀 없이 양 전극 간에 접속이 가능하게 된다. 이에 따라, 컨택홀 형성 불량에 의한 전극 간의 접속불량요소 등이 제거됨으로써 전극간의 접촉불량을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (13)
- 기판 상에서 게이트 절연막을 사이에 두고 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과;상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터와;상기 박막 트랜지스터의 드레인 전극과 접속되는 화소전극과;상기 드레인 전극을 제외한 박막 트랜지스터 및 데이터 라인 중 적어도 어느 하나를 덮도록 형성된 보호패턴을 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 게이트 라인과;상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 중첩되게 형성되며 상기 화소전극이 부분적으로 걸쳐지는 스토리지 전극을 포함하는 스토리지 캐패시터를 더 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 게이트 라인과 나란하게 형성되는 공통라인과;상기 공통라인과 접속되며 상기 화소전극과 수평전계를 이루는 공통전극을 더 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 3 항에 있어서,상기 공통라인 및 공통전극은 상기 게이트 라인과 동일물질로 동시에 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 3 항에 있어서,상기 공통라인은 상기 게이트 라인과 동일물질로 동시에 형성되고,상기 공통전극은 상기 화소전극과 동일물질로 동시에 형성되며,상기 공통전극은 상기 게이트 절연막을 관통하여 상기 공통라인을 노출시키는 컨택홀을 통해 상기 공통라인과 접속되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 보호패턴은 블랙을 구현하는 블랙 카본 및 컬러물질 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제1 마스크 공정을 이용하여 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계와;제2 마스크 공정을 이용하여 상기 게이트 라인 및 게이트 전극을 덮는 게이 트 절연막을 형성하고,상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 게이트 라인의 교차영역에 위치하는 박막 트랜지스터를 형성하는 단계와;상기 박막 트랜지스터에서 드레인 전극을 제외한 나머지 영역 및 상기 데이터 라인 중 적어도 어느 하나를 덮는 보호패턴을 형성하는 단계와;제3 마스크 공정을 이용하여 상기 박막 트랜지스터의 드레인 전극에 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 보호패턴을 형성하는 단계는절연물질이 부착된 절연물질필름부를 상기 기판 상에 정렬시키는 단계와;상기 절연물질필름부를 사이에 두고 상기 기판과 반대 방향에 위치하는 레이저 장치를 이용하여 상기 절연물질필름부에 레이저를 조사하여 상기 절연물질을 상기 박막 트랜지스터에서 드레인 전극을 제외한 나머지 영역 및 상기 데이터 라인 중 적어도 어느 하나에 전사시키는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 8 항에 있어서,상기 절연물질을 전사시키는 단계는상기 절연물질필름부의 보호필름에 레이저가 조사되는 단계와;상기 보호필름 하부에 위치하는 전이층에 레이저의 에너지가 전이되고, 전이된 에너지가 열로 변환되어 절연물질에 전달되는 단계와;상기 열이 상기 절연물질에 전달되어 상기 절연물질이 상기 보호필름 상에서 분리되는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 게이트 라인과, 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 중첩되게 형성되며 상기 화소전극이 부분적으로 걸쳐지는 스토리지 전극을 포함하는 스토리지 캐패시터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 제1 마스크 공정은상기 게이트 라인과 나란한 공통라인, 상기 공통라인과 접속되며 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 제1 마스크 공정은 상기 게이트 라인과 나란한 공통라인을 형성하는 단계를 포함하고,상기 제3 마스크 공정은 상기 게이트 절연막을 관통하여 상기 공통라인을 노출시키는 컨택홀을 통해 상기 공통라인과 접속되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 보호패턴은 블랙을 구현하는 블랙 카본 및 컬러물질 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050019293A KR20060098071A (ko) | 2005-03-08 | 2005-03-08 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050019293A KR20060098071A (ko) | 2005-03-08 | 2005-03-08 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060098071A true KR20060098071A (ko) | 2006-09-18 |
Family
ID=37629586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050019293A KR20060098071A (ko) | 2005-03-08 | 2005-03-08 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060098071A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101327847B1 (ko) * | 2007-03-13 | 2013-11-11 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
| KR101354354B1 (ko) * | 2007-03-13 | 2014-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
-
2005
- 2005-03-08 KR KR1020050019293A patent/KR20060098071A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101327847B1 (ko) * | 2007-03-13 | 2013-11-11 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
| KR101354354B1 (ko) * | 2007-03-13 | 2014-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101086477B1 (ko) | 표시 소자용 박막 트랜지스터 기판 제조 방법 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7760309B2 (en) | Transflective liquid crystal display device and fabricating method thereof | |
| KR101086478B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101350609B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101024651B1 (ko) | 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법 | |
| KR100968341B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20060098071A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7414693B2 (en) | Fabrication method of liquid crystal display panel | |
| KR100542770B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100619624B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
| KR20050062797A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100903746B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100566817B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101362008B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100900403B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100558711B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101116826B1 (ko) | 표시 소자용 박막 트랜지스터 기판 | |
| KR100583312B1 (ko) | 액정표시패널 및 그 제조방법과 장치 | |
| KR20050068843A (ko) | 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100561645B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR101338713B1 (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |